JP5781877B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP5781877B2
JP5781877B2 JP2011207478A JP2011207478A JP5781877B2 JP 5781877 B2 JP5781877 B2 JP 5781877B2 JP 2011207478 A JP2011207478 A JP 2011207478A JP 2011207478 A JP2011207478 A JP 2011207478A JP 5781877 B2 JP5781877 B2 JP 5781877B2
Authority
JP
Japan
Prior art keywords
layer
main surface
base metal
surface side
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011207478A
Other languages
English (en)
Other versions
JP2013069876A (ja
Inventor
鈴木 健司
健司 鈴木
正典 鬼頭
正典 鬼頭
大塚 祐磨
祐磨 大塚
尚慶 神谷
尚慶 神谷
剛 棚橋
剛 棚橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2011207478A priority Critical patent/JP5781877B2/ja
Priority to US13/624,310 priority patent/US8933342B2/en
Priority to KR1020120105258A priority patent/KR101507644B1/ko
Priority to CN201210358472.5A priority patent/CN103025057B/zh
Publication of JP2013069876A publication Critical patent/JP2013069876A/ja
Application granted granted Critical
Publication of JP5781877B2 publication Critical patent/JP5781877B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0246Termination of transmission lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component

Description

本発明は、抵抗体を備えた配線基板及びその製造方法に関する。
近年、セラミック多層配線基板における信号配線のインピーダンスをマッチングさせるために、セラミック多層配線基板の主面上に例えばスパッタリング法などによって抵抗体を形成し、この抵抗体において信号の反射を抑え、ノイズの発生や信号の劣化を防ぐようにしている。
一方、上記抵抗体上には、例えばセラミック多層配線基板を介して信号を外部に取り出したり、セラミック多層配線基板を介して外部電圧を印加したりするための2以上の膜状導体部を含む配線層が設けられている。また、セラミック多層配線基板の裏面上にも、上記2以上の膜状導体部の少なくとも1つとセラミック多層配線基板を介して電気的に接続されてなる膜状導体部を含む配線層が形成されている。
上記配線層は、一般に銅や金などからなる導電性の膜体、あるいはCu層/Ni層/Au層などの膜状の積層体からなる。後者の膜状積層体の場合、中間に位置するNi層は、主として下方に位置するCu層と上方に位置するAu層との密着性を改善するための導電性接着層として機能するものである(特許文献1)。
上述した配線層は、膜体あるいは膜状の積層体を上記抵抗体上に均一に形成した後、それらを厚さ方向にエッチングすることによって形成する。しかしながら、このような厚さ方向のエッチングを行うと、上記膜体あるいは積層体を構成するCu層などの側面に、いわゆる“ひげ”と呼ばれる繊維状の異物が外方に広がるようにして形成され、抵抗体上に形成された隣接する配線層同士が“ひげ”を介して接触してしまい、これら隣接する配線層同士が短絡してしまうなどの問題が生じていた。
また、上記エッチングは、一般に無機酸や有機酸を用いて行うため、特に抵抗体上に形成した隣接する配線層をエッチングして形成する場合においては、エッチングが異方的に行われることになり、特に導体部を上記膜状の積層体から構成する場合においては、膜状積層体の下部のエッチングが過度に進行してアンダーカットが生じてしまい、上記積層体、すなわち導体部の抵抗体との密着強度が低下し、導体部が抵抗体から剥離してしまうなどの問題が生じる場合があった。
特開平4−102385号
本発明は、セラミック多層配線などの基板上に形成された抵抗体を有するとともに、この抵抗体上に膜状導体部を含む複数の配線層が形成されてなる配線基板を製造する際において、複数の配線層をエッチングして形成する際のひげの発生を抑制してこれら複数の配線層間の短絡を防止するとともに、配線層を構成する膜状導体部のアンダーカットを防止して、これら複数の配線層の基板との密着強度を向上させることを目的とする。
上記目的を達成すべく、参考発明は、
第1主面と該第1主面に対向する第2主面を有する基板本体と、
前記第1主面上に形成された抵抗体と、
該抵抗体上に形成され前記抵抗体よりも抵抗値の低い金属からなる下地金属層と該下地金属層上に形成された導電層を含む複数の第1主面側配線層と、
前記第2主面に形成された第2主面側配線層と、
前記基板本体内に形成され前記第1主面側配線層と第2主面側配線層との間を電気的に導通するビアとを有する配線基板であって、
前記複数の第1主面側配線層の上面と側面とを被覆する導電性被覆層を備え、該導電性被覆層が、前記第1主面側配線層同士が相対しない側面を被覆するように形成されていることを特徴とする、配線基板に関する。
また、本発明は、
第1主面と該第1主面に対向する第2主面を有する基板本体と、
前記第1主面上に形成された抵抗体と該抵抗体上に形成され前記抵抗体よりも抵抗値の低い金属からなる下地金属層と該下地金属層上に形成された導電層を含む2つの第1主面側配線層と、
前記第2主面に形成された第2主面側配線層と、
前記基板本体内に形成され前記第1主面側配線層と第2主面側配線層との間を電気的に導通するビアとを有する配線基板の製造方法であって、
前記第1主面上に前記ビアと電気的に接続する前記抵抗体を形成する工程と、
前記抵抗体上に該抵抗体よりも抵抗値の低い金属にて第1下地金属層を形成するともに、前記第2主面上に、前記ビアと電気的に接続する第2下地金属層を形成する工程と、
前記第1下地金属層上に第1マスク層を、前記第2下地金属層上に第2のマスク層を形成した後、前記第1下地金属層上に第1導電層を形成するとともに、前記第2下地金属層上に第2導電層を形成し、第1主面側配線層と第2主面側配線層とを形成する工程と、
前記第1マスク層及び前記第2マスク層を除去した後、前記2つの第1主面側配線層の間の前記第1下地金属層上に第3マスク層を形成する工程と、
前記ビアおよび第1下地金属層を通電経路として用い電解メッキにより、前記第1主面側配線層の上面及び側面を被覆する導電性被覆層を形成する工程と、
前記第3のマスクを除去した後、前記2つの第1主面側配線層の間の前記第1下地金属層を除去する工程と、
を備えることを特徴とする、配線基板の製造方法に関する。
本発明によれば、基板本体の第1主面上に抵抗体が形成され、さらにこの抵抗体上に2つの膜状導体部、すなわち上記抵抗体よりも低い抵抗値の金属からなる第1下地金属層及びこの第1下地金属層上に形成された第1導電層を含む複数の第1主面側配線層が形成されるとともに、基板本体の第1主面と相対向する第2主面上で、基板本体に形成されたビアを介して複数の第1主面側配線層の1つと電気的に接続されてなる第2主面側配線層を有する配線基板において、第1主面側配線層を画定する以前に、第1主面側配線層の上面及び側面を導電性被覆層で被覆する。その後、隣接する2つの第1主面側配線層間に位置する第1下地金属層の延在部分を厚さ方向にエッチングして分断除去し、上記第1主面側配線層を画定するようにしている。
したがって、第1主面側配線層を画定する際において、第1下地金属層の分断除去すべき箇所を除き、第1主面側配線層を構成する第1下地金属層及び第1導電層が、例えばエッチング液に晒されることがないので、これらの層がエッチングされる際に従来発生していた“ひげ”と呼ばれる繊維状の異物が外方に広がるようにして形成されるのを防止することができる。この結果、抵抗体上に形成された複数の第1主面側配線層が“ひげ”を介して、互いに電気的に接触してしまい短絡してしまうなどの問題を回避することができる。
また、上述のように、第1下地金属層の分断除去すべき箇所を除き、第1主面側配線層がエッチング液に晒されることがないので、エッチング液が滞留した場合においてもエッチングが異方的に行われるのを抑制することができ、第1主面側配線層の下部、すなわち第1下地金属層等の下部のエッチングが過度に進行してアンダーカットが生じるようなことがない。したがって、第1主面側配線層との抵抗体との密着強度が低下し、第1主面側配線層が抵抗体から剥離してしまうなどの問題を回避することができる。
なお、上述した導電性被覆層は、エッチング後も特に除去することなく残存させるので、得られる配線基板において、第1主面側配線層の上面及び側面を被覆するようになる。
以上説明したように、本発明によれば、セラミック多層配線などの基板上に形成された抵抗体を有するとともに、この抵抗体上に膜状導体部を含む複数の配線層が形成されてなる配線基板を製造する際において、複数の配線層をエッチングして形成する際のひげの発生を抑制してこれら複数の配線層間の短絡を防止するとともに、配線層を構成する膜状導体部のアンダーカットを防止して、これら複数の配線層の基板との密着強度を向上させることができる。
第1の実施形態における配線基板の概略構成を示す断面図である。 第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 同じく、第1の実施形態における配線基板の製造方法における工程図である。 第2の実施形態における配線基板の概略構成を示す断面図である。 第2の実施形態における配線基板の製造方法における工程図である。
以下、図面を参照しながら本発明の実施形態について説明する。
(第1の実施形態)
(配線基板)
図1は、本実施形態における配線基板の概略構成を示す断面図である。
図1に示すように、本実施形態の配線基板10は、基板本体11と、基板本体11の第1主面11A上において、基板本体11内に形成されている内部配線層(例えばビア)と電気的に接続するようにして形成されてなる、例えばTaNからなる膜状の抵抗体12とを備えている。基板本体11は、例えばセラミック多層配線基板から構成することができる。
抵抗体12上には、例えばTiからなる0.2μmの厚みを有する第1下地金属層の第1部分13A、例えばCuからなる0.5μmの厚みを有する第1下地金属層の第1部分14A、例えばCuからなる第1導電層の第1部分15A、例えばNiからなる第1導電性接着層の第1部分16Aが順次に形成されて第1主面側配線層19Aを構成している。本実施例では第1下地金属層が2層から構成されているが、例えばCuからなる層のどちらか1層で形成されていてもよい。
同様に、抵抗体12上には、例えばTiからなる0.2μmの厚みを有する第1下地金属層の第2部分13B、例えばCuからなる0.5μmの厚みを有する第1下地金属層の第2部分14B、例えばCuからなる第1導電層の第2部分15B、例えばNiからなる第1導電性接着層の第2部分16Bが順次に形成されて、第1主面側配線層19Aと隣接する第1主面側配線層19Bを構成している。本実施例では第1下地金属層が2層から構成されているが、例えばCuからなる層のどちらか1層で形成されていてもよい。
第1主面側配線層19Aは、その上面及び側面を覆うようにして例えばNi層および/またはAu層からなる導電性被覆層18Aで被覆されている。具体的には、第1下地金属層の第1部分13A及び14Aの、第1主面側配線層19Bと対向する側面を除く、これら部分の側面、並びに第1導電層の第1部分15Aの側面、及び導電性接着層の第1部分16Aの側面、上面が、導電性被覆層18Aで被覆されている。なお、導電性被覆層18Aの厚みは、例えば1〜3μmである。
なお、導電性被覆層18Aは、Ni層を含むことにより、第1主面側配線層19Aとの密着性を高めることができ、Au層を含むことにより、導電性被覆層18Aの導電性、すなわち配線基板10の導電性を高めることができる。但し、導電性被覆層18Aは必ずしも上述したような2層構造を取る必要はなく、Ni層あるいはAu層の単層であってもよい。
同様に、第1主面側配線層19Bは、その上面及び側面を覆うようにして導電性被覆層18Bで被覆されている。具体的には、第1下地金属層の第2部分13B及び第1下地金属層の第2部分14Bの、第1主面側配線層19Aと対向する側面を除く、これら部分の側面、並びに第1導電層の第2部分15Bの側面、及び導電性接着層の第1部分16Bの側面、上面が、導電性被覆層18Bで被覆されている。なお、導電性被覆層18Aの厚みは、例えば1〜3μmである。
なお、導電性被覆層18Bは、Ni層を含むことにより、第1主面側配線層19Bとの密着性を高めることができ、Au層を含むことにより、導電性被覆層18Bの導電性、すなわち配線基板10の導電性を高めることができる。但し、導電性被覆層18Bは必ずしも上述したような2層構造を取る必要はなく、Ni層あるいはAu層の単層であってもよい。
また、基板本体11の、第1主面11Aと相対向する第2主面11B上には、第1主面側配線層19Aと相対向するようにして、すなわちその直下において、例えばTi層および/またはCu層からなる第2下地金属層23、例えばCuからなる第2導電層25、例えばNiからなる第2導電性接着層26、及び例えばAuからなる第3導電層27が順次に形成されて、第2主面側配線層29を構成している。
基板本体11内には、図示しない複数の内部配線層がその第1主面11A及び第2主面11Bと平行になるようにして形成されているともに、複数の内部配線層間、並びに基板本体11の第1主面11A上に形成された第1主面側配線層19A及び基板本体11の第2主面11B上に形成された第2主面側配線層29間を、これら主面11A及び11B上に形成された電極パッドを介して電気的に接続するためのビア導体などの層間接続体が形成されている。
本実施形態の配線基板10は、基板本体11の第1主面11A上において抵抗体12を有しているので、この抵抗体12において、基板本体11における内部配線層の内の信号配線層のインピーダンスをマッチングさせたり、信号の反射を抑えたりして、ノイズの発生や信号の劣化を防ぐことができる。
一方、抵抗体12上には、第1主面側配線層19A及び第1主面側配線層19Bが形成されているとともに、基板本体11の第2主面11B上には、第1主面側配線層19Aの直下において、この第1主面側配線層19Aと電気的に接続するようにして第2主面側配線層29とが形成されている。したがって、例えば基板本体11を介して信号を外部に取り出したり、基板本体11を介して外部電圧を印加したりすることができる。
また、上述したように、第1主面側配線層19A及び19Bの上面及び側面を、それぞれ導電性被覆層18A及18Bで被覆するようにしているので、以下に説明するように、これら第1主面側配線層19A及び19Bを、例えばエッチングによって形状を画定して形成する際の、第1主面側配線層19A及び19Bを構成する第1導電層のひげの発生やアンダーカットの生成を抑制することができる。したがって、別途隣接する第1主面側配線層と電気的に接触してしまい短絡してしまうなどの問題を回避することができ、抵抗体12との密着強度が低下し、第1主面側配線層19A及び19Bが抵抗体12から剥離してしまうなどの問題を回避することができる。
なお、本実施形態では、導電性被覆層18A及び18Bは、第1主面側配線層19A及び19B間の相対向する側面、すなわち第1主面側配線層19Aの第1下地金属層である第1部分13A及び第1部分14Aの、第1主面側配線層19Bと対向する側の側面、並びに第1主面側配線層19Bの第1下地金属層である第2部分13B及び第2部分14Bの、第1主面側配線層19Aと対向する側の側面には形成されていない。
しかしながら、上述のような、第1主面側配線層19A及び19Bの、導電性被覆層18A及び18Bで被覆されていない部分は微小(1μm以下)であり、第1主面側配線層19Aの第1下地金属層である第1部分13A及び第1部分14Aの、第1主面側配線層19Bと対向していない側面、並びに第1主面側配線層19Bの、第1下地金属層である第2部分13B及び第2部分14Bの、第1主面側配線層19Aと対向していない側面は、導電性被覆層18A及び18Bによって被覆されている。
したがって、上述したように、第1主面側配線層18A及び第2主面側配線層18Bによって被覆されない微小領域が存在するとしても、これら被覆層18A及び18Bによるエッチング時のひげの発生の抑制やアンダーカット生成の抑制等の上述した作用効果が損なわれることはない。
なお、第1下地金属層の形成領域を適宜制御し、例えば、第1導電層の第1部分15A及び第2部分15B等と同様の面積を有するように第1下地金属層、すなわち第1下地金属層の第1部分13A,14A及び第2部分13B,14Bを形成することにより、第1主面側配線層19A及び19Bの全側面を覆うようにすることもできる。この場合、上述した作用効果がより顕著に奏されることになる。
(配線基板の製造方法)
次に、図1に示す配線基板の製造方法について説明する。図2〜図17は、本実施形態における配線基板の製造方法における工程図である。
最初に、図2に示すように、基板本体11を準備するとともに、この基板本体11の第1主面11A上に、例えばスパッタリング法にて膜状の抵抗体12を形成した後、この抵抗体12上に同じくスパッタリング法にて第1下地金属層13及び14を形成する。同様に、セラミック多層配線基板11の第2主面11B上に、例えばスパッタリング法にて第2下地金属層23を形成する。本実施例では、抵抗体12はTaNであり、第1下地金属層13はTiであり、第1下地金属層14はCuである。
なお、基板本体11の第1主面11A上に形成された抵抗体12、第1下地金属層13及び14は、基板本体11内の図示しないビア導体及び内部配線層と電気的に接続され、基板本体11の第2主面11B上に形成された第2下地金属層23も、同じく基板本体11内の図示しないビア導体及び内部配線層と電気的に接続されている。本実施例では、第2下地金属層23はTi層とCu層の2層で構成されている。
したがって、抵抗体12、第1下地金属層13及び14と、第2下地金属層23とは、セラミック多層配線基板11(内の層間接続体)を介して互いに電気的に接続されることになり、その後において、第1下地金属層14上に形成される第1導電層及び第2下地金属層23上に形成される第2導電層も基板本体11を介して互いに電気的に接続されるようになる。
この結果、最終的に得る配線基板において、基板本体11の第1主面11A上に形成される第1主面側配線層と、基板本体11の第2主面11B上に形成される第2主面側配線層とは電気的に接続されることになり、抵抗体12上において当該第1主面側配線層と隣接するようにして形成される別の第1主面側配線層は、上記第1主面側配線層及び第2主面側配線層と抵抗体12を介して電気的に接続されることになる。
次いで、図2のようにして形成した積層体の上下両面、具体的には第1下地金属層14及び第2下地金属層23上に、図3に示すようにしてレジスト31を塗布し、図示しないマスクを介して露光処理及び続いて現像処理を施し、図4に示すような開口部32A及び32B、並びに32Cが形成されてなるレジストマスク32(第1のマスク層及び第2のマスク層)を形成する。なお、開口部32Cは開口部32Aと相対向する位置に形成する。
次いで、図5に示すように、例えば電解メッキ法にて、第1導電層をレジストマスク32の開口部32A及び32B内にそれぞれ形成し、これら開口部内に第1導電層の第1部分15A及び第2部分15Bを形成する。次いで、第2導電層25を、例えば電解メッキ法にてレジストマスク32の開口部32C内に形成する。本実施例では第1導電層および第2導電層25はCuで構成されている。
次いで、図6に示すように、例えば電解メッキ法にて、第1導電性接着層をレジストマスク32の開口部32A及び32B内にそれぞれ形成し、これら開口部内に第1導電性接着層の第1部分16A及び第2部分16Bを、それぞれ第1導電層の第1部分15A及び第2部分15B上に形成する。次いで、第2導電性接着層26を、例えば電解メッキ法にてレジストマスク32の開口部32C内において、第2導電層25上に形成する。本実施例では第1導電性接着層および第2導電性接着層26はNiで構成されている。
その後、図7に示すように、図6で得た積層体の上面にマスク部材33を形成してマスキングした後、図8に示すように、レジストマスク32の開口部32C内において、例えば電解メッキ法により、第2導電性接着層26上に第3導電層27を形成する。本実施例では第3導電層27はAuで構成されている。
次いで、図9に示すように、図7に示す工程で形成したマスク部材33を同様にして除去する。次いで、図10に示すように、図9で得た構造体を覆うようにして再度レジスト34を形成した後、図11に示すように、図示しないマスク部材を介して露光処理及び続いて現像処理を行い、レジストマスク35を形成する。なお、上述した露光現像処理は、レジストマスク35の側端面が第1導電層の第1部分15A及び第2部分15Bの側端面と一致し、第1導電性接着層の第1部分16A及び16Bの側端面と一致するようにして行う。
次いで、図12に示すように、レジストマスク35を介して、例えば無機酸若しくは有機酸を用いたエッチング処理を行い、抵抗体12及び第1下地金属層13及び14の、レジストマスク35の外方、すなわち第1導電層の第1部分15A及び第2部分15B、並びに第1導電性接着層の第1部分16A及び第2部分16Bの外方に露出した部分をエッチング除去し、さらにレジスト34を除去することにより、図13に示すように、抵抗体12及び第1下地金属層13及び14の側端面を、第1導電層の第1部分15A及び第2部分15Bの側端面、並びに第1導電性接着層の第1部分16A及び第2部分16Bの側端面とほぼ一致させる。
なお、図13に示す構造体において、上述したように、第1導電層の第1部分15Aと第3導電層27とは基板本体11(内に形成されているビア導体等)を介して電気的に接続されており、第1導電層の第2部分15Bと第2下地金属層23とは、基板本体11、並びに抵抗体12、第1下地金属層13及び14を介して電気的に接続されている。
次いで、図14に示すように、図13で得た構造体を覆うようにして再度レジスト37を形成し、その後、図15に示すように、図示しないマスク部材を介して露光処理及び続いて現像処理を行い、第1導電層の第1部分15A及び第2部分15B間、並びに第1導電性接着層の第1部分16A及び第2部分16B間に、板状のレジストマスク38(第3のマスク)を立設するようにして形成する。なお、図15では明示していないが、板状のレジストマスク38は、第1導電層の第1部分15A及び第2部分15Bの紙面に垂直な方向における幅、並びに第1導電性接着層の第1部分16A及び第2部分16Bの紙面に垂直な方向における幅の全体に亘って形成されている。
次いで、図16に示すように、基板本体11の第2主面11B側に形成された第2下地金属層23若しくは第3導電層27を通電経路として電解メッキを行い、基板本体11の第1主面11A側に形成された、抵抗体12の側面、第1下地金属層の第1部分および第2部分13の側面、第1下地金属層の第1部分14A及び第2部分14Bの側面、第1導電層の第1部分15A及び15Bの側面、並びに第1導電性接着層の第1部分16A及び16Bの上面及び側面を覆うようにして、導電性被覆層18A及び18Bを形成する。
なお、上述したように、導電性被覆層18A及び18Bは、第2下地金属層23若しくは第3導電層27を通電経路とした電解メッキによって形成するが、上述したように、第1導電層の第1部分15Aと第2下地金属層23若しくは第3導電層27とは基板本体11を介して電気的に接続されており、第1導電層の第2部分15Bと第2下地金属層23若しくは第3導電層27とは、基板本体11、並びに抵抗体12、第1下地金属層13及び14を介して電気的に接続されている。
したがって、第2下地金属層23若しくは第2導電層27に印加した電流は、導電性被覆層18A及び18Bを形成すべき第1導電層の第1部分15A及び第2部分15Bに効率的に印加されるようになる。このため、導電性被覆層18A及び18Bは、これらを形成すべき第1導電層の第1部分15A及び第2部分15Bに対して迅速かつ均一に形成することができる。
なお、図16(図13)に示す構成と異なり、第1導電層の第1部分16Aと第1導電層の第2部分16Bとの間に第1下地金属層13及び14がなく、抵抗体12のみが存在する場合は、第2下地金属層23若しくは第3導電層27に印加した電流は第1導電層の第1部分15Aには効率的に付加されるが、抵抗体12を介して接続されているため第1導電層の第2部分15Bには効率的に付加されない場合がある。したがって、この場合においては、第1導電層の第2部分15Bに対して導電性被覆層18Bが均一に形成されない場合がある。
次いで、図17に示すように、マスク部材38を除去した後、導電性被覆層18A及び18B間の第1下地金属層13及び14を、無機酸や有機酸を用いてエッチングすることにより分断し、図1に示すようなそれぞれ第1下地金属層の第1部分13A及び第2部分13B、並びに第1導電性下地層の第1部分14A及び第2部分14Bとする。そして、第1下地金属層の第1部分13A及び第1部分14A、第1導電層の第1部分15A、並びに第1導電性接着層の第1部分16Aが順次に形成されてなる図1に示すような第1主面側配線層19Aを構成する。同様に、第1下地金属層の第2部分13B及び第2部分14B、第1導電層の第2部分15B、並びに第1導電性接着層の第2部分16Bが順次に形成されてなる図1に示すような第1主面側配線層19Bを構成する。
なお、上記第1下地金属層13及び14を、無機酸や有機酸を用いてエッチングするに際しては、導電性被覆層18A及び18Bが保護部材として機能し、これらが第1主面側配線層19A及び19Bの上面及び側面を保護している。
具体的には、第1下地金属層の第1部分13A及び第1部分14Aの、第2主面側配線層19Bと対向する側面を除く、これら部分の側面、並びに第1導電層の第1部分15Aの側面、及び導電性接着層の第1部分16Aの側面、上面が、導電性被覆層18Aで保護されている。同様に、第1下地金属層の第2部分13B及び第1下地金属層の第2部分14Bの、第1主面側配線層19Aと対向する側面を除く、これら部分の側面、並びに第1導電層の第2部分15Bの側面、及び導電性接着層の第2部分16Bの側面、上面が、導電性被覆層18Bで保護されている。
したがって、上記エッチング時における、第1主面側配線層19A及び19Bを構成する第1導電層の第1部分15A及び第2部分15B、さらには第1下地金属層の第1部分14A及第2部分14Bにおけるひげの発生や、アンダーカットの生成を抑制することができる。この結果、別途隣接する第1主面側配線層と電気的に接触してしまい短絡してしまうなどの問題を回避することができ、抵抗体12との密着強度が低下し、第1主面側配線層19A及び19Bが抵抗体12から剥離してしまうなどの問題を回避することができる。
なお、上述したように、第1主面側配線層19Aの第1下地金属層の第1部分13A及び第1部分14Aの、第1主面側配線層19Bと対向する側面、並びに第1主面側配線層19Bの第1下地金属層の第2部分13B及び第2部分14Bの、第1主面側配線層19Aと対向する側面は、それぞれ導電性被覆層18A及び18Bによって被覆されていない。しかしながら、このような被覆されていない部分は微小であり、上述したその他の部分は導電性被覆層18A及び18Bによって被覆されているので、上述した作用効果が損なわれることはない。
また、基板本体11の第2主面11B上に形成された第2下地金属層23及び第2導電層25も、その上方に位置する第3導電層27等の両側に露出した部分を、図示しないマスク部材を介してエッチング除去し、第2下地金属層23の側端面と第3導電層27等の側端面とが一致するようにする。この結果、図1に示すような配線基板10を得ることができる。
(第2の実施形態)
(配線基板)
図18は、本実施形態における配線基板の概略構成を示す断面図である。なお、図1に示す配線基板10の構成要素と類似あるいは同一の構成要素については同じ参照数字を用いている。
本実施形態の配線基板10’は、基板本体11の第1主面11A上において、第1主面側配線層19A及び19B間の相対向する側面、すなわち第1主面側配線層19Aの第1下地金属層である第1部分14Aの、第1主面側配線層19Bと対向する側の側面、並びに第1主面側配線層19Bの第1下地金属層である第2部分14Bの、第1主面側配線層19Aと対向する側の側面に、導電性被覆層18A及び18Bが形成されている点で、第1の実施形態の配線基板10と構成を異にする。
しかしながら、上述のような、第1主面側配線層19A及び19Bの、導電性被覆層18A及び18Bで被覆されていない部分は微小(1μm以下)であって、第1主面側配線層19A及び19Bの上面及び側面の大部分を、それぞれ導電性被覆層18A及18Bで被覆するようにしているので、第1の実施形態と同様に、これら第1主面側配線層19A及び19Bを、例えばエッチングによって形状を画定して形成する際の、第1主面側配線層19A及び19Bを構成する第1導電層のひげの発生やアンダーカットの生成を抑制することができる。
(配線基板の製造方法)
次に、図18に示す配線基板10’の製造方法について説明する。
図19は、本実施形態の配線基板10’の製造方法における工程図である。最初に、第1の実施形態の図2〜図8に示す工程に従って、図9に示すような構造体を得る。その後、図19に示すように、第1下地金属層14の、第1導電層の第1部分15A及び第2部分15B、並びに第1導電性接着層の第1部分16A及び16Bから露出する部分を無機酸あるいは有機酸によってエッチング除去する。
その後、第1の実施形態の、図10〜17と同様の工程を施すことによって、図18に示すような配線基板10’を得ることができる。
また、上述のように、第1下地金属層14の、第1導電層の第1部分15A及び第2部分15B、並びに第1導電性接着層の第1部分16A及び16Bから露出する部分を無機酸あるいは有機酸によってエッチング除去しているので、第1の実施形態の場合と異なり、第1主面側配線層19A及び19Bを形成する側において、図10及び図11に示す工程では、レジスト34は第1下地金属層13上に形成され、図14及び図15に示す工程では、レジスト37及び板状のレジストマスク38(第3のマスク)は第1下地金属層13上に形成される。
そして、図16及び図17に示す工程では、導電性被覆層18A及び18Bが抵抗体12の側面に形成され、第1主面側配線層19A及び19B間の相対向する側面、すなわち第1主面側配線層19Aの第1下地金属層である第1部分14Aの、第1主面側配線層19Bと対向する側の側面、並びに第1主面側配線層19Bの第1下地金属層である第2部分14Bの、第1主面側配線層19Aと対向する側の側面を被覆するように形成する。この結果、図18に示すような配線基板10’を得ることができる。
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
10 配線基板
11 セラミック多層配線基板
12 抵抗体
13A、14A 第1下地金属層の第1部分
13B、14B 第1下地金属層の第2部分
15A 第1導電層の第1部分
15B 第1導電層の第2部分
16A 第1導電性接着層の第1部分
16B 第1導電性接着層の第2部分
18A、18B 導電性被覆層
19A、19B 第1主面側配線層
23 第2下地金属層
25 第2導電層
26 第2導電性接着層
27 第3導電層
29 第2主面側配線層

Claims (6)

  1. 第1主面と該第1主面に対向する第2主面を有する基板本体と、
    前記第1主面上に形成された抵抗体と、
    該抵抗体上に形成され前記抵抗体よりも抵抗値の低い金属からなる下地金属層と該下地金属層上に形成された導電層を含む2つの第1主面側配線層と、
    前記第2主面に形成された第2主面側配線層と、
    前記基板本体内に形成され前記第1主面側配線層と第2主面側配線層との間を電気的に導通するビアとを有する配線基板の製造方法であって、
    前記第1主面上に前記ビアと電気的に接続する前記抵抗体を形成する工程と、
    前記抵抗体上に該抵抗体よりも抵抗値の低い金属にて第1下地金属層を形成するともに、前記第2主面上に、前記ビアと電気的に接続する第2下地金属層を形成する工程と、
    前記第1下地金属層上に第1マスク層を、前記第2下地金属層上に第2のマスク層を形成した後、前記第1下地金属層上に第1導電層を形成するとともに、前記第2下地金属層上に第2導電層を形成し、第1主面側配線層と第2主面側配線層とを形成する工程と、
    前記第1マスク層及び前記第2マスク層を除去した後、前記2つの第1主面側配線層の間の前記第1下地金属層上に第3マスク層を形成する工程と、
    前記ビアおよび第1下地金属層を通電経路として用い電解メッキにより、前記第1主面側配線層の上面及び側面を被覆する導電性被覆層を形成する工程と、
    前記第3のマスクを除去した後、前記2つの第1主面側配線層の間の前記第1下地金属層を除去する工程と、
    を備えることを特徴とする、配線基板の製造方法。
  2. 前記導電性被覆層は、前記第1主面側配線層の全側面を被覆するように形成されていることを特徴とする、請求項に記載の配線基板の製造方法。
  3. 前記導電性被覆層は、前記第1主面側配線層同士が相対しない側面を被覆するように形成されていることを特徴とする、請求項に記載の配線基板の製造方法。
  4. 前記下地金属層はCuもしくはCuとTiとで構成されていることを特徴とする請求項1から3のいずれか1つに記載の配線基板の製造方法。
  5. 前記導電層はCu、Niの少なくとも1つの金属で構成されていることを特徴とする請求項1から4のいずれか1つに記載の配線基板の製造方法。
  6. 前記導電性被覆層はNi、Auの少なくとも1つの金属で構成されていることを特徴とする請求項1から5のいずれか1つに記載の配線基板の製造方法。
JP2011207478A 2011-09-22 2011-09-22 配線基板の製造方法 Active JP5781877B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011207478A JP5781877B2 (ja) 2011-09-22 2011-09-22 配線基板の製造方法
US13/624,310 US8933342B2 (en) 2011-09-22 2012-09-21 Wiring substrate and method of manufacturing the same
KR1020120105258A KR101507644B1 (ko) 2011-09-22 2012-09-21 배선기판 및 그 제조방법
CN201210358472.5A CN103025057B (zh) 2011-09-22 2012-09-24 布线基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011207478A JP5781877B2 (ja) 2011-09-22 2011-09-22 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2013069876A JP2013069876A (ja) 2013-04-18
JP5781877B2 true JP5781877B2 (ja) 2015-09-24

Family

ID=47909994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011207478A Active JP5781877B2 (ja) 2011-09-22 2011-09-22 配線基板の製造方法

Country Status (4)

Country Link
US (1) US8933342B2 (ja)
JP (1) JP5781877B2 (ja)
KR (1) KR101507644B1 (ja)
CN (1) CN103025057B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
KR20190141230A (ko) 2017-06-07 2019-12-23 니뽄 도쿠슈 도교 가부시키가이샤 배선 기판, 및 배선 기판의 제조 방법
KR102277371B1 (ko) 2019-03-26 2021-07-14 (주)앨트론 위스커 성장 방지를 위한 전자빔 조사 방법
JP7242491B2 (ja) 2019-09-20 2023-03-20 株式会社東芝 半導体装置及び半導体回路
CN112186103B (zh) * 2020-10-12 2024-03-19 北京飞宇微电子电路有限责任公司 一种电阻结构及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3904461A (en) * 1972-10-02 1975-09-09 Bendix Corp Method of manufacturing solderable thin film microcircuit with stabilized resistive films
JPS63188903A (ja) * 1987-01-31 1988-08-04 住友電気工業株式会社 薄膜抵抗素子
JPH04102385A (ja) 1990-08-21 1992-04-03 Ngk Spark Plug Co Ltd 膜状抵抗体を備えた電気基板
JP2005243861A (ja) * 2004-02-26 2005-09-08 Sony Corp 高周波モジュール基板の製造方法
JP2008263026A (ja) * 2007-04-11 2008-10-30 Sumitomo Metal Mining Package Materials Co Ltd Cof配線基板およびその製造方法
TWI348716B (en) * 2008-08-13 2011-09-11 Cyntec Co Ltd Resistive component and making method thereof
US8325007B2 (en) * 2009-12-28 2012-12-04 Vishay Dale Electronics, Inc. Surface mount resistor with terminals for high-power dissipation and method for making same

Also Published As

Publication number Publication date
KR20130032276A (ko) 2013-04-01
CN103025057B (zh) 2016-06-08
KR101507644B1 (ko) 2015-03-31
US20130075141A1 (en) 2013-03-28
US8933342B2 (en) 2015-01-13
CN103025057A (zh) 2013-04-03
JP2013069876A (ja) 2013-04-18

Similar Documents

Publication Publication Date Title
JP4178077B2 (ja) 配線回路基板
JP5781877B2 (ja) 配線基板の製造方法
TWI403236B (zh) 線路基板製程及線路基板
JP4450071B2 (ja) 電子部品
TWI484875B (zh) 電路板及電路板製作方法
JP2006310491A (ja) 配線回路基板および配線回路基板の製造方法
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
JP2009253294A (ja) 配線基板及び配線基板の製造方法
TWI358981B (en) Method for fabricating circuit board
JP2009267081A (ja) フレックスリジッド配線基板とその製造方法
TW201916773A (zh) 電路板的製作方法
JP6166879B2 (ja) 片面プリント配線板およびその製造方法
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP2013058728A (ja) プリント配線板およびその製造方法
JP2020088188A (ja) 配線回路基板およびその製造方法
TWM568017U (zh) Circuit board structure with caulking layer
TWI385765B (zh) 內埋式線路結構及其製作方法
JP4730072B2 (ja) 回路基板の製造方法
JPH10270630A (ja) 半導体装置用基板及びその製造方法
US20110269307A1 (en) Method for Making Integrated Circuit Device Using Copper Metallization on 1-3 PZT Composite
CN113383412A (zh) 印刷配线板
JP2022029308A (ja) 配線基板及び配線基板の製造方法
JP2013219144A (ja) フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法
JP2005317584A (ja) 薄膜基板およびその製造方法
JP4755454B2 (ja) プリント基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150203

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150716

R150 Certificate of patent or registration of utility model

Ref document number: 5781877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250