JP2005317584A - 薄膜基板およびその製造方法 - Google Patents

薄膜基板およびその製造方法 Download PDF

Info

Publication number
JP2005317584A
JP2005317584A JP2004130840A JP2004130840A JP2005317584A JP 2005317584 A JP2005317584 A JP 2005317584A JP 2004130840 A JP2004130840 A JP 2004130840A JP 2004130840 A JP2004130840 A JP 2004130840A JP 2005317584 A JP2005317584 A JP 2005317584A
Authority
JP
Japan
Prior art keywords
thin film
film
conductive
layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004130840A
Other languages
English (en)
Inventor
Toshiharu Oshima
年治 大島
Tomonori Sato
友紀 佐藤
Takeshi Tanahashi
剛 棚橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004130840A priority Critical patent/JP2005317584A/ja
Publication of JP2005317584A publication Critical patent/JP2005317584A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】基板本体の内部配線との導通を要することなく、側面および上面にAuメッキなどを確実に且つ低コストで被覆した耐食性に優れた電極部を、上記基板本体の表面などに有する薄膜基板およびその製造方法を提供する。
【解決手段】絶縁性の基板本体2と、基板本体2の表面3に形成した複数の電極部8とを含み、かかる電極部8は、基板本体2の表面3に形成した導電性薄膜18と、かかる導電性薄膜18の上方に形成したTi層16を含む導電体層10と、かかる導電体層10の側面10bおよび上面10aに被覆したNiおよびAuメッキ膜からなるメッキ膜12と、上記導電性薄膜18の周縁上方と上記メッキ膜12の底面との間に形成されたリング形状の不導体膜15と、を備えている、薄膜基板1。
【選択図】 図2

Description

本発明は、基板本体の表面などにおいて独立回路を形成する電極部を有する薄膜基板およびその製造方法に関する。
セラミックや合成樹脂からなり且つ内部に配線層を有する基板本体の表面や裏面には、例えば表面に実装するICチップなどの電子部品との導通を取るため、独立回路を形成する電極部が形成される。かかる電極部は、基板本体の表面などに形成した導電性薄膜の上にCuなどからなる導体層を形成すると共に、その側面および上面には、耐食性を確保するため、NiおよびAuメッキが被覆される。
上記電極部は、これまで次述するような方法によって形成されていた。
例えば、基板本体の表面などの導電性薄膜の上に形成したCuからなる電極部にAuメッキなどを被覆するため、基板本体の内部配線と上記導電性薄膜とをビア導体で接続し、上記電極部を一方の電極として、電解メッキを施す方法がある。この方法によれば、Auメッキなどが確実に施せる反面、電極部を独立回路にできなくなり、且つ基板本体の内部スペースを要して回路設計上の制約となる。
また、基板本体の表面などに形成した導電性薄膜の上にフォトリソグラフィ技術により、パターン孔を有するフォトレジスト層を形成し、かかるパターン孔内にCuからなる電極部を形成した後、その上面にNiメッキおよびAuメッキを施す方法がある(例えば、特許文献1参照)。しかし、かかる方法によれば、上記電極部の側面にAuメッキなどがないため、耐食性の点で信頼性が低下する。
特開平3−108788号公報(第1〜4頁、第1図〜第8図)
更に、前記特許文献1の欠点を補うため、前記フォトレジスト層のパターン孔を前記Cuからなる電極部よりも一まわり大きく形成し、かかる電極部と上記レジスト層との間に形成される隙間にもNiメッキとAuメッキとを施して、上記電極部の側面にもAuメッキなどを被覆する方法がある。しかし、かかる方法では、フォトリソグラフィ技術の工程が増加し且つコスト高になる問題があった。
加えて、前記基板本体の表面などの導電性薄膜の上に形成したCuからなる電極部にAuメッキなどを被覆するため、予め無電解Auメッキなどを施す方法もある。しかし、かかる方法ではメッキ工程に時間を要してコスト高になると共に、被覆されるAuメッキなどの安定性に欠ける場合がある、という問題があった。
本発明は、前述した背景技術における問題点を解決し、基板本体の内部配線との導通を要することなく、側面および上面にAuメッキなどを確実に且つ低コストで被覆した耐食性に優れた電極部を、上記基板本体の表面などに有する薄膜基板およびその製造方法を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、上記課題を解決するため、発明者らの鋭意研究および調査の結果、基板本体の表面などに形成する導電性薄膜を、その上に形成する電極部の電解メッキに活用する、ことに着想して成されたものである。
即ち、本発明の薄膜基板(請求項1)は、絶縁性の基板本体と、かかる基板本体の表面および裏面の少なくとも一方に形成した複数の電極部とを含み、かかる電極部は、基板本体の表面および裏面の少なくとも一方に形成した導電性薄膜と、上記導電性薄膜の上方に形成した導電体層と、かかる導電体層の側面および上面に被覆したメッキ膜と、上記導電性薄膜と上記メッキ膜との間に形成された不導体膜と、を備えている、ことを特徴とする。
これによれば、上記電極部が独立回路を形成している場合でも、その導電体層の側面および上面にメッキ膜が強固に形成されているため、耐食性に優れ且つ当該電極部と導通すべき電子部品などとの導通を確実に取ることができる。
尚、前記絶縁性の基板本体には、内部に配線層を有するセラミックまたは合成樹脂製のものが含まれる。また、前記導電性薄膜には、例えばTaNが含まれ、前記導電体層には、例えばCuなどからなる1層のみまたはCuおよびTiの2層からなる積層体が含まれる。更に、前記メッキ膜には、例えば下層のNiメッキ膜と上層のAuメッキ膜とからなる複層メッキ膜が含まれる。加えて、前記不導体膜には、例えばTaからなるものが含まれ、且つリング形状または四角枠形状などを呈するものが含まれる。
また、本発明には、前記電極部の周囲における前記基板本体の表面および裏面の少なくとも一方に、前記不導体膜の厚みよりも厚肉の不導体薄膜が形成されている、薄膜基板(請求項2)も含まれる。
これによれば、電極部を除いた基板本体の表面および裏面の絶縁性を高められると共に、かかる表面などの酸化を防ぐこともできる。
付言すれば、本発明には、前記複数の電極部の一部は、前基板本体のビア導体を含む内部配線とは、導通していない、薄膜基板も含まれ得る。
一方、本発明の薄膜基板の製造方法(請求項3)は、絶縁性の基板本体の表面および裏面の少なくとも一方に導電性薄膜を全面に形成する工程と、かかる導電性薄膜の表面の一部に上方に突出する導電体層を形成する工程と、かかる導電体層を除いた位置の上記導電性薄膜における表面付近のみを酸化して不導体膜を形成する工程と、上記導電体の側面および上面に電解メッキによるメッキ膜を形成する工程と、含む、ことを特徴とする。
これによれば、上記電解メッキに際して、不導体膜化されていない上記導電性薄膜の下層部分を介して、導電体層とメッキ電源とを導通できるため、メッキ膜を確実に導電体層の側面および上面に確実に被覆することができる。このため、基板本体の内部配線とは絶縁された独立回路を形成する電極部を確実に形成することが可能となる。
尚、上記酸化には、例えばTaNからなる導電性薄膜の表面付近を加熱して酸化したTaからなる不導体膜が挙げられる。
また、本発明には、前記メッキ膜を形成する工程の後に、前記導電体層および前記メッキ膜と前記基板本体との間に位置せずに残留する下層の前記導電性薄膜と表層の前記不導体膜とを除去する工程を有する、薄膜基板の製造方法(請求項4)も含まれる。
これによれば、基板本体の表面などにおける所定の位置に複数の電極部が独立回路を形成して突設された薄膜基板を得ることができる。
更に、本発明には、前記メッキ膜を形成する工程の後に、前記導電体層および前記メッキ膜と前記基板本体との間に位置せずに残留する下層の前記導電性薄膜を酸化し、表層の前記不導体膜と同じ不導体膜にして厚肉の不導体薄膜を形成する工程を有する、薄膜基板の製造方法(請求項5)も含まれる。
これによれば、基板本体の表面などにおける所定の位置に複数の電極部が独立回路を形成して突設され、且つそれらの周囲に不導体薄膜が基板本体の表面などを覆っている薄膜基板を確実に得ることができる。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明の薄膜基板1(1′)の斜視図を示し、かかる薄膜基板1(1′)は、絶縁性の基板本体2と、当該基板本体2の表面3および裏面4の少なくとも一方における中央付近6に形成した複数の電極部8(9)と、を含んでいる。
基板本体2は、図1に示すように、平面視が正方形または長方形を呈する直方体で且つセラミックまたはエポキシ樹脂などの合成樹脂からなり、内部には所要層数の配線層およびこれらの間を導通するビア導体(何れも図示せず)を含む。
複数の電極部8は、図2の拡大断面図で例示するように、基板本体2の表面3に形成した平面視が円形である導電性薄膜18と、その上方に形成したCuからなる円柱形の導電体層10と、かかる導電体層10の周面(側面)10bおよび上面10aに被覆したメッキ膜12と、を備えている。
前記導電性薄膜18は、厚さ約0.4μmの例えばTaNからなる。また、前記導電体層10は、その下層に位置するTi層16を含んでいる。更に、前記メッキ膜12は、厚みが約2μmのNiメッキ膜とその上に形成した厚みが約0.3μmのAuメッキ膜との2層からなる。
図2に示すように、導電性薄膜18の上周縁とメッキ膜12の底面との間には、リング形状の不導体膜15が形成されている。かかる不導体膜15は、後述するように、導電性薄膜18の周縁の表面付近を酸化したTaの一部からなる。
尚、前記Ti層16は、上記酸化時の加熱に際して、導電体層10のCuと導電性薄膜18のTaとが互いに拡散し合うのを防ぐための緩衝層として用いられる。
即ち、TaNからなる導電性薄膜18は、当初は基板本体2の表面3全体に形成され、所定の位置に下層のTi層16を含む導電体層10が形成された後、その表面付近のみを酸化してTaからなる不導体膜(酸化膜:19)にした状態で、酸化されていない下層部分を通じて導電体層10に通電可能としている。その結果、電解メッキによるメッキ膜12が導電体層10の周面10bおよび上面10aに確実に形成される。このため、かかる導電体層10およびメッキ膜12の直下位置以外の表面3上に位置する導電性薄膜18と不導体膜(酸化膜:19)とを除去して、図2に示すように、電極部8を独立回路にすることができる。
これにより、優れた耐食性を有し、且つ表面3に実装する図示しないICチップなどの電子部品における接続端子とボンディングワイヤなどを介しての導通が確実に取れる電極部8およびこれを複数有する薄膜基板1となる。
図3は、異なる形態の薄膜基板1′における電極部9の付近を示す前記図2と同様な断面図である。
薄膜基板1′における複数の電極部9も、図3で例示するように、基板本体2の表面3に前記同様に形成した導電性薄膜18と、その上方に形成した前記同様の円柱形の導電体層10と、かかる導電体層10の周面10bと上面10aに被覆したメッキ膜12と、を備えている。また、電極部9の周囲に位置する基板本体2の表面3には、前記不導体膜15の厚みよりも厚肉のTaからなる不導体薄膜17が形成され、その一部は、前記不導体膜15と同じく、導電性薄膜18の上周縁とメッキ膜12の底面との間に沿ってリング状に進入している。
前記と同様に、導電性薄膜18は、予め基板本体2の表面3全体に形成され、所定の位置に導電体層10を形成した後、その表面付近を酸化して表面のみを不導体膜(酸化膜:19)にした状態で、酸化されていない下層部分を通じて導電体層10に通電可能としている。その結果、電解Ni・Auメッキによるメッキ膜12が導電体層10の周面10bおよび上面10aに確実に形成されている。更に、上記下層の未酸化部分を酸化し、図3に示すように、導電体層10およびメッキ膜12の直下位置以外を全て不導体薄膜17とする。これにより、導電体層10、メッキ膜12、およびこれらの直下に位置する導電性薄膜18からなる独立回路の電極部9が形成される。
従って、優れた耐食性および表面3に実装する電子部品の接続端子とワイヤなどを介しての導通が確実に取れる電極部9およびこれを復す有する薄膜基板1′となる。
尚、薄膜基板1,1′における複数の前記電極部8,9の一部は、それらの導電性薄膜18の底面に接続する図示しないビア導体を介して、基板本体2内の配線層と導通するようにしても良い。また、前記電極部8,9は、基板本体2の裏面4にも突設したり、あるいは当該裏面4のみに突設するようにしても良い。
ここで、前記電極部8または電極部9を有する薄膜基板1,1′の製造方法について説明する。図4は、セラミックまたは合成樹脂からなり、内部に所要層数の配線層およびこれらの間を導通するビア導体(何れも図示せず)を含む絶縁性の基板本体2の表面3付近の断面を示す。
次に、かかる表面3の全面に対して、図5に示すように、スパッタリングにより、TaNからなる厚さ約0.4μmの導電性薄膜18、厚さ約0.2μmのTi層16、および厚さ約0.5μmのCu層14を順次形成する。
尚、上記スパッタリングに替えて、イオンプレーティングや物理的蒸着法(PVD)などを用いても良い。
次いで、図6に示すように、最上層のCu層14の上に、例えばエポキシ系で且つ厚さ約5〜15μmの感光性樹脂層rを形成する。かかる感光性樹脂層rの所定の位置に対し、所定径の紫外線などを露光した後、エッチング(現像)する公知のフォトグラフィ技術を施すことにより、図示のように、直径約150μmの貫通孔hを形成する。尚、レーザ加工によって、感光性樹脂層rまたは非感光性樹脂層に上記貫通孔hを形成しても良い。
上記貫通孔hの底面に露出するCu層14を一方の電極として、電解銅メッキを施す。この結果、図6に示すように、貫通孔h内には底部がCu層14と一体となったCuからなる円柱形の導電体層10が形成される。かかる導電体層10は、複数の貫通孔h内におけるCu層14の上に複数個が同時に形成される。
更に、公知の剥離液(例えば、アセトンのような溶剤)によって感光性樹脂層rを除去した後、導電体層10の直下の位置を除いて、Cu層14およびTi層16をエッチングにより除去する。
その結果、図7に示すように、導電性薄膜18上の所定の位置にTi層16および底部のCu層14を含む円柱形の導電体層10が突出して形成される。
かかる状態で約350℃×10分に加熱して、TaNからなる導電性薄膜18における表面付近のみを酸化することにより、図8に示すように、厚み約0.1μmのTaからなる不導体膜19を、導電体層10の直下以外の導電性薄膜18における表層部分に形成する。尚、上記酸化時の加熱に際して、Ti層16は、これを介して隣接する導電体層10のCuと導電性薄膜18のTaとが、互いに拡散し合う事態を防ぐための緩衝層としての作用を果たす。
次に、表面3上で且つ酸化されていない下層の導電性薄膜18を介して、Ti層16および導電体層10を一方の電極として、その側面10bおよび上面10aにNiおよびAuの電解メッキを施す。
その結果、図9に示すように、導電体層10の側面10bおよび上面10aには、厚みが約2μmのNiメッキ膜とその上に厚みが約0.3μmのAuメッキ膜との2層からなるメッキ膜12が形成される。
次いで、導電体層10、Ti層16、メッキ膜12、およびこれらの直下の導電性薄膜18を除いて、基板本体2の表面3上に位置する上下2層の導電性薄膜18および不導体膜19を、公知のエッチング液(例えば、弗酸(HF)を含んだ酸系の薬液)により除去する。
その結果、図10に示すように、導電性薄膜18、Ti層16、導電体層10、メッキ膜12、および導電性薄膜18の周縁上方とメッキ膜12の底面との間に位置するリング形状の不導体膜15を有する全体が円柱形の電極部8が、基板本体2の表面3に複数個形成され、前記図1,2に示した薄膜基板1が得られる。
尚、不導体膜15は、前記不導体膜19の一部が残留したものである。
あるいは、前記メッキ膜12を形成する工程の後で、前記同様に500℃×60分間加熱して、不導体膜19の下側に位置する導電性薄膜18を酸化してTaにしても良い。
その結果、図11に示すように、導電性薄膜18、Ti層16、導電体層10、メッキ膜12を有する全体が円柱形で独立回路の電極部9が、基板本体2の表面3に複数個形成される。同時に、これらを除いた基板本体2の表面3上には、前記不導体膜19の厚みよりも厚肉の不導体薄膜17が形成される。かかる不導体薄膜17の一部は、前記不導体膜15と同様に、導電性薄膜18の周縁上方とメッキ膜12の底面との間にリング状に進入している。
これにより、前記図3に示した薄膜基板1′が得られる。
以上のような薄膜基板1,1′の製造方法によれば、NiおよびAuメッキの電解メッキに際して、不導体膜化されていない前記導電性薄膜18の下層部分を介して、導電体層10とメッキ電源とを導通できるため、メッキ膜12を確実に導電体層10の側面10bおよび上面10aに被覆することができる。このため、基板本体2内の配線層とは絶縁された独立回路を形成する電極部8,9を確実に形成することが可能となる。また、薄膜基板1′の製造方法では、不導体薄膜17により、電極部9を除いた基板本体2の表面3の絶縁性および耐酸化性を高められる。
尚、前記薄膜基板1,1′の裏面4の中央またはそれ以外の位置にも、独立回路を形成する電極部8,9を形成しても良い。あるいは、電極部8,9の一部が、それらの導電性薄膜18の底面に接続する図示しないビア導体を介して、基板本体2内の配線層と導通するように形成しても良い。
本発明は、以上において説明した各形態に限定されるものではない。
例えば、導電性薄膜は、前記TaNに限らず、Ti、Mo、Cu、Ni、Pd、Cr、Auなどやこれらをベースとする合金などを用いても良い。
また、不導体膜や不導体薄膜は、前記Taに限らなくても良い。
更に、導電体層は、前記Ti層16を一部に含み且つCuからなる前記2層形態に限らず、Cu、Cr、Ni、Ti、Ag、Pdなどからなる1層形態にしても良く、その形状も前記円柱形に限らず、四角柱などの多角形の柱体としもしても良い。
本発明の薄膜基板を示す斜視図。 上記薄膜基板の電極部を示す断面を含む部分斜視図。 異なる薄膜基板の電極部を示す断面を含む部分斜視図。 本発明の薄膜基板の製造工程を示す断面図。 図4に続く製造工程を示す断面図。 図5に続く製造工程を示す断面図。 図6に続く製造工程を示す断面図。 図7に続く製造工程を示す断面図。 図8に続く製造工程を示す断面図。 図9に続く製造工程を示す断面図。 図9に続く異なる形態の製造工程を示す断面図。
符号の説明
1,1′……薄膜基板
2……………基板本体
3……………表面
4……………裏面
8,9………電極部
10…………導電体層
10a………上面
10b………周面(側面)
12…………メッキ膜
15,19…不導体膜
17…………不導体薄膜
18…………導電性薄膜

Claims (5)

  1. 絶縁性の基板本体と、かかる基板本体の表面および裏面の少なくとも一方に形成した複数の電極部とを含み、
    上記電極部は、基板本体の表面および裏面の少なくとも一方に形成した導電性薄膜と、
    上記導電性薄膜の上方に形成した導電体層と、
    上記導電体層の側面および上面に被覆したメッキ膜と、
    上記導電性薄膜と上記メッキ膜との間に形成された不導体膜と、を備えている、
    ことを特徴とする薄膜基板。
  2. 前記電極部の周囲における前記基板本体の表面および裏面の少なくとも一方に、前記不導体膜の厚みよりも厚肉の不導体薄膜が形成されている、
    ことを特徴とする請求項1に記載の薄膜基板。
  3. 絶縁性の基板本体の表面および裏面の少なくとも一方に導電性薄膜を全面に形成する工程と、
    上記導電性薄膜の表面の一部に上方に突出する導電体層を形成する工程と、
    上記導電体層を除いた位置の上記導電性薄膜における表面付近のみを酸化して不導体膜を形成する工程と、
    上記導電体の側面および上面に電解メッキによるメッキ膜を形成する工程と、含む、
    ことを特徴とする薄膜基板の製造方法。
  4. 前記メッキ膜を形成する工程の後に、
    前記導電体層および前記メッキ膜と前記基板本体との間に位置せずに残留する下層の前記導電性薄膜と表層の前記不導体膜とを除去する工程を有する、
    ことを特徴とする請求項3に記載の薄膜基板の製造方法。
  5. 前記メッキ膜を形成する工程の後に、
    前記導電体層および前記メッキ膜と前記基板本体との間に位置せずに残留する下層の前記導電性薄膜を酸化し、表層の前記不導体膜と同じ不導体膜にして厚肉の不導体薄膜を形成する工程を有する、
    ことを特徴とする請求項3に記載の薄膜基板の製造方法。
JP2004130840A 2004-04-27 2004-04-27 薄膜基板およびその製造方法 Pending JP2005317584A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004130840A JP2005317584A (ja) 2004-04-27 2004-04-27 薄膜基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004130840A JP2005317584A (ja) 2004-04-27 2004-04-27 薄膜基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005317584A true JP2005317584A (ja) 2005-11-10

Family

ID=35444716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004130840A Pending JP2005317584A (ja) 2004-04-27 2004-04-27 薄膜基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005317584A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135385A (ja) * 2013-01-10 2014-07-24 Fujitsu Ltd 配線構造、配線の形成方法及び再構築ウェーハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135385A (ja) * 2013-01-10 2014-07-24 Fujitsu Ltd 配線構造、配線の形成方法及び再構築ウェーハ

Similar Documents

Publication Publication Date Title
JP4564342B2 (ja) 多層配線基板およびその製造方法
US7875804B1 (en) Plated ground features for integrated lead suspensions
US7384531B1 (en) Plated ground features for integrated lead suspensions
JPH06318672A (ja) 薄膜コンデンサの形成方法、薄膜コンデンサの製造方法、薄膜バイパスコンデンサの製造方法および薄膜コンデンサ
TWI251920B (en) Circuit barrier structure of semiconductor package substrate and method for fabricating the same
JP4450071B2 (ja) 電子部品
KR20030040083A (ko) 박막 커패시터를 일체로 형성한 다층 배선 기판의 제조 방법
US6629366B1 (en) Method of producing a multilayer wiring board
JP5781877B2 (ja) 配線基板の製造方法
JP2004103911A (ja) 配線形成方法
JP2006120667A (ja) プリント基板の製造方法およびプリント基板
JP2005317584A (ja) 薄膜基板およびその製造方法
JP3467615B2 (ja) 電子部品及びその製造方法
JPH1079568A (ja) プリント配線板の製造方法
JP2003264368A (ja) 多層電気配線回路基板及びその製造方法
JP4730072B2 (ja) 回路基板の製造方法
JP2003069185A (ja) キャパシタを内蔵した回路基板
WO2023157426A1 (ja) 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板
JP7555206B2 (ja) 印刷配線板の製造方法
WO2023162406A1 (ja) 薄膜キャパシタ及びこれを備える電子回路基板
WO2024157472A1 (ja) 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板
WO2023157427A1 (ja) 薄膜キャパシタ及びこれを備える電子回路基板
JPH09270355A (ja) 電子部品及びその製造方法
JP4730071B2 (ja) 回路基板の製造方法
JPH0621651A (ja) 多層配線回路板及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060224

A131 Notification of reasons for refusal

Effective date: 20060307

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20060711

Free format text: JAPANESE INTERMEDIATE CODE: A02