JP4755454B2 - プリント基板の製造方法 - Google Patents

プリント基板の製造方法 Download PDF

Info

Publication number
JP4755454B2
JP4755454B2 JP2005195849A JP2005195849A JP4755454B2 JP 4755454 B2 JP4755454 B2 JP 4755454B2 JP 2005195849 A JP2005195849 A JP 2005195849A JP 2005195849 A JP2005195849 A JP 2005195849A JP 4755454 B2 JP4755454 B2 JP 4755454B2
Authority
JP
Japan
Prior art keywords
plating
layer
substrate
conductor
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005195849A
Other languages
English (en)
Other versions
JP2007019062A (ja
Inventor
隆 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005195849A priority Critical patent/JP4755454B2/ja
Publication of JP2007019062A publication Critical patent/JP2007019062A/ja
Application granted granted Critical
Publication of JP4755454B2 publication Critical patent/JP4755454B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明はプリント基板の製造方法に関し、より詳細には、プリント基板に形成される配線パターンの表面処理として金めっき等の保護めっきが施されるプリント基板の製造方法に関する。
プリント基板において配線パターンを形成する方法としてはサブトラクト法が多く利用されてきた。しかし、プリント基板においても配線パターンが微細化される傾向にあることから、より微細に配線パターンを形成することができるセミアディティブ法を利用してプリント基板が製造されるようになってきた(特許文献1、2参照)。
図11は、セミアディティブ法によって配線パターンを形成する方法を示す。セミアディティブ法では、基板10の表面の全面に無電解銅めっき等によって薄く導体層12を形成し(図11(a))、この導体層12の表面に、フォトリソグラフィー法により配線パターンとなる部位のみを露出させるようにレジスト14をパターニングする(図11(b))。次いで、導体層12をめっき給電層とする電解銅めっきを施して配線パターンの導体部となる銅めっき層16を形成し、続いて電解めっきにより銅めっき層16の表面にニッケルめっき層18と金めっき層20を形成する(図11(c))。次に、レジスト14を除去し(図11(d))、基板10上で導体層12が露出している部位を化学的にエッチングして除去することにより、配線パターン22を形成する(図11(e))。
特開2003−188496号公報 特開2002−26172号公報
セミアディティブ法は、きわめて薄く形成された導体層上に、形成すべき配線パターンにしたがってレジストをパターニングし、電解めっきによって配線パターンとなる導体部を形成する方法によるから、所定の厚さに形成した導体層をエッチングして配線パターンを形成するサブトラクト法とくらべて配線パターンを微細に形成することができる。しかしながら、セミアディティブ法によって配線パターン22を形成した場合は、図11(e)に示すように、配線パターン22の側面に銅めっき層16が露出し、配線パターン22の側面部分が金めっき等の保護めっきによって被覆されないから、ソルダーレジスト等の保護膜によって配線パターン22の側面を被覆するようにしなければならない。
本発明は、電解めっき用のバスバーを形成したりすることなく、高密度に配線パターンを形成することができ、基板上に露出させる配線パターンについては配線パターンの側面を含めて金めっき等の保護めっきにより被覆され、信頼性の高いプリント基板として提供することができるプリント基板の製造方法を提供するにある。
上記目的を達成するため、本発明は以下の構成を備える。
すなわち、基板にめっき給電層として用いる導体層を形成する工程と、前記導体層の表面に所定の配線パターンを形成するためのめっき用マスクパターンを形成し、前記導体層をめっき給電層とする電解めっきを施して前記導体層上に導体部を形成する工程と、前記めっき用マスクパターンを除去した後、前記導体層と前記導体部とが形成された基板上に、前記導体部の所要部位を露出させた第1のマスクパターンを形成し、該第1のマスクパターンが基板に被着された状態で、前記基板上に露出する前記導体層の部位を除去する工程と、該第1のマスクパターンを除去した後、前記導体部で保護めっきを施す部位を露出させる第2のマスクパターンを形成し、該第2のマスクパターンが基板に被着された状態で、前記導体層をめっき給電層とする電解めっきにより、前記導体層を含む前記導体部の露出部に保護めっきを施す工程と、該第2のマスクパターンを除去し、前記基板上に露出する前記導体層の部位を除去することにより基板上に配線パターンを形成し、次いで、前記基板に保護膜を被着する工程とを備え、前記第1のマスクパターンを除去した後、前記第2のマスクパターンを形成する工程は、前記導体部について、該第1のマスクパターンによって被覆していた領域を内包するように該第2のマスクパターンによって被覆する領域を設定することを特徴とする。
なお、前記めっき用マスクパターンあるいは第1、第2のマスクパターンを形成する方法としては、ドライフィルムを使用する方法、感光性レジストを使用する方法等、種々の方法が利用できる。また、保護めっきとしてはニッケルめっき、金めっき等の所要のめっきを施すことができる。
また、前記基板上に露出する導体層の部位を除去する際に、化学的エッチングを利用して前記導体層の露出する部位を選択的にエッチングすることを特徴とする。
また、前記導体層をめっき給電層とする電解めっきとして電解銅めっきを施し、前記導体部として銅めっき層を形成することを特徴とする。
本発明に係るプリント基板の製造方法によれば、基板に形成した導体層をめっき給電層として電解めっきにより配線パターンの導体部を形成することができ、また、前記導体層をめっき給電層として保護めっきを施すことができることから、めっき用のバスラインを設けることなく、基板上に形成される配線パターンの露出部分に確実に保護めっきを施すことができる。
図1〜8は、本発明に係るプリント基板の製造方法についての製造工程を示す説明図である。以下、製造工程順に説明する。
図1は、基板10の表面に導体層12を形成し、導体層12の表面に感光性のドライフィルム30をラミネートし、ドライフィルム30を露光および現像してめっき用のマスクパターンを形成した状態を示す。
なお、導体層12は、電解めっきによって配線パターンを形成する際のめっき給電層となるもので、無電解銅めっきあるいはスパッタリングによって形成することができる。この導体層12は、後工程で不要部分を化学的にエッチングして除去するから、エッチングによって容易に除去できるように、通電が可能な条件で十分に薄く(1μm程度以下)形成する。
めっき用のマスクパターンは、基板10上に形成する配線パターンにしたがってドライフィルム30に対し露光および現像を施し、配線パターンを形成する部位については底面に前記導体層12が露出する凹溝30a、30bを形成する。凹溝30aは配線パターンでワイヤボンディング等に用いられる配線部分、凹溝30bは基板10上に独立した島状(円形パッド状)に形成される部分あるいははんだボール等の外部接続端子が形成される部分として示している。
次に、導体層12をめっき給電層とする電解銅めっきを施し、凹溝30a、30b内に銅めっき層16a、16bを盛り上げて形成する。図2は、凹溝30a、30bに導体部として銅めっき層16a、16bを形成した後、ドライフィルム30を剥離して除去した状態を示す。ドライフィルム30を除去することにより、導体層12の表面上に肉厚に形成された銅めっき層16a、16bが露出する。
従来のセミアディティブ法では、銅めっき層を形成した後、ドライフィルム30を被着した状態で金めっき等の保護めっきを施すが、本実施形態では銅めっき層16a、16bを形成した後に、ドライフィルム30を除去する。
図3は、銅めっき層16a、16bを形成した後、基板10の表面に再度、ドライフィルムをラミネートし、ドライフィルムを露光および現像して第1のマスクパターン32を形成した状態を示す。第1のマスクパターン32は、プリント基板を形成した際に、側面部分を含めて配線パターンを露出する部分(領域)を露出させるようにパターニングして形成する。図示例の第1のマスクパターン32では、引き回し用の配線となる銅めっき層16aのパターン端部を含む領域が露出領域32aとなっている。この露出領域32aでは、引き回し用の配線パターン16aの端部と、基板10の表面に形成された導体層12が露出する。
図4は、次に、基板10にエッチングを施して基板10上で露出している導体層12を除去した状態を示す。銅めっき層16aの厚さは導体層12の厚さにくらべてはるかに厚いから、銅めっき層16aをレジスト等によって被覆することなくエッチングすることによって、銅めっき層16aにはほとんど影響を与えずに基板10上で露出している導体層12の部分のみを除去することができる。
導体層12の露出部分を除去した後、第1のマスクパターン32を除去し、基板10の表面に、再度ドライフィルムをラミネートし、露光および現像して、銅めっき層16a、16bについて保護めっきを施す部位を露出させる第2のマスクパターン33を形成する。図5は、第2のマスクパターン33を形成した状態を示す。
第2のマスクパターン33は、第1のマスクパターン32により被覆していた基板10の被覆領域よりも広く被覆領域を設定し、引き回し用の配線パターンとなる銅めっき層16aについては、第1のマスクパターン32による被覆領域を内包するように第2のマスクパターン33の被覆領域を設定する。
33aが基板10上における引き回し用の配線パターン16a部分での露出領域であり、33bが円形のパッド状に形成された銅めっき層16bでの露出領域である。円形のパッド部分は、はんだボール等の外部接続端子を接合する部位であり、金めっき等の保護めっきを施すことから、この第2のマスクパターン33を形成する際に露出させるようにパターン形成する。
次に、第2のマスクパターン33により基板10を被覆した状態で、導体層12をめっき給電層として保護めっきを施す。図6が保護めっき34を施した状態を示す。銅めっき層16a、16bの下地層として導体層12が形成されているから、導体層12をめっき給電層とする電解めっきを施すことによって銅めっき層16a、16bの露出部分に確実に保護めっき34を施すことができる。
保護めっきとしては、たとえば電解ニッケルめっき、電解金めっきがこの順に施される。第2のマスクパターン33から露出している引き回し用の銅めっき層16aでは、銅めっき層16aとその下地層である導体層12を含め、配線パターンとなる側面部分、上面部分、突端面部分に保護めっき34が被着する。円形パッド状に形成された銅めっき層16bではその露出面に保護めっき34が被着する。
図7は、次に、第2のマスクパターン33を除去した状態を示す。引き回し用の銅めっき層16aの先端部に保護めっき34が被着し、円形パッド状に形成された銅めっき層16bの上面に保護めっき34が被着している。
図8は、次に、基板10上に露出している導体層12をエッチングし、基板10上で銅めっき層16a、16bを独立した配線パターン40、42として形成した状態を示す。この工程で導体層12をエッチングして除去する場合も銅めっき層16a、16bについてはレジスト等によって保護することなくエッチングする方法によって、導体層12の露出部分を選択的にエッチングして除去することができる。
図9は、最後に、基板10の表面を保護膜としてのソルダーレジスト38により被覆し、ソルダーレジスト38を露光および現像して基板10上で配線パターン40、42の所要部位を露出させた状態を示す。引き回し用の配線パターン40では、保護めっき34を被着した領域にソルダーレジスト38の境界線が重複位置して、保護めっき34が施された部位が確実に外部に露出させるようにし、円形パッド状に形成した配線パターン42では保護めっき34が施された領域内にソルダーレジスト38が開口するようにして、保護めっき34が施された部位のみが外部に露出するようにする。
こうして、所定の配線パターン40、42が形成されたプリント基板が得られる。
図10は、最終的にプリント基板を形成した状態で、外部に露出して形成される配線パターン40で保護めっき34が施されたパターン端部での断面図(配線パターンを幅方向に切断した方向での断面図)を示す。基板10の表面にめっき給電層として使用した導体層12が被着形成され、導体層12に銅めっき層16aが形成され、導体層12と銅めっき層16aの外面に、内層側からニッケルめっき層35と金めっき層36が形成されている。
本発明に係るプリント基板の製造方法によれば、基板の外面に露出して形成される配線パターンの部分については、このように導体層12を含めて導体部分の側面、上面、先端面等の外部に露出する部分が完全に保護めっき34によって被覆されるようになる。
上記実施形態において説明したように、本発明に係るプリント基板の製造方法によれば、基板10にめっき給電層としての導体層12を形成して配線パターンを形成する方法を採用したことにより、独立の島状に配線パターンを形成するような場合でも、保護めっきを施す等の目的でめっき用のバスラインを設ける必要がない。この結果、最終的にプリント基板の製品に不要なバスラインが残ることがなく、電気的特性の優れたプリント基板として提供することが可能になる。
また、バスライン等の不要な導体ラインを設ける必要がないとともに、導体層12を用いる配線パターンの形成方法によることで、従来のサブトラクティブ法によって配線パターンを形成する方法にくらべて、微細な配線パターンを形成することが可能になる。
また、プリント基板に形成される配線パターンにおいて、側面部分を含めて基板上に露出する部分については、下地のめっき給電層として使用される導体層12の部分を含め、完全に保護めっき34によって被覆された状態で形成される。したがって、基板10上にソルダーレジストによって被覆されない状態で配線パターンを独立して露出させた場合でも、腐蝕等の問題を生じさせない信頼性の高いプリント基板として提供することが可能になる。
基板にドライフィルムを被着してめっき用のマスクパターンを形成した状態を示す説明図である。 導体層上に銅めっき層を形成した状態を示す説明図である。 基板に第1のマスクパターンを形成した状態を示す説明図である。 第1のマスクパターンを被着した状態で導体層をエッチングして除去した状態を示す説明図である。 基板に第2のマスクパターンを形成した状態を示す説明図である。 配線パターンの露出部分に保護めっきを施した状態を示す説明図である。 第2のマスクパターンを除去した状態を示す説明図である。 導体層の露出部分をエッチングして除去した状態を示す説明図である。 ソルダーレジストにより基板を被覆した状態を示す説明図である。 配線パターンに設けた保護めっきの構成を示す断面図である。 セミアディティブ法による配線パターンの形成方法を示す説明図である。
符号の説明
10 基板
12 導体層
14 レジスト
16、16a、16b 銅めっき層
18 ニッケルめっき層
20 金めっき層
22 配線パターン
30 ドライフィルム
30a、30b 凹溝
32 第1のマスクパターン
33 第2のマスクパターン
34 保護めっき
35 ニッケルめっき層
36 金めっき層
38 ソルダーレジスト
40、42 配線パターン
50 プリント基板

Claims (3)

  1. 基板にめっき給電層として用いる導体層を形成する工程と、
    前記導体層の表面に所定の配線パターンを形成するためのめっき用マスクパターンを形成し、前記導体層をめっき給電層とする電解めっきを施して前記導体層上に導体部を形成する工程と、
    前記めっき用マスクパターンを除去した後、前記導体層と前記導体部とが形成された基板上に、前記導体部の所要部位を露出させた第1のマスクパターンを形成し、該第1のマスクパターンが基板に被着された状態で、前記基板上に露出する前記導体層の部位を除去する工程と、
    該第1のマスクパターンを除去した後、前記導体部で保護めっきを施す部位を露出させる第2のマスクパターンを形成し、該第2のマスクパターンが基板に被着された状態で、前記導体層をめっき給電層とする電解めっきにより、前記導体層を含む前記導体部の露出部に保護めっきを施す工程と、
    該第2のマスクパターンを除去し、前記基板上に露出する前記導体層の部位を除去することにより基板上に配線パターンを形成し、次いで、前記基板に保護膜を被着する工程とを備え
    前記第1のマスクパターンを除去した後、前記第2のマスクパターンを形成する工程は、前記導体部について、該第1のマスクパターンによって被覆していた領域を内包するように該第2のマスクパターンによって被覆する領域を設定することを特徴とするプリント基板の製造方法。
  2. 前記基板上に露出する導体層の部位を除去する際に、化学的エッチングを利用して前記導体層の露出する部位を選択的にエッチングすることを特徴とする請求項1記載のプリント基板の製造方法。
  3. 前記導体層をめっき給電層とする電解めっきとして電解銅めっきを施し、
    前記導体部として銅めっき層を形成することを特徴とする請求項1記載のプリント基板の製造方法。
JP2005195849A 2005-07-05 2005-07-05 プリント基板の製造方法 Expired - Fee Related JP4755454B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005195849A JP4755454B2 (ja) 2005-07-05 2005-07-05 プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005195849A JP4755454B2 (ja) 2005-07-05 2005-07-05 プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007019062A JP2007019062A (ja) 2007-01-25
JP4755454B2 true JP4755454B2 (ja) 2011-08-24

Family

ID=37756001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005195849A Expired - Fee Related JP4755454B2 (ja) 2005-07-05 2005-07-05 プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP4755454B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240093A (ja) * 1987-03-27 1988-10-05 松下電器産業株式会社 プリント配線板の製造方法
JP4211246B2 (ja) * 2001-07-23 2009-01-21 日立電線株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
JP2007019062A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
US7317245B1 (en) Method for manufacturing a semiconductor device substrate
JP4178077B2 (ja) 配線回路基板
JP4607612B2 (ja) 配線回路基板およびその製造方法
KR100674458B1 (ko) 프린트 기판 제조 방법 및 프린트 기판
US9960107B2 (en) Package substrate, method for fabricating the same, and package device including the package substrate
TWI408775B (zh) 用於形成與積體電路之接觸墊之連接之方法
JPH09246719A (ja) 基板の導体層の形成方法
KR101082778B1 (ko) 미세 피치의 인쇄회로기판 제조방법
CN103025057A (zh) 布线基板及其制造方法
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP2004103911A (ja) 配線形成方法
JP4755454B2 (ja) プリント基板の製造方法
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
JP4730220B2 (ja) 回路基板の製造方法
JP2717200B2 (ja) 電子部品搭載用基板におけるオーバーレイめっきの形成方法
JP2005175185A (ja) フレキシブル配線基板
JP4705972B2 (ja) プリント配線板及びその製造方法
JP4730072B2 (ja) 回路基板の製造方法
JP4326014B2 (ja) 回路基板とその製造方法
JP2000091722A (ja) プリント配線板及びその製造方法
JP2000114412A (ja) 回路基板の製造方法
JP4730071B2 (ja) 回路基板の製造方法
JP4556536B2 (ja) テープキャリアの製造方法
KR100473337B1 (ko) 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법
JP3812006B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110527

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4755454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees