JP4755454B2 - プリント基板の製造方法 - Google Patents
プリント基板の製造方法 Download PDFInfo
- Publication number
- JP4755454B2 JP4755454B2 JP2005195849A JP2005195849A JP4755454B2 JP 4755454 B2 JP4755454 B2 JP 4755454B2 JP 2005195849 A JP2005195849 A JP 2005195849A JP 2005195849 A JP2005195849 A JP 2005195849A JP 4755454 B2 JP4755454 B2 JP 4755454B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- layer
- substrate
- conductor
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
すなわち、基板にめっき給電層として用いる導体層を形成する工程と、前記導体層の表面に所定の配線パターンを形成するためのめっき用マスクパターンを形成し、前記導体層をめっき給電層とする電解めっきを施して前記導体層上に導体部を形成する工程と、前記めっき用マスクパターンを除去した後、前記導体層と前記導体部とが形成された基板上に、前記導体部の所要部位を露出させた第1のマスクパターンを形成し、該第1のマスクパターンが基板に被着された状態で、前記基板上に露出する前記導体層の部位を除去する工程と、該第1のマスクパターンを除去した後、前記導体部で保護めっきを施す部位を露出させる第2のマスクパターンを形成し、該第2のマスクパターンが基板に被着された状態で、前記導体層をめっき給電層とする電解めっきにより、前記導体層を含む前記導体部の露出部に保護めっきを施す工程と、該第2のマスクパターンを除去し、前記基板上に露出する前記導体層の部位を除去することにより基板上に配線パターンを形成し、次いで、前記基板に保護膜を被着する工程とを備え、前記第1のマスクパターンを除去した後、前記第2のマスクパターンを形成する工程は、前記導体部について、該第1のマスクパターンによって被覆していた領域を内包するように該第2のマスクパターンによって被覆する領域を設定することを特徴とする。
なお、前記めっき用マスクパターンあるいは第1、第2のマスクパターンを形成する方法としては、ドライフィルムを使用する方法、感光性レジストを使用する方法等、種々の方法が利用できる。また、保護めっきとしてはニッケルめっき、金めっき等の所要のめっきを施すことができる。
また、前記導体層をめっき給電層とする電解めっきとして電解銅めっきを施し、前記導体部として銅めっき層を形成することを特徴とする。
図1は、基板10の表面に導体層12を形成し、導体層12の表面に感光性のドライフィルム30をラミネートし、ドライフィルム30を露光および現像してめっき用のマスクパターンを形成した状態を示す。
なお、導体層12は、電解めっきによって配線パターンを形成する際のめっき給電層となるもので、無電解銅めっきあるいはスパッタリングによって形成することができる。この導体層12は、後工程で不要部分を化学的にエッチングして除去するから、エッチングによって容易に除去できるように、通電が可能な条件で十分に薄く(1μm程度以下)形成する。
従来のセミアディティブ法では、銅めっき層を形成した後、ドライフィルム30を被着した状態で金めっき等の保護めっきを施すが、本実施形態では銅めっき層16a、16bを形成した後に、ドライフィルム30を除去する。
第2のマスクパターン33は、第1のマスクパターン32により被覆していた基板10の被覆領域よりも広く被覆領域を設定し、引き回し用の配線パターンとなる銅めっき層16aについては、第1のマスクパターン32による被覆領域を内包するように第2のマスクパターン33の被覆領域を設定する。
33aが基板10上における引き回し用の配線パターン16a部分での露出領域であり、33bが円形のパッド状に形成された銅めっき層16bでの露出領域である。円形のパッド部分は、はんだボール等の外部接続端子を接合する部位であり、金めっき等の保護めっきを施すことから、この第2のマスクパターン33を形成する際に露出させるようにパターン形成する。
保護めっきとしては、たとえば電解ニッケルめっき、電解金めっきがこの順に施される。第2のマスクパターン33から露出している引き回し用の銅めっき層16aでは、銅めっき層16aとその下地層である導体層12を含め、配線パターンとなる側面部分、上面部分、突端面部分に保護めっき34が被着する。円形パッド状に形成された銅めっき層16bではその露出面に保護めっき34が被着する。
図8は、次に、基板10上に露出している導体層12をエッチングし、基板10上で銅めっき層16a、16bを独立した配線パターン40、42として形成した状態を示す。この工程で導体層12をエッチングして除去する場合も銅めっき層16a、16bについてはレジスト等によって保護することなくエッチングする方法によって、導体層12の露出部分を選択的にエッチングして除去することができる。
こうして、所定の配線パターン40、42が形成されたプリント基板が得られる。
本発明に係るプリント基板の製造方法によれば、基板の外面に露出して形成される配線パターンの部分については、このように導体層12を含めて導体部分の側面、上面、先端面等の外部に露出する部分が完全に保護めっき34によって被覆されるようになる。
また、バスライン等の不要な導体ラインを設ける必要がないとともに、導体層12を用いる配線パターンの形成方法によることで、従来のサブトラクティブ法によって配線パターンを形成する方法にくらべて、微細な配線パターンを形成することが可能になる。
12 導体層
14 レジスト
16、16a、16b 銅めっき層
18 ニッケルめっき層
20 金めっき層
22 配線パターン
30 ドライフィルム
30a、30b 凹溝
32 第1のマスクパターン
33 第2のマスクパターン
34 保護めっき
35 ニッケルめっき層
36 金めっき層
38 ソルダーレジスト
40、42 配線パターン
50 プリント基板
Claims (3)
- 基板にめっき給電層として用いる導体層を形成する工程と、
前記導体層の表面に所定の配線パターンを形成するためのめっき用マスクパターンを形成し、前記導体層をめっき給電層とする電解めっきを施して前記導体層上に導体部を形成する工程と、
前記めっき用マスクパターンを除去した後、前記導体層と前記導体部とが形成された基板上に、前記導体部の所要部位を露出させた第1のマスクパターンを形成し、該第1のマスクパターンが基板に被着された状態で、前記基板上に露出する前記導体層の部位を除去する工程と、
該第1のマスクパターンを除去した後、前記導体部で保護めっきを施す部位を露出させる第2のマスクパターンを形成し、該第2のマスクパターンが基板に被着された状態で、前記導体層をめっき給電層とする電解めっきにより、前記導体層を含む前記導体部の露出部に保護めっきを施す工程と、
該第2のマスクパターンを除去し、前記基板上に露出する前記導体層の部位を除去することにより基板上に配線パターンを形成し、次いで、前記基板に保護膜を被着する工程とを備え、
前記第1のマスクパターンを除去した後、前記第2のマスクパターンを形成する工程は、前記導体部について、該第1のマスクパターンによって被覆していた領域を内包するように該第2のマスクパターンによって被覆する領域を設定することを特徴とするプリント基板の製造方法。 - 前記基板上に露出する導体層の部位を除去する際に、化学的エッチングを利用して前記導体層の露出する部位を選択的にエッチングすることを特徴とする請求項1記載のプリント基板の製造方法。
- 前記導体層をめっき給電層とする電解めっきとして電解銅めっきを施し、
前記導体部として銅めっき層を形成することを特徴とする請求項1記載のプリント基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005195849A JP4755454B2 (ja) | 2005-07-05 | 2005-07-05 | プリント基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005195849A JP4755454B2 (ja) | 2005-07-05 | 2005-07-05 | プリント基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007019062A JP2007019062A (ja) | 2007-01-25 |
JP4755454B2 true JP4755454B2 (ja) | 2011-08-24 |
Family
ID=37756001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005195849A Expired - Fee Related JP4755454B2 (ja) | 2005-07-05 | 2005-07-05 | プリント基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4755454B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63240093A (ja) * | 1987-03-27 | 1988-10-05 | 松下電器産業株式会社 | プリント配線板の製造方法 |
JP4211246B2 (ja) * | 2001-07-23 | 2009-01-21 | 日立電線株式会社 | 配線基板の製造方法 |
-
2005
- 2005-07-05 JP JP2005195849A patent/JP4755454B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007019062A (ja) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7317245B1 (en) | Method for manufacturing a semiconductor device substrate | |
JP4178077B2 (ja) | 配線回路基板 | |
JP4607612B2 (ja) | 配線回路基板およびその製造方法 | |
KR100674458B1 (ko) | 프린트 기판 제조 방법 및 프린트 기판 | |
US9960107B2 (en) | Package substrate, method for fabricating the same, and package device including the package substrate | |
TWI408775B (zh) | 用於形成與積體電路之接觸墊之連接之方法 | |
JPH09246719A (ja) | 基板の導体層の形成方法 | |
KR101082778B1 (ko) | 미세 피치의 인쇄회로기판 제조방법 | |
CN103025057A (zh) | 布线基板及其制造方法 | |
JP5608430B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2004103911A (ja) | 配線形成方法 | |
JP4755454B2 (ja) | プリント基板の製造方法 | |
KR100787385B1 (ko) | 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법 | |
JP4730220B2 (ja) | 回路基板の製造方法 | |
JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
JP2005175185A (ja) | フレキシブル配線基板 | |
JP4705972B2 (ja) | プリント配線板及びその製造方法 | |
JP4730072B2 (ja) | 回路基板の製造方法 | |
JP4326014B2 (ja) | 回路基板とその製造方法 | |
JP2000091722A (ja) | プリント配線板及びその製造方法 | |
JP2000114412A (ja) | 回路基板の製造方法 | |
JP4730071B2 (ja) | 回路基板の製造方法 | |
JP4556536B2 (ja) | テープキャリアの製造方法 | |
KR100473337B1 (ko) | 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법 | |
JP3812006B2 (ja) | 多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110527 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4755454 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |