JP4211246B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4211246B2 JP4211246B2 JP2001221357A JP2001221357A JP4211246B2 JP 4211246 B2 JP4211246 B2 JP 4211246B2 JP 2001221357 A JP2001221357 A JP 2001221357A JP 2001221357 A JP2001221357 A JP 2001221357A JP 4211246 B2 JP4211246 B2 JP 4211246B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring
- wiring board
- plating
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線基板の製造方法に関し、特に、アディティブ法を用いて製造する微細配線基板に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、半導体装置（パッケージ）には、ＴＡＢ（Tape Automated Bonding）技術を用いて製造されたテープキャリアパッケージ（Tape Carrier Package）がある。
【０００３】
前記テープキャリアパッケージは、例えば、図１１（ａ）に示すような、絶縁基板１の表面１Ａに、実装する半導体チップの外部端子（ボンディングパッド）に対応したパターンの導体配線２が繰り返し形成された配線基板（以下、テープキャリアと称する）を用いて製造される。前記テープキャリアは、前記絶縁基板１として、ポリイミドテープなどの一方向に長尺なテープ材料を用いており、前記絶縁基板１の長辺方向に沿った端部には搬送時のガイドあるいは位置決めに用いられる開口部（スプロケットホール）１Ｃが設けられている。また、前記絶縁基板１には、例えば、図１１（ａ）に示したように、半導体チップを搭載する領域の開口部（デバイスホール）１Ｄ及びアウターリード用の開口部１Ｅが設けられており、前記導体配線２が前記各開口部１Ｄ，１Ｅに突出している。
【０００４】
また、前記導体配線２は、主に、アディティブ法の中でもセミアディティブ法を用いて形成されており、図１１（ｂ）に示すように、例えば、ニッケル合金からなる第１導体２０４を下地層として、電解銅めっきなどの厚く形成された第２導体２０３が積層されている。ここで、図１１（ｂ）は図１１（ａ）のＢ−Ｂ’線での断面図である。
【０００５】
また、前記導体配線２のうち、前記半導体チップの外部端子や実装基板と接続する部分を除く領域は、図１１（ａ）に示したように、はんだ保護膜（ソルダレジスト）３により保護されており、前記半導体チップの外部端子等と接続される部分には、図１１（ｂ）に示したように、酸化防止、あるいは接続性の向上などを目的とした端子めっき４が設けられている。前記端子めっき４には、例えば、ニッケルめっきを下地として金めっきを形成したものがある。
【０００６】
前記テープキャリアでは、前記絶縁基板１上の前記導体配線２は、主に、セミアディティブ法を用いて形成され、その手順を簡単に説明すると、まず、図１２（ａ）に示すように、例えば、ポリイミドテープなどの絶縁基板１の表面に、下地となる第１導体２０４の薄膜を形成する。このとき、前記第１導体２０４には、主に、ニッケル・銅（Ni-Cu）合金あるいはニッケル・クロム（Ni-Cr）合金といったニッケル合金が用いられ、スパッタリングにより厚さが５ｎｍから２０ｎｍ程度になるように形成する。
【０００７】
また、前記第１導体２０４には、前記ニッケル合金以外にも、例えば、スパッタリングによる銅あるいは銅合金の薄膜などが用いられる。
【０００８】
次に、図１２（ｂ）に示すように、前記第１導体（ニッケル合金）２０４上に、導体パターンを形成する部分が開口するようにレジスト（めっきレジスト）５を形成する。前記めっきレジスト５は、感光性のドライフィルムを用いてパターンを露光、現像する写真法、あるいはスクリーン版を用いてレジストインクを印刷して硬化させる印刷法などにより形成する。
【０００９】
次に、図１３（ａ）に示すように、前記第１導体（ニッケル合金）２０４上の前記めっきレジスト５に覆われていない部分に、第２導体２０３を形成する。前記第２導体２０３は、主に、前記第１導体（ニッケル合金）２０４を陰極とした電解銅めっきにより形成される。またこのとき、図１３（ａ）では構成をわかりやすくするために模式的に示しているが、実際の前記第２導体（電解銅めっき）２０３の厚さは、前記第１導体（ニッケル合金）２０４の厚さに比べて十分に厚く、例えば、１０μｍ程度の厚さになるように形成する。
【００１０】
次に、図示はしないが、例えば、前記第１導体（ニッケル合金）２０４及び前記第２導体（電解銅めっき）２０３が形成された面と対向する面から前記絶縁基板１をエッチングし、前記デバイスホール１Ｄ及びアウターリード用の開口部１Ｅを形成する。前記絶縁基板１をエッチングする方法には、例えば、前記めっきレジスト５を形成する際に、前記めっきレジスト５を形成した面と対向する面に、図１２（ａ）に示した各開口部１Ｄ，１Ｅ上が開口するエッチングレジストを形成しておき、酸化剤等のエッチング液を用いてエッチングする方法や、炭酸ガスレーザやエキシマレーザを用いたレーザエッチングによる方法などがある。
【００１１】
次に、図１３（ｂ）に示すように、前記めっきレジスト５を除去した後、前記第１導体（ニッケル合金）２０４の不要な部分、言い換えると前記第２導体（電解銅めっき）２０３が形成されていない部分２０４Ａをエッチング処理により除去すると、図１４に示すように、おのおのが電気的に独立した導体配線２が形成される。前記第１導体（ニッケル合金）２０４のエッチング処理では、例えば、塩化第二鉄（FeCl3）を水に溶解した塩化第二鉄溶液や、塩化第二銅（CuCl2・２H2O）を水に溶解し、適量の塩酸を加えた塩化第二銅溶液をエッチング液として使用する。
【００１２】
またこのとき、実際の前記第１導体（ニッケル合金）２０４の厚さは、前記第２導体２０３の厚さに比べて非常に薄く、短時間で除去することができるため、特別なエッチングレジストは用いずにクイックエッチングする場合が多い。
【００１３】
また、前記セミアディティブ法を用いて前記絶縁基板１上の導体配線２を形成する場合は、前記手順に限らず、例えば、あらかじめ金型による打ち抜き加工で前記開口部１Ｃ，１Ｄ，１Ｅが形成された絶縁基板１上に、前記第１導体２０４として、電解銅箔や圧延銅箔などの薄膜を接着した後、図１２（ｂ）に示したような前記めっきレジスト５を形成し、前記銅箔上に前記第２導体（電解銅めっき）２０３を形成する方法などもある。
【００１４】
前記手順に沿って前記絶縁基板１上に前記導体配線２を形成した後は、図１１（ａ）に示したように、前記導体配線２のうち、半導体チップの外部端子や実装基板などと接続する端子部分を除く領域に、はんだ保護膜（ソルダレジスト）３を形成し、前記導体配線２の前記はんだ保護膜３から露出した部分（端子部分）の表面に、図１１（ｂ）に示したような端子めっき４を形成する。前記端子めっき４は、例えば、無電解ニッケルめっきを下地として無電解金めっきを形成する。
【００１５】
以上の手順に沿って製造されたテープキャリアを用いて半導体装置を製造する場合には、例えば、図１５に示すように、前記絶縁基板１の前記導体配線２が設けられた面１Ａと、コレット８により搬送される半導体チップ６の外部端子６０１を向かい合わせに配置して位置合わせを行い、前記絶縁基板１に設けられた開口部（デバイスホール）１Ｄからボンディングツール１０を押し当てて、前記導体配線２と前記半導体チップの外部端子６０１を電気的に接続する。このとき、前記半導体チップの外部端子６０１上、あるいは前記導体配線２上に、はんだや金などのバンプ７を設けておき、前記ボンディングツール１０を用いた熱圧着、あるいは超音波を併用した熱圧着により接続する。
【００１６】
前記テープキャリアに前記半導体チップ６を搭載（実装）した後は、図１６に示すように、前記絶縁基板１に設けられた前記デバイスホール１Ｄから未硬化状態のエポキシ樹脂などの封止樹脂１１を流し込んで硬化させ、前記導体配線２と前記半導体チップの外部端子６０１の接続部を封止する。
【００１７】
また、前記テープキャリアに前記半導体チップ６を実装する方法としては、図１６に示したように、前記絶縁基板１の前記導体配線２が形成された面１Ａに実装する方法の他に、例えば、図１７に示すように、前記絶縁基板１の前記導体配線２が形成された面１Ａと対向する面１Ｂ側から、前記半導体チップ６を前記絶縁基板１のデバイスホール１Ｄ内に収容する状態で実装する方法もある。
【００１８】
また、前記テープキャリアは、近年の半導体チップの小型化や高機能化、半導体装置の小型化により、前記絶縁基板１上に形成する前記導体配線２の微細化、高密度化が進んでいる。前記導体配線２が微細化されたテープキャリアのひとつに、前記液晶パネルの駆動用ドライバに用いられるテープキャリアがある。
【００１９】
前記液晶パネルの駆動用ドライバに用いられるテープキャリアは、図１８及び図１９に示すように、ドライバチップ（半導体チップ）の動作電源あるいはデータ入力用の信号線２Ａと、前記ドライバチップで処理した表示データ信号を液晶パネルの各画素に出力するソース信号線２Ｂとが設けられている。ここで、図１９は図１８の領域Ｌ２の拡大平面図である。
【００２０】
近年、前記液晶パネルは高精細化が進み、表示画素数が増大しており、前記テープキャリア上に設けられる前記ソース信号線２Ｂの数が増加する一方で、小型化も要求されており、図１９に示した、前記ソース信号線２Ｂの導体ピッチＰ１が狭くなり、導体間隙Ｐ２は４０μｍ程度になってきている。
【００２１】
前記液晶パネルの駆動用ドライバに用いるテープキャリアのように、前記導体配線２の導体ピッチＰ１及び導体間隙Ｐ２が狭くなってくると、図１１に示したように、前記絶縁基板１の開口部１Ｄ，１Ｅに突出するような配線を形成することが難しくなるため、前記テープキャリアに半導体チップを搭載（実装）する際にはCOF（Chip On Film）方式がとられる。
【００２２】
前記COF方式で半導体チップ６を実装する場合、前記テープキャリアは、図１８に示したように、前記絶縁基板１に前記デバイスホール１Ｄが設けられておらず、前記半導体チップ６を搭載（実装）する際には、まず、図２０に示すように、前記絶縁基板１の導体配線２が形成された面１Ａに、コレット８により搬送された半導体チップ６の外部端子を向かい合わせに配置して位置合わせを行う。このとき、前記絶縁基板１には前記デバイスホール１Ｄがなく、直接観察しながら位置合わせをすることができないため、前記半導体チップ６を向かい合わせた面１Ａと対向する面１Ｂ側から前記絶縁基板１に光９を照射し、前記絶縁基板１を透かして見える像を観察して前記導体配線２と前記半導体チップ６の位置合わせを行う。
【００２３】
次に、図２１に示すように、前記絶縁基板１の前記半導体チップ６を向かい合わせた面と対向する面１Ｂからボンディングツール１０を押し当てて、前記バンプ７を介在させて前記導体配線２と前記半導体チップの外部端子６０１とを接続する。
【００２４】
その後、図２２に示すように、前記テープキャリアと前記半導体チップ６の隙間に、例えば、未硬化状態の熱硬化性樹脂からなる封止樹脂１１を流し込んで硬化させ、前記導体配線２と前記半導体チップの外部端子６０１の接続部を封止する。
【００２５】
前記COF方式で前記半導体チップ６を実装する場合には、図２０に示したように、前記絶縁基板１を透かして見える像により位置合わせを行うため、前記絶縁基板１として透明度の高い材料が用いられる。
【００２６】
【発明が解決しようとする課題】
しかしながら、前記従来のセミアディティブ法を用いた配線基板（テープキャリア）の製造方法では、前記第１導体２０４の不要な部分２０４Ａをエッチング処理で除去する際に、十分なエッチングができず、図２３（ａ）に示すように、前記第２導体（電解銅めっき）２０３の外側の領域にエッチング残り２０４Ａ’が生じやすいという問題があった。前記第１導体２０４のエッチング残り２０４Ａ’は、前記第２導体２０３が高密度な部分、すなわち前記絶縁基板１上に形成する導体配線２の数が多く、密集した部分で生じやすい。そのため、例えば、図１８及び図１９に示した、液晶パネルの駆動用ドライバに用いるテープキャリアのように、導体間隙Ｐ２が非常に狭いテープキャリアでは、前記第１導体２０４の不要な部分２０４Ａの除去が不十分になりやすく、図２３（ｂ）に示すように、隣接する導体配線（第２導体２０３）が前記第１導体２０４のエッチング残り２０４Ａ’により短絡してしまい、不良品になってしまうという問題があった。
【００２７】
特に、前記第１導体２０４として、例えば、ニッケル・銅合金やニッケル・クロム合金等のニッケル合金を用いた場合、前記塩化第二鉄溶液や前記塩化第二銅溶液をエッチング液として用いてエッチング処理をすると、前記第１導体（ニッケル合金）２０４のエッチング速度が前記第２導体（電解銅めっき）２０２のエッチング速度よりも遅いため、図２３（ａ）及び図２３（ｂ）に示した、前記第１導体のエッチング残り２０４Ａがさらに生じやすくなるという問題があった。
【００２８】
また、前記第１導体２０４のエッチング残り２０４Ａ’を防ぐ手段として、前記第１導体２０４のエッチング処理にかける時間を長くする方法があるが、処理時間を長くすると、その分前記第２導体２０３の表面もエッチングされてしまうため、図２４に示すように、前記第２導体２０３の角（エッジ）２０３Ａが丸くなる、あるいは表面の平坦性が悪くなるという問題があった。前記第２導体２０３の表面の平坦性が悪くなることにより、例えば、半導体チップを実装する際の前記バンプ７の接続性が低下するという問題があった。
【００２９】
本発明の目的は、セミアディティブ法を用いて導体配線を形成する配線基板の製造方法において、前記導体配線の短絡不良を低減することが可能な技術を提供することにある。
【００３０】
本発明の他の目的は、セミアディティブ法を用いて導体配線を形成する配線基板の製造方法において、前記導体配線の表面の平坦性をよくすることが可能な技術を提供することにある。
【００３１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【００３２】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下のとおりである。
【００３３】
（１）絶縁基板の表面全面に第１導体からなる薄膜を形成し、前記第１導体上に所定のパターンの第２導体をめっきにより形成し、前記第１導体の、前記第２導体が形成されていない部分をエッチング処理で除去して導体配線を形成する、いわゆるアディティブ法による配線基板の製造方法において、前記第１導体に、前記第２導体が不溶性あるいは難溶性を示す溶液に対して溶解する導体を用いる配線基板の製造方法である。
【００３４】
前記（１）の手段によれば、エッチング処理で前記第１導体の不要な部分を除去する際に、前記第２導体が難溶性あるいは不溶性を示す溶液を用いてエッチングすることができるため、前記第１導体をエッチングしたときに前記第２導体はほとんどエッチングされない。そのため、前記第１導体のエッチング処理にかける時間を十分にとり、前記第１導体のエッチング残りを低減させることができ、前記導体配線間の短絡不良を低減させることができる。
【００３５】
また、前記第１導体のエッチング処理にかける時間を長くとった場合でも、前記第２導体はほとんどエッチングされないため、前記第２導体の表面、言い換えると前記導体配線表面の平坦性が悪くなるのを防ぐことができる。
【００３６】
また、前記第１導体をエッチング処理する際に、前記第２導体がほとんどエッチングされないため、前記導体配線の微細化、高密度化が進み、前記第１導体のエッチング速度が低下した場合でも、前記第２導体をほとんどエッチングすることなく前記第１導体のエッチングを行い、前記第１導体のエッチング残りを低減させることができる。
【００３７】
また、前記第１導体のエッチング残りを低減させることにより、前記配線基板の、前記エッチング残りによる短絡不良を低減させることができるため、前記配線基板の製造歩留まりが向上し、前記配線基板の製造コストを低減させることができる。
【００３８】
また、前記（１）の手段において、前記第１導体と前記第２導体の組み合わせとしては、前記第１導体としてクロム（Cr）を用い、前記第２導体として銅（Cu）を用いる。このとき、前記クロムを溶解するエッチング溶液には、過マンガン酸カリウム水溶液を用いる。前記第２導体として用いる銅は、過マンガン酸カリウム水溶液に対しては不溶性（難溶性）であるため、前記第２導体（銅）はほとんどエッチングされない。
【００３９】
また、前記第１導体を形成する工程で、例えば、スパッタリングにより前記絶縁基板上にクロム薄膜を形成する方法がある。しかしながら、前記クロム薄膜は空気中で酸化しやすいため、前記クロム薄膜を形成した直後に、スパッタリングにより前記クロム薄膜表面に酸化防止用の銅薄膜を形成するのが好ましい。
【００４０】
また、前記第１導体としてクロムを用い、前記クロムの薄膜上に銅のスパッタ膜を形成した場合には、前記第１導体層上に前記第２導体として電解銅めっきを形成する。その後の前記第１導体をエッチング処理する工程では、まず、例えば、塩化第二鉄溶液や塩化第二銅溶液などを用いて前記銅スパッタ膜を除去してから、前記過マンガン酸カリウム水溶液で前記クロムの薄膜を除去する。なお、前記銅スパッタ膜を除去するときに、前記第２導体の表面もエッチングされるため、前記銅スパッタ膜の厚さは、前記クロム薄膜の酸化を防止でき、かつ前記第２導体表面の平坦性に影響が出ない程度の厚さにする必要があり、例えば、１０ｎｍ程度にするのが好ましい。
【００４１】
なお、前記第１導体と前記第２導体の組み合わせには、前記クロムと銅の他にも種々の組み合わせが考えられる。例えば、前記第１導体として、アルカリ性の溶液に溶解する金属、導電性材料を用い、前記第２導体として、アルカリ性の溶液に不溶性あるいは難溶性を示す金属、導電性材料を用いることにより、前記第１導体をエッチング処理するときに前記第２導体は溶解せず、前記第１導体のエッチング残りを低減させるとともに、表面の平坦性が悪くなることを防げる。
【００４２】
（２）絶縁基板の表面に所定のパターンの導体配線がセミアディティブ法により設けられた配線基板において、前記導体配線は、第１導体を下地層として第２導体がめっきにより積層されてなり、前記第１導体は、前記第２導体が不溶性あるいは難溶性を示す溶液に対して溶解する配線基板である。
【００４３】
前記（２）の手段によれば、前記第１導体上に積層された前記第２導体は、前記第１導体を溶解（エッチング処理）する際に前記第２導体はほとんど溶解していないため、前記第２導体の表面の平坦性がよく半導体チップの実装性をよくすることができる。
【００４４】
また、前記第１導体と前記第２導体の組み合わせとしては、前記第１導体にクロム（Cr）を用い、前記第２導体に銅（Cu）を用いるのが好ましい、この場合、前記絶縁基板として主に用いられるポリイミド材料と前記クロムの接着性（密着性）が非常によいため、前記導体配線の剥離を低減し、信頼性の高い配線基板を得ることができる。
【００４５】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００４６】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。
【００４７】
【発明の実施の形態】
（実施例１）
図１及び図２は、本発明による一実施例の配線基板の概略構成を示す模式図であり、図１は配線基板全体の平面図、図２（ａ）は図１の領域Ｌ２の拡大平面図、図２（ｂ）は図２（ａ）のＡ−Ａ’線での断面図である。
【００４８】
図１、図２（ａ）、及び図２（ｂ）において、１は絶縁基板、１Ａは絶縁基板の表面（第１主面）、１Ｃは開口部（スプロケットホール）、２は導体配線、２Ａは入力信号線、２Ｂはソース信号線（出力信号線）、２０１は第１導体（クロムスパッタ膜）、２０２は第１導体保護膜（銅スパッタ膜）、２０３は第２導体（電解銅めっき）、３ははんだ保護膜（ソルダレジスト）、４は端子めっき、Ｌ１はチップ搭載領域である。
【００４９】
本実施例の配線基板は、図１に示すように、絶縁基板１の表面１Ａに、所定のパターンの導体配線２が設けられている。また、本実施例の配線基板は、液晶パネルの駆動用ドライバに用いられるものであり、前記導体配線２として、チップ搭載領域Ｌ１に実装するドライバチップ（半導体チップ）の動作電源端子や信号入力端子と接続される入力信号線２Ａと、前記液晶パネルの各表示画素に表示データ信号を出力するソース信号線２Ｂが設けられている。
【００５０】
また、前記導体配線２のうち、前記ソース信号線２Ｂは、前記液晶パネルの表示画素の数に相当する本数だけ設けられており、図１及び図２（ａ）に示すように、非常に密に設けられている。本実施例の配線基板では、図２（ａ）に示した、前記ソース信号線２Ｂの導体ピッチＰ１及び導体間隙Ｐ２は約４０μｍ程度であるとする。
【００５１】
また、本実施例の配線基板に設けられた前記導体配線２は、図２（ｂ）に示すように、下地となる第１導体２０１上に、第１導体保護膜２０２及び第２導体が順次積層された構成になっている。本実施例の配線基板では、前記第１導体２０１はクロム（Cr）のスパッタ膜からなり、前記第１導体保護膜２０２は銅のスパッタ膜からなり、前記第２導体２０３は電解銅めっきからなるものとする。また、図２（ｂ）の断面図では、前記導体配線２の構成をわかりやすくするために厚さを変えて示しているが、実際の配線基板では、前記第１導体（以下、クロムスパッタ膜と称する。）２０１の厚さは約２０ｎｍ（２００オングストローム）程度、前記第１導体保護膜（以下、銅スパッタ膜と称する。）２０２の厚さは約１０ｎｍ（１００オングストローム）程度、前記第２導体（以下、電解銅めっきと称する。）２０３の厚さは約１０μｍ程度であるものとする。
【００５２】
また、前記導体配線２のうち、前記半導体チップの外部端子や実装基板と接続する端子部分を除く領域は、図１に示したように、はんだ保護膜（ソルダレジスト）３により覆われ、保護されており、前記半導体チップの外部端子等と接続される端子部分には、図２（ｂ）に示したように、酸化防止あるいは接続性を向上させるための端子めっき４が設けられている。前記端子めっき４には、例えば、ニッケルめっきを下地として金めっきを形成したものがある。
【００５３】
また、前記配線基板は、前記絶縁基板１として、ポリイミドテープなどの一方向に長尺なテープ材料を用いており、前記テープ材料の全域にわたって、図１に示したようなパターンの導体配線２が繰り返し設けられたテープキャリアであり、前記絶縁基板１の長辺方向に沿った端部には、搬送時のガイドあるいは位置決めに用いられる開口部（スプロケットホール）１Ｃが設けられている。
【００５４】
また、本実施例の配線基板（テープキャリア）では、前記ソース信号線２Ｂのように、導体間隙Ｐ２が非常に狭いパターンが設けられており、従来のTBGA（Tape Ball Grid Array）型のパッケージに用いられる配線基板のように、デバイスホール等の開口部に突出する導体配線を形成することが困難であり、COF方式で半導体チップを搭載することが予想される。前記COF方式で半導体チップを実装する場合、前記半導体チップを実装する際の位置合わせは前記絶縁基板１を透かした像により行うため、前記絶縁基板１には透明度の高い材料が用いられる。
【００５５】
図３乃至図５は、本実施例の配線基板の製造方法を説明するための模式図であり、図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）、図５（ａ）、及び図５（ｂ）はそれぞれ、各製造工程における図２（ａ）のＡ−Ａ’線に相当する断面図を示している。
【００５６】
以下、図３乃至図５に沿って、本実施例の配線基板の製造方法について説明する。
【００５７】
まず、ポリイミドテープなどの一方向に長尺なテープ状をした絶縁基板１の第１主面１Ａ全面に、図３（ａ）に示すように、クロムをスパッタリングして、例えば、厚さ２０ｎｍ程度のクロムスパッタ膜２０１を形成した後、連続して前記クロムスパッタ膜２０１上に銅をスパッタリングして、例えば、厚さ１０ｎｍ程度の銅スパッタ膜２０２を形成する。ここで、前記銅スパッタ膜２０２は、前記クロムスパッタ膜２０１の酸化を防ぐために形成する。
【００５８】
次に、前記銅スパッタ膜２０２上に、図３（ｂ）に示すように、所定位置が開口したレジスト（めっきレジスト）５を形成する。本実施例の配線基板では、セミアディティブ法を用いて前記導体配線２を形成するため、前記めっきレジスト５は、図１に示したような、前記導体配線２を形成する部分が開口するように形成される。このとき、前記めっきレジスト５は、感光性のレジストフィルムを露光、現像してパターンを形成する写真法、あるいはスクリーン版を用いてレジストインクを印刷し、硬化させる印刷法により形成する。
【００５９】
次に、前記クロムスパッタ膜２０１及び前記銅スパッタ膜２０２を陰極とした電解めっき法により、図４（ａ）に示すように、前記めっきレジスト５の開口部内に電解銅めっき２０３を形成する。このとき、前記電解銅めっき２０３の厚さは、前記クロムスパッタ膜２０１及び前記銅スパッタ膜２０２の厚さに比べて十分厚くなるようにし、例えば、１０μｍ程度の厚さに形成する。
【００６０】
次に、図４（ｂ）に示すように、前記めっきレジスト５を除去した後、クイックエッチングにより、前記銅スパッタ膜２０２の不要な部分、言い換えると、前記電解銅めっき２０３が形成されていない部分２０２Ａを除去する。このとき、前記銅スパッタ膜２０２のエッチングには、例えば、塩化第二鉄（FeCl3）を水に溶解した塩化第二鉄溶液、あるいは塩化第二銅（CuCl2・２H2O）を水に溶解し、適量の塩酸を加えた塩化第二銅溶液をエッチング液として用いる。またこのとき、前記電解銅めっき２０３の表面もエッチングされてしまうが、このときの前記電解銅めっき２０３のエッチング量Ｔ１は前記銅スパッタ膜２０２の厚さＴ２程度、すなわち１０ｎｍ程度であり、前記電解銅めっき２０３の厚さ１０μｍに比べると十分小さい量である。そのため、前記銅スパッタ膜２０２をエッチングした後の状態は、図５（ａ）に示したようになり、前記電解銅めっき２０３のエッジが丸くなったり、表面の平坦性が悪くなったりすることはほとんどない。
【００６１】
次に、前記クロムスパッタ膜２０１のエッチング処理を行い、図５（ｂ）に示すように、前記クロムスパッタ膜２０１の不溶な部分２０１Ａを除去して導体配線２を形成する。このとき、前記クロムスパッタ膜２０１のエッチングには、例えば、過マンガン酸カリウム水溶液をエッチング液として用いる。ここで用いる前記過マンガン酸カリウム水溶液は、クロム（Cr）は腐食溶解させるが、銅（Cu）はほとんど溶解しない溶液であり、前記過マンガン酸カリウム水溶液を用いて前記クロムスパッタ膜２０１をエッチングしたときに、前記電解銅めっき２０２の表面はほとんどエッチングされない。すなわち、前記クロムスパッタ膜２０１を選択的にエッチングすることができるため、十分に時間をかけて前記クロムスパッタ膜２０１をエッチングすることができ、前記クロムスパッタ膜２０１のエッチング残りを低減し、前記導体配線２の下地層（クロムスパッタ膜）のエッチング残りによる導体配線間の短絡不良を防ぐことができる。
【００６２】
また、前記クロムスパッタ膜２０１のエッチング残りを低減させるために、前記クロムスパッタ膜２０１のエッチングにかける時間を長くとった場合でも、エッチング溶液として過マンガン酸カリウム水溶液を用いているため、前記電解銅めっき２０３はほとんどエッチングされず、前記電解銅めっき２０３の表面の平坦性が悪くなるのを防げる。
【００６３】
前記クロムスパッタ膜２０１のエッチング処理をして、図５（ｂ）に示したような前記導体配線２を形成した後は、例えば、前記導体配線２の、半導体チップの外部端子や実装基板と接続する端子部を除く領域に、はんだ保護膜（ソルダレジスト）３を形成した後、前記導体配線２の前記ソルダレジスト３から突出している部分、すなわち半導体チップの外部端子や実装基板と接続する端子部に端子めっき４を形成する。このとき、前記ソルダレジスト３は、スクリーン版を用いてレジストインクを印刷する印刷法、あるいは感光性のドライフィルムを用いた写真法により形成し、前記端子めっき４は、例えば、無電解金めっき、無電解ニッケルめっきを下地とした無電解金めっき、錫めっき、錫合金めっき等で形成する。
【００６４】
また、前記ソルダレジスト３及び前記めっき４を形成する工程については、前記ソルダレジスト３を形成した後、前記導体配線２の露出部分に前記端子めっき４を形成する方法のほか、先に前記導体配線２の露出面全面に前記めっき４を形成した後、所定領域に前記ソルダレジスト３を形成する方法がある。
【００６５】
以上の手順により製造された本実施例の配線基板（テープキャリア）は、ＴＡＢ技術を用いてドライバチップ（半導体チップ）を実装し、所定箇所を樹脂封止した後、個片化することにより液晶ドライバ装置（半導体装置）となる。
【００６６】
図６乃至図１０は、本実施例の配線基板を用いた半導体装置の製造方法を説明するための模式図であり、図６は位置合わせ時の平面図、図７は図６の任意の切断線での断面図、図８は図６の領域Ｌ２の拡大平面図、図９はボンディング時の断面図、図１０は封止時の断面図である。
【００６７】
以下、図６乃至図１０に沿って本実施例の配線基板を用いた半導体装置の製造方法について説明する。
【００６８】
前記配線基板（テープキャリア）上に半導体チップを搭載（実装）する工程では、ＴＡＢ（Tape Automated Bonding）技術が用いられ、まず、図６、図７、及び図８に示すように、前記絶縁基板１の第１主面１Ａと半導体チップ６を向かいあわせにし、前記導体配線２の端子部と前記半導体チップ６の外部端子６０１との位置合わせを行う。このとき、前記半導体チップの外部端子６０１上には、はんだや金などのバンプ７が設けられており、図７に示したように、コレット８により搬送される。
【００６９】
また、本実施例の配線基板では、前記ソース信号線２Ｂのように導体間隙が非常に狭く、COF方式で半導体チップを実装するため、図７に示したように、前記絶縁基板１の第１主面１Ａと対向する第２主面１Ｂから光９を照射し、図８に示したように、前記絶縁基板１から透けて見える導体配線２及び半導体チップの外部端子６０１の像を用いて位置合わせを行う。
【００７０】
次に、図９に示すように、前記絶縁基板１の第２主面１Ｂ側から、ボンディングツール１０を押し当てて、前記導体配線２と前記半導体チップの外部端子６０１とを前記バンプ７を介在させて接続する。
【００７１】
その後、図１０に示すように、前記絶縁基板１と前記半導体チップ６の間に、例えば、未硬化の熱硬化性樹脂などの封止樹脂１１を流し込んで硬化させ、前記導体配線２と前記半導体チップの外部端子６０１の接続部を封止する。
【００７２】
以上説明したように、本実施例の配線基板によれば、前記絶縁基板１上にセミアディティブ法を用いて前記導体配線２を形成する際に、下地となる第１導体２０１として前記クロムスパッタ膜を形成し、前記クロムスパッタ膜２０１上に第２導体２０３として電解銅めっきを形成した後、前記電解銅めっき２０３が不溶性（難溶性）を示す過マンガン酸カリウム水溶液をエッチング液として前記クロムスパッタ膜２０１をエッチングすることにより、前記クロムスパッタ膜２０１のみを選択的にエッチングすることができる。そのため、前記電解銅めっき２０３の表面の平坦性を悪くすることなく、前記クロムスパッタ膜２０１をエッチングすることができる。
【００７３】
また、前記導体配線２が微細化され、前記クロムスパッタ膜２０１のエッチング速度が低下した場合でも、前記電解銅めっき２０３が過マンガン酸カリウム水溶液に対して不溶性（難溶性）であるため、十分に時間をかけて前記クロムスパッタ膜２０１をエッチングでき、エッチング残りを低減させることができる。そのため、前記エッチング残りによる導体間の短絡不良を低減できる。また、前記導体間の短絡不良を低減させることにより、前記配線基板の製造歩留まりを向上でき、前記配線基板の製造コストを低減させることができる。
【００７４】
また、前記第１導体２０１として、前記絶縁基板１として主に用いられるポリイミドとの接着性（密着性）のよいクロムを用いることにより、前記導体配線２の剥離を低減することができ、信頼性の高い配線基板を得ることができる。
【００７５】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【００７６】
例えば、前記実施例では、セミアディティブ法を用いて前記導体配線２を形成する際に下地層となる第１導体２０１としてクロムスパッタ膜を用い、前記第１導体上に電解銅めっきを積層した後、前記クロムスパッタ膜のみを選択的に腐食溶解する過マンガン酸カリウム水溶液をエッチング液に用いているが、これに限らず、前記第１導体を溶解するエッチング液に対して不溶性あるいは難溶性を示す第２導体を形成した後、前記第１導体のみを選択的にエッチングできればよく、例えば、前記第１導体として、アルカリ性の溶液に溶解する金属、導電性材料を用い、前記第２導体として前記アルカリ性の溶液に対して不溶性あるいは難溶性を示す金属、導電性材料を用いることもできる。
【００７７】
また、前記実施例では、前記配線基板として、液晶パネルの駆動用ドライバに用いる配線基板を例にあげて説明したが、これに限らず、種々の用途に用いる配線基板に適用できることは言うまでもない。このとき、前記配線基板上に半導体チップを実装する方法は、前記実施例で説明したCOF方式に限定されるものでなく、例えば、TBGA（Tape Ball Grid Array）パッケージに用いる配線基板のように、デバイスホールが設けられている配線基板に適用してもよい。
【００７８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７９】
（１）セミアディティブ法を用いて導体配線を形成する配線基板の製造方法において、前記導体配線の短絡不良を低減することができる。
【００８０】
（２）セミアディティブ法を用いて導体配線を形成する配線基板の製造方法において、前記導体配線の表面の平坦性をよくすることができる。
【図面の簡単な説明】
【図１】本発明による一実施例の配線基板の概略構成を示す模式図であり、配線基板全体の平面図である。
【図２】本実施例の配線基板の概略構成を示す模式図であり、図２（ａ）は図１の領域Ｌ２の拡大平面図、図２（ｂ）は図２（ａ）のＡ−Ａ’線での断面図である。
【図３】本実施例の配線基板の製造方法を説明するための模式図であり、図３（ａ）及び図３（ｂ）はそれぞれ、各工程での断面図である。
【図４】本実施例の配線基板の製造方法を説明するための模式図であり、図４（ａ）及び図４（ｂ）はそれぞれ、各工程での断面図である。
【図５】本実施例の配線基板の製造方法を説明するための模式図であり、図５（ａ）及び図５（ｂ）はそれぞれ、各工程での断面図である。
【図６】本実施例の配線基板を用いた半導体装置の製造方法を説明するための模式平面図である。
【図７】本実施例の配線基板を用いた半導体装置の製造方法を説明するための模式図であり、図６の断面図である。
【図８】本実施例の配線基板を用いた半導体装置の製造方法を説明するための模式図であり、図６の領域Ｌ２の拡大平面図である。
【図９】本実施例の配線基板を用いた半導体装置の製造方法を説明するための模式平面図である。
【図１０】本実施例の配線基板を用いた半導体装置の製造方法を説明するための模式平面図である。
【図１１】従来の配線基板（テープキャリア）の概略構成を示す模式図であり、図１１（ａ）は配線基板の平面図、図１１（ｂ）は図１１（ａ）のＢ−Ｂ’線での断面図である。
【図１２】従来の配線基板の製造方法を説明するための模式図であり、図１２（ａ）及び図１２（ｂ）はそれぞれ、各工程での断面図である。
【図１３】従来の配線基板の製造方法を説明するための模式図であり、図１３（ａ）及び図１３（ｂ）はそれぞれ、各工程での断面図である。
【図１４】従来の配線基板の製造方法を説明するための模式断面図である。
【図１５】従来の配線基板を用いた半導体装置の製造方法を説明するための模式断面図である。
【図１６】従来の配線基板を用いた半導体装置の製造方法を説明するための模式断面図である。
【図１７】従来の配線基板を用いた半導体装置の別の製造方法を説明するための模式断面図である。
【図１８】従来の液晶パネルの駆動用ドライバに用いる配線基板の概略構成を示す模式平面図である。
【図１９】従来の液晶パネルの駆動用ドライバに用いる配線基板の概略構成を示す模式図であり、図１８の領域Ｌ２の拡大平面図である。
【図２０】従来のCOF方式による半導体装置の製造方法を説明するための模式断面図である。
【図２１】従来のCOF方式による半導体装置の製造方法を説明するための模式断面図である。
【図２２】従来のCOF方式による半導体装置の製造方法を説明するための模式断面図である。
【図２３】従来の配線基板の課題を説明するための模式断面図である。
【図２４】従来の配線基板の課題を説明するための模式断面図である。
【符号の説明】
１ 絶縁基板
１Ａ 絶縁基板の第１主面
１Ｂ 絶縁基板の第２主面
１Ｃ 開口部（スプロケットホール）
１Ｄ 開口部（デバイスホール）
１Ｅ 開口部
２ 導体配線
２Ａ 入力信号線
２Ｂ ソース信号線（出力信号線）
２０１ 第１導体（クロムスパッタ膜）
２０２ 第１導体保護膜（銅スパッタ膜）
２０３ 第２導体（電解銅めっき）
２０４ 第１導体（ニッケル合金）
３ はんだ保護膜（ソルダレジスト）
４ 端子めっき
５ めっきレジスト
６ 半導体チップ
６０１ 半導体チップの外部端子
７ バンプ
８ コレット
９ 光
１０ ボンディングツール
１１ 封止樹脂
【発明の属する技術分野】
本発明は、配線基板の製造方法に関し、特に、アディティブ法を用いて製造する微細配線基板に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、半導体装置（パッケージ）には、ＴＡＢ（Tape Automated Bonding）技術を用いて製造されたテープキャリアパッケージ（Tape Carrier Package）がある。
【０００３】
前記テープキャリアパッケージは、例えば、図１１（ａ）に示すような、絶縁基板１の表面１Ａに、実装する半導体チップの外部端子（ボンディングパッド）に対応したパターンの導体配線２が繰り返し形成された配線基板（以下、テープキャリアと称する）を用いて製造される。前記テープキャリアは、前記絶縁基板１として、ポリイミドテープなどの一方向に長尺なテープ材料を用いており、前記絶縁基板１の長辺方向に沿った端部には搬送時のガイドあるいは位置決めに用いられる開口部（スプロケットホール）１Ｃが設けられている。また、前記絶縁基板１には、例えば、図１１（ａ）に示したように、半導体チップを搭載する領域の開口部（デバイスホール）１Ｄ及びアウターリード用の開口部１Ｅが設けられており、前記導体配線２が前記各開口部１Ｄ，１Ｅに突出している。
【０００４】
また、前記導体配線２は、主に、アディティブ法の中でもセミアディティブ法を用いて形成されており、図１１（ｂ）に示すように、例えば、ニッケル合金からなる第１導体２０４を下地層として、電解銅めっきなどの厚く形成された第２導体２０３が積層されている。ここで、図１１（ｂ）は図１１（ａ）のＢ−Ｂ’線での断面図である。
【０００５】
また、前記導体配線２のうち、前記半導体チップの外部端子や実装基板と接続する部分を除く領域は、図１１（ａ）に示したように、はんだ保護膜（ソルダレジスト）３により保護されており、前記半導体チップの外部端子等と接続される部分には、図１１（ｂ）に示したように、酸化防止、あるいは接続性の向上などを目的とした端子めっき４が設けられている。前記端子めっき４には、例えば、ニッケルめっきを下地として金めっきを形成したものがある。
【０００６】
前記テープキャリアでは、前記絶縁基板１上の前記導体配線２は、主に、セミアディティブ法を用いて形成され、その手順を簡単に説明すると、まず、図１２（ａ）に示すように、例えば、ポリイミドテープなどの絶縁基板１の表面に、下地となる第１導体２０４の薄膜を形成する。このとき、前記第１導体２０４には、主に、ニッケル・銅（Ni-Cu）合金あるいはニッケル・クロム（Ni-Cr）合金といったニッケル合金が用いられ、スパッタリングにより厚さが５ｎｍから２０ｎｍ程度になるように形成する。
【０００７】
また、前記第１導体２０４には、前記ニッケル合金以外にも、例えば、スパッタリングによる銅あるいは銅合金の薄膜などが用いられる。
【０００８】
次に、図１２（ｂ）に示すように、前記第１導体（ニッケル合金）２０４上に、導体パターンを形成する部分が開口するようにレジスト（めっきレジスト）５を形成する。前記めっきレジスト５は、感光性のドライフィルムを用いてパターンを露光、現像する写真法、あるいはスクリーン版を用いてレジストインクを印刷して硬化させる印刷法などにより形成する。
【０００９】
次に、図１３（ａ）に示すように、前記第１導体（ニッケル合金）２０４上の前記めっきレジスト５に覆われていない部分に、第２導体２０３を形成する。前記第２導体２０３は、主に、前記第１導体（ニッケル合金）２０４を陰極とした電解銅めっきにより形成される。またこのとき、図１３（ａ）では構成をわかりやすくするために模式的に示しているが、実際の前記第２導体（電解銅めっき）２０３の厚さは、前記第１導体（ニッケル合金）２０４の厚さに比べて十分に厚く、例えば、１０μｍ程度の厚さになるように形成する。
【００１０】
次に、図示はしないが、例えば、前記第１導体（ニッケル合金）２０４及び前記第２導体（電解銅めっき）２０３が形成された面と対向する面から前記絶縁基板１をエッチングし、前記デバイスホール１Ｄ及びアウターリード用の開口部１Ｅを形成する。前記絶縁基板１をエッチングする方法には、例えば、前記めっきレジスト５を形成する際に、前記めっきレジスト５を形成した面と対向する面に、図１２（ａ）に示した各開口部１Ｄ，１Ｅ上が開口するエッチングレジストを形成しておき、酸化剤等のエッチング液を用いてエッチングする方法や、炭酸ガスレーザやエキシマレーザを用いたレーザエッチングによる方法などがある。
【００１１】
次に、図１３（ｂ）に示すように、前記めっきレジスト５を除去した後、前記第１導体（ニッケル合金）２０４の不要な部分、言い換えると前記第２導体（電解銅めっき）２０３が形成されていない部分２０４Ａをエッチング処理により除去すると、図１４に示すように、おのおのが電気的に独立した導体配線２が形成される。前記第１導体（ニッケル合金）２０４のエッチング処理では、例えば、塩化第二鉄（FeCl3）を水に溶解した塩化第二鉄溶液や、塩化第二銅（CuCl2・２H2O）を水に溶解し、適量の塩酸を加えた塩化第二銅溶液をエッチング液として使用する。
【００１２】
またこのとき、実際の前記第１導体（ニッケル合金）２０４の厚さは、前記第２導体２０３の厚さに比べて非常に薄く、短時間で除去することができるため、特別なエッチングレジストは用いずにクイックエッチングする場合が多い。
【００１３】
また、前記セミアディティブ法を用いて前記絶縁基板１上の導体配線２を形成する場合は、前記手順に限らず、例えば、あらかじめ金型による打ち抜き加工で前記開口部１Ｃ，１Ｄ，１Ｅが形成された絶縁基板１上に、前記第１導体２０４として、電解銅箔や圧延銅箔などの薄膜を接着した後、図１２（ｂ）に示したような前記めっきレジスト５を形成し、前記銅箔上に前記第２導体（電解銅めっき）２０３を形成する方法などもある。
【００１４】
前記手順に沿って前記絶縁基板１上に前記導体配線２を形成した後は、図１１（ａ）に示したように、前記導体配線２のうち、半導体チップの外部端子や実装基板などと接続する端子部分を除く領域に、はんだ保護膜（ソルダレジスト）３を形成し、前記導体配線２の前記はんだ保護膜３から露出した部分（端子部分）の表面に、図１１（ｂ）に示したような端子めっき４を形成する。前記端子めっき４は、例えば、無電解ニッケルめっきを下地として無電解金めっきを形成する。
【００１５】
以上の手順に沿って製造されたテープキャリアを用いて半導体装置を製造する場合には、例えば、図１５に示すように、前記絶縁基板１の前記導体配線２が設けられた面１Ａと、コレット８により搬送される半導体チップ６の外部端子６０１を向かい合わせに配置して位置合わせを行い、前記絶縁基板１に設けられた開口部（デバイスホール）１Ｄからボンディングツール１０を押し当てて、前記導体配線２と前記半導体チップの外部端子６０１を電気的に接続する。このとき、前記半導体チップの外部端子６０１上、あるいは前記導体配線２上に、はんだや金などのバンプ７を設けておき、前記ボンディングツール１０を用いた熱圧着、あるいは超音波を併用した熱圧着により接続する。
【００１６】
前記テープキャリアに前記半導体チップ６を搭載（実装）した後は、図１６に示すように、前記絶縁基板１に設けられた前記デバイスホール１Ｄから未硬化状態のエポキシ樹脂などの封止樹脂１１を流し込んで硬化させ、前記導体配線２と前記半導体チップの外部端子６０１の接続部を封止する。
【００１７】
また、前記テープキャリアに前記半導体チップ６を実装する方法としては、図１６に示したように、前記絶縁基板１の前記導体配線２が形成された面１Ａに実装する方法の他に、例えば、図１７に示すように、前記絶縁基板１の前記導体配線２が形成された面１Ａと対向する面１Ｂ側から、前記半導体チップ６を前記絶縁基板１のデバイスホール１Ｄ内に収容する状態で実装する方法もある。
【００１８】
また、前記テープキャリアは、近年の半導体チップの小型化や高機能化、半導体装置の小型化により、前記絶縁基板１上に形成する前記導体配線２の微細化、高密度化が進んでいる。前記導体配線２が微細化されたテープキャリアのひとつに、前記液晶パネルの駆動用ドライバに用いられるテープキャリアがある。
【００１９】
前記液晶パネルの駆動用ドライバに用いられるテープキャリアは、図１８及び図１９に示すように、ドライバチップ（半導体チップ）の動作電源あるいはデータ入力用の信号線２Ａと、前記ドライバチップで処理した表示データ信号を液晶パネルの各画素に出力するソース信号線２Ｂとが設けられている。ここで、図１９は図１８の領域Ｌ２の拡大平面図である。
【００２０】
近年、前記液晶パネルは高精細化が進み、表示画素数が増大しており、前記テープキャリア上に設けられる前記ソース信号線２Ｂの数が増加する一方で、小型化も要求されており、図１９に示した、前記ソース信号線２Ｂの導体ピッチＰ１が狭くなり、導体間隙Ｐ２は４０μｍ程度になってきている。
【００２１】
前記液晶パネルの駆動用ドライバに用いるテープキャリアのように、前記導体配線２の導体ピッチＰ１及び導体間隙Ｐ２が狭くなってくると、図１１に示したように、前記絶縁基板１の開口部１Ｄ，１Ｅに突出するような配線を形成することが難しくなるため、前記テープキャリアに半導体チップを搭載（実装）する際にはCOF（Chip On Film）方式がとられる。
【００２２】
前記COF方式で半導体チップ６を実装する場合、前記テープキャリアは、図１８に示したように、前記絶縁基板１に前記デバイスホール１Ｄが設けられておらず、前記半導体チップ６を搭載（実装）する際には、まず、図２０に示すように、前記絶縁基板１の導体配線２が形成された面１Ａに、コレット８により搬送された半導体チップ６の外部端子を向かい合わせに配置して位置合わせを行う。このとき、前記絶縁基板１には前記デバイスホール１Ｄがなく、直接観察しながら位置合わせをすることができないため、前記半導体チップ６を向かい合わせた面１Ａと対向する面１Ｂ側から前記絶縁基板１に光９を照射し、前記絶縁基板１を透かして見える像を観察して前記導体配線２と前記半導体チップ６の位置合わせを行う。
【００２３】
次に、図２１に示すように、前記絶縁基板１の前記半導体チップ６を向かい合わせた面と対向する面１Ｂからボンディングツール１０を押し当てて、前記バンプ７を介在させて前記導体配線２と前記半導体チップの外部端子６０１とを接続する。
【００２４】
その後、図２２に示すように、前記テープキャリアと前記半導体チップ６の隙間に、例えば、未硬化状態の熱硬化性樹脂からなる封止樹脂１１を流し込んで硬化させ、前記導体配線２と前記半導体チップの外部端子６０１の接続部を封止する。
【００２５】
前記COF方式で前記半導体チップ６を実装する場合には、図２０に示したように、前記絶縁基板１を透かして見える像により位置合わせを行うため、前記絶縁基板１として透明度の高い材料が用いられる。
【００２６】
【発明が解決しようとする課題】
しかしながら、前記従来のセミアディティブ法を用いた配線基板（テープキャリア）の製造方法では、前記第１導体２０４の不要な部分２０４Ａをエッチング処理で除去する際に、十分なエッチングができず、図２３（ａ）に示すように、前記第２導体（電解銅めっき）２０３の外側の領域にエッチング残り２０４Ａ’が生じやすいという問題があった。前記第１導体２０４のエッチング残り２０４Ａ’は、前記第２導体２０３が高密度な部分、すなわち前記絶縁基板１上に形成する導体配線２の数が多く、密集した部分で生じやすい。そのため、例えば、図１８及び図１９に示した、液晶パネルの駆動用ドライバに用いるテープキャリアのように、導体間隙Ｐ２が非常に狭いテープキャリアでは、前記第１導体２０４の不要な部分２０４Ａの除去が不十分になりやすく、図２３（ｂ）に示すように、隣接する導体配線（第２導体２０３）が前記第１導体２０４のエッチング残り２０４Ａ’により短絡してしまい、不良品になってしまうという問題があった。
【００２７】
特に、前記第１導体２０４として、例えば、ニッケル・銅合金やニッケル・クロム合金等のニッケル合金を用いた場合、前記塩化第二鉄溶液や前記塩化第二銅溶液をエッチング液として用いてエッチング処理をすると、前記第１導体（ニッケル合金）２０４のエッチング速度が前記第２導体（電解銅めっき）２０２のエッチング速度よりも遅いため、図２３（ａ）及び図２３（ｂ）に示した、前記第１導体のエッチング残り２０４Ａがさらに生じやすくなるという問題があった。
【００２８】
また、前記第１導体２０４のエッチング残り２０４Ａ’を防ぐ手段として、前記第１導体２０４のエッチング処理にかける時間を長くする方法があるが、処理時間を長くすると、その分前記第２導体２０３の表面もエッチングされてしまうため、図２４に示すように、前記第２導体２０３の角（エッジ）２０３Ａが丸くなる、あるいは表面の平坦性が悪くなるという問題があった。前記第２導体２０３の表面の平坦性が悪くなることにより、例えば、半導体チップを実装する際の前記バンプ７の接続性が低下するという問題があった。
【００２９】
本発明の目的は、セミアディティブ法を用いて導体配線を形成する配線基板の製造方法において、前記導体配線の短絡不良を低減することが可能な技術を提供することにある。
【００３０】
本発明の他の目的は、セミアディティブ法を用いて導体配線を形成する配線基板の製造方法において、前記導体配線の表面の平坦性をよくすることが可能な技術を提供することにある。
【００３１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【００３２】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下のとおりである。
【００３３】
（１）絶縁基板の表面全面に第１導体からなる薄膜を形成し、前記第１導体上に所定のパターンの第２導体をめっきにより形成し、前記第１導体の、前記第２導体が形成されていない部分をエッチング処理で除去して導体配線を形成する、いわゆるアディティブ法による配線基板の製造方法において、前記第１導体に、前記第２導体が不溶性あるいは難溶性を示す溶液に対して溶解する導体を用いる配線基板の製造方法である。
【００３４】
前記（１）の手段によれば、エッチング処理で前記第１導体の不要な部分を除去する際に、前記第２導体が難溶性あるいは不溶性を示す溶液を用いてエッチングすることができるため、前記第１導体をエッチングしたときに前記第２導体はほとんどエッチングされない。そのため、前記第１導体のエッチング処理にかける時間を十分にとり、前記第１導体のエッチング残りを低減させることができ、前記導体配線間の短絡不良を低減させることができる。
【００３５】
また、前記第１導体のエッチング処理にかける時間を長くとった場合でも、前記第２導体はほとんどエッチングされないため、前記第２導体の表面、言い換えると前記導体配線表面の平坦性が悪くなるのを防ぐことができる。
【００３６】
また、前記第１導体をエッチング処理する際に、前記第２導体がほとんどエッチングされないため、前記導体配線の微細化、高密度化が進み、前記第１導体のエッチング速度が低下した場合でも、前記第２導体をほとんどエッチングすることなく前記第１導体のエッチングを行い、前記第１導体のエッチング残りを低減させることができる。
【００３７】
また、前記第１導体のエッチング残りを低減させることにより、前記配線基板の、前記エッチング残りによる短絡不良を低減させることができるため、前記配線基板の製造歩留まりが向上し、前記配線基板の製造コストを低減させることができる。
【００３８】
また、前記（１）の手段において、前記第１導体と前記第２導体の組み合わせとしては、前記第１導体としてクロム（Cr）を用い、前記第２導体として銅（Cu）を用いる。このとき、前記クロムを溶解するエッチング溶液には、過マンガン酸カリウム水溶液を用いる。前記第２導体として用いる銅は、過マンガン酸カリウム水溶液に対しては不溶性（難溶性）であるため、前記第２導体（銅）はほとんどエッチングされない。
【００３９】
また、前記第１導体を形成する工程で、例えば、スパッタリングにより前記絶縁基板上にクロム薄膜を形成する方法がある。しかしながら、前記クロム薄膜は空気中で酸化しやすいため、前記クロム薄膜を形成した直後に、スパッタリングにより前記クロム薄膜表面に酸化防止用の銅薄膜を形成するのが好ましい。
【００４０】
また、前記第１導体としてクロムを用い、前記クロムの薄膜上に銅のスパッタ膜を形成した場合には、前記第１導体層上に前記第２導体として電解銅めっきを形成する。その後の前記第１導体をエッチング処理する工程では、まず、例えば、塩化第二鉄溶液や塩化第二銅溶液などを用いて前記銅スパッタ膜を除去してから、前記過マンガン酸カリウム水溶液で前記クロムの薄膜を除去する。なお、前記銅スパッタ膜を除去するときに、前記第２導体の表面もエッチングされるため、前記銅スパッタ膜の厚さは、前記クロム薄膜の酸化を防止でき、かつ前記第２導体表面の平坦性に影響が出ない程度の厚さにする必要があり、例えば、１０ｎｍ程度にするのが好ましい。
【００４１】
なお、前記第１導体と前記第２導体の組み合わせには、前記クロムと銅の他にも種々の組み合わせが考えられる。例えば、前記第１導体として、アルカリ性の溶液に溶解する金属、導電性材料を用い、前記第２導体として、アルカリ性の溶液に不溶性あるいは難溶性を示す金属、導電性材料を用いることにより、前記第１導体をエッチング処理するときに前記第２導体は溶解せず、前記第１導体のエッチング残りを低減させるとともに、表面の平坦性が悪くなることを防げる。
【００４２】
（２）絶縁基板の表面に所定のパターンの導体配線がセミアディティブ法により設けられた配線基板において、前記導体配線は、第１導体を下地層として第２導体がめっきにより積層されてなり、前記第１導体は、前記第２導体が不溶性あるいは難溶性を示す溶液に対して溶解する配線基板である。
【００４３】
前記（２）の手段によれば、前記第１導体上に積層された前記第２導体は、前記第１導体を溶解（エッチング処理）する際に前記第２導体はほとんど溶解していないため、前記第２導体の表面の平坦性がよく半導体チップの実装性をよくすることができる。
【００４４】
また、前記第１導体と前記第２導体の組み合わせとしては、前記第１導体にクロム（Cr）を用い、前記第２導体に銅（Cu）を用いるのが好ましい、この場合、前記絶縁基板として主に用いられるポリイミド材料と前記クロムの接着性（密着性）が非常によいため、前記導体配線の剥離を低減し、信頼性の高い配線基板を得ることができる。
【００４５】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００４６】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号をつけ、その繰り返しの説明は省略する。
【００４７】
【発明の実施の形態】
（実施例１）
図１及び図２は、本発明による一実施例の配線基板の概略構成を示す模式図であり、図１は配線基板全体の平面図、図２（ａ）は図１の領域Ｌ２の拡大平面図、図２（ｂ）は図２（ａ）のＡ−Ａ’線での断面図である。
【００４８】
図１、図２（ａ）、及び図２（ｂ）において、１は絶縁基板、１Ａは絶縁基板の表面（第１主面）、１Ｃは開口部（スプロケットホール）、２は導体配線、２Ａは入力信号線、２Ｂはソース信号線（出力信号線）、２０１は第１導体（クロムスパッタ膜）、２０２は第１導体保護膜（銅スパッタ膜）、２０３は第２導体（電解銅めっき）、３ははんだ保護膜（ソルダレジスト）、４は端子めっき、Ｌ１はチップ搭載領域である。
【００４９】
本実施例の配線基板は、図１に示すように、絶縁基板１の表面１Ａに、所定のパターンの導体配線２が設けられている。また、本実施例の配線基板は、液晶パネルの駆動用ドライバに用いられるものであり、前記導体配線２として、チップ搭載領域Ｌ１に実装するドライバチップ（半導体チップ）の動作電源端子や信号入力端子と接続される入力信号線２Ａと、前記液晶パネルの各表示画素に表示データ信号を出力するソース信号線２Ｂが設けられている。
【００５０】
また、前記導体配線２のうち、前記ソース信号線２Ｂは、前記液晶パネルの表示画素の数に相当する本数だけ設けられており、図１及び図２（ａ）に示すように、非常に密に設けられている。本実施例の配線基板では、図２（ａ）に示した、前記ソース信号線２Ｂの導体ピッチＰ１及び導体間隙Ｐ２は約４０μｍ程度であるとする。
【００５１】
また、本実施例の配線基板に設けられた前記導体配線２は、図２（ｂ）に示すように、下地となる第１導体２０１上に、第１導体保護膜２０２及び第２導体が順次積層された構成になっている。本実施例の配線基板では、前記第１導体２０１はクロム（Cr）のスパッタ膜からなり、前記第１導体保護膜２０２は銅のスパッタ膜からなり、前記第２導体２０３は電解銅めっきからなるものとする。また、図２（ｂ）の断面図では、前記導体配線２の構成をわかりやすくするために厚さを変えて示しているが、実際の配線基板では、前記第１導体（以下、クロムスパッタ膜と称する。）２０１の厚さは約２０ｎｍ（２００オングストローム）程度、前記第１導体保護膜（以下、銅スパッタ膜と称する。）２０２の厚さは約１０ｎｍ（１００オングストローム）程度、前記第２導体（以下、電解銅めっきと称する。）２０３の厚さは約１０μｍ程度であるものとする。
【００５２】
また、前記導体配線２のうち、前記半導体チップの外部端子や実装基板と接続する端子部分を除く領域は、図１に示したように、はんだ保護膜（ソルダレジスト）３により覆われ、保護されており、前記半導体チップの外部端子等と接続される端子部分には、図２（ｂ）に示したように、酸化防止あるいは接続性を向上させるための端子めっき４が設けられている。前記端子めっき４には、例えば、ニッケルめっきを下地として金めっきを形成したものがある。
【００５３】
また、前記配線基板は、前記絶縁基板１として、ポリイミドテープなどの一方向に長尺なテープ材料を用いており、前記テープ材料の全域にわたって、図１に示したようなパターンの導体配線２が繰り返し設けられたテープキャリアであり、前記絶縁基板１の長辺方向に沿った端部には、搬送時のガイドあるいは位置決めに用いられる開口部（スプロケットホール）１Ｃが設けられている。
【００５４】
また、本実施例の配線基板（テープキャリア）では、前記ソース信号線２Ｂのように、導体間隙Ｐ２が非常に狭いパターンが設けられており、従来のTBGA（Tape Ball Grid Array）型のパッケージに用いられる配線基板のように、デバイスホール等の開口部に突出する導体配線を形成することが困難であり、COF方式で半導体チップを搭載することが予想される。前記COF方式で半導体チップを実装する場合、前記半導体チップを実装する際の位置合わせは前記絶縁基板１を透かした像により行うため、前記絶縁基板１には透明度の高い材料が用いられる。
【００５５】
図３乃至図５は、本実施例の配線基板の製造方法を説明するための模式図であり、図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）、図５（ａ）、及び図５（ｂ）はそれぞれ、各製造工程における図２（ａ）のＡ−Ａ’線に相当する断面図を示している。
【００５６】
以下、図３乃至図５に沿って、本実施例の配線基板の製造方法について説明する。
【００５７】
まず、ポリイミドテープなどの一方向に長尺なテープ状をした絶縁基板１の第１主面１Ａ全面に、図３（ａ）に示すように、クロムをスパッタリングして、例えば、厚さ２０ｎｍ程度のクロムスパッタ膜２０１を形成した後、連続して前記クロムスパッタ膜２０１上に銅をスパッタリングして、例えば、厚さ１０ｎｍ程度の銅スパッタ膜２０２を形成する。ここで、前記銅スパッタ膜２０２は、前記クロムスパッタ膜２０１の酸化を防ぐために形成する。
【００５８】
次に、前記銅スパッタ膜２０２上に、図３（ｂ）に示すように、所定位置が開口したレジスト（めっきレジスト）５を形成する。本実施例の配線基板では、セミアディティブ法を用いて前記導体配線２を形成するため、前記めっきレジスト５は、図１に示したような、前記導体配線２を形成する部分が開口するように形成される。このとき、前記めっきレジスト５は、感光性のレジストフィルムを露光、現像してパターンを形成する写真法、あるいはスクリーン版を用いてレジストインクを印刷し、硬化させる印刷法により形成する。
【００５９】
次に、前記クロムスパッタ膜２０１及び前記銅スパッタ膜２０２を陰極とした電解めっき法により、図４（ａ）に示すように、前記めっきレジスト５の開口部内に電解銅めっき２０３を形成する。このとき、前記電解銅めっき２０３の厚さは、前記クロムスパッタ膜２０１及び前記銅スパッタ膜２０２の厚さに比べて十分厚くなるようにし、例えば、１０μｍ程度の厚さに形成する。
【００６０】
次に、図４（ｂ）に示すように、前記めっきレジスト５を除去した後、クイックエッチングにより、前記銅スパッタ膜２０２の不要な部分、言い換えると、前記電解銅めっき２０３が形成されていない部分２０２Ａを除去する。このとき、前記銅スパッタ膜２０２のエッチングには、例えば、塩化第二鉄（FeCl3）を水に溶解した塩化第二鉄溶液、あるいは塩化第二銅（CuCl2・２H2O）を水に溶解し、適量の塩酸を加えた塩化第二銅溶液をエッチング液として用いる。またこのとき、前記電解銅めっき２０３の表面もエッチングされてしまうが、このときの前記電解銅めっき２０３のエッチング量Ｔ１は前記銅スパッタ膜２０２の厚さＴ２程度、すなわち１０ｎｍ程度であり、前記電解銅めっき２０３の厚さ１０μｍに比べると十分小さい量である。そのため、前記銅スパッタ膜２０２をエッチングした後の状態は、図５（ａ）に示したようになり、前記電解銅めっき２０３のエッジが丸くなったり、表面の平坦性が悪くなったりすることはほとんどない。
【００６１】
次に、前記クロムスパッタ膜２０１のエッチング処理を行い、図５（ｂ）に示すように、前記クロムスパッタ膜２０１の不溶な部分２０１Ａを除去して導体配線２を形成する。このとき、前記クロムスパッタ膜２０１のエッチングには、例えば、過マンガン酸カリウム水溶液をエッチング液として用いる。ここで用いる前記過マンガン酸カリウム水溶液は、クロム（Cr）は腐食溶解させるが、銅（Cu）はほとんど溶解しない溶液であり、前記過マンガン酸カリウム水溶液を用いて前記クロムスパッタ膜２０１をエッチングしたときに、前記電解銅めっき２０２の表面はほとんどエッチングされない。すなわち、前記クロムスパッタ膜２０１を選択的にエッチングすることができるため、十分に時間をかけて前記クロムスパッタ膜２０１をエッチングすることができ、前記クロムスパッタ膜２０１のエッチング残りを低減し、前記導体配線２の下地層（クロムスパッタ膜）のエッチング残りによる導体配線間の短絡不良を防ぐことができる。
【００６２】
また、前記クロムスパッタ膜２０１のエッチング残りを低減させるために、前記クロムスパッタ膜２０１のエッチングにかける時間を長くとった場合でも、エッチング溶液として過マンガン酸カリウム水溶液を用いているため、前記電解銅めっき２０３はほとんどエッチングされず、前記電解銅めっき２０３の表面の平坦性が悪くなるのを防げる。
【００６３】
前記クロムスパッタ膜２０１のエッチング処理をして、図５（ｂ）に示したような前記導体配線２を形成した後は、例えば、前記導体配線２の、半導体チップの外部端子や実装基板と接続する端子部を除く領域に、はんだ保護膜（ソルダレジスト）３を形成した後、前記導体配線２の前記ソルダレジスト３から突出している部分、すなわち半導体チップの外部端子や実装基板と接続する端子部に端子めっき４を形成する。このとき、前記ソルダレジスト３は、スクリーン版を用いてレジストインクを印刷する印刷法、あるいは感光性のドライフィルムを用いた写真法により形成し、前記端子めっき４は、例えば、無電解金めっき、無電解ニッケルめっきを下地とした無電解金めっき、錫めっき、錫合金めっき等で形成する。
【００６４】
また、前記ソルダレジスト３及び前記めっき４を形成する工程については、前記ソルダレジスト３を形成した後、前記導体配線２の露出部分に前記端子めっき４を形成する方法のほか、先に前記導体配線２の露出面全面に前記めっき４を形成した後、所定領域に前記ソルダレジスト３を形成する方法がある。
【００６５】
以上の手順により製造された本実施例の配線基板（テープキャリア）は、ＴＡＢ技術を用いてドライバチップ（半導体チップ）を実装し、所定箇所を樹脂封止した後、個片化することにより液晶ドライバ装置（半導体装置）となる。
【００６６】
図６乃至図１０は、本実施例の配線基板を用いた半導体装置の製造方法を説明するための模式図であり、図６は位置合わせ時の平面図、図７は図６の任意の切断線での断面図、図８は図６の領域Ｌ２の拡大平面図、図９はボンディング時の断面図、図１０は封止時の断面図である。
【００６７】
以下、図６乃至図１０に沿って本実施例の配線基板を用いた半導体装置の製造方法について説明する。
【００６８】
前記配線基板（テープキャリア）上に半導体チップを搭載（実装）する工程では、ＴＡＢ（Tape Automated Bonding）技術が用いられ、まず、図６、図７、及び図８に示すように、前記絶縁基板１の第１主面１Ａと半導体チップ６を向かいあわせにし、前記導体配線２の端子部と前記半導体チップ６の外部端子６０１との位置合わせを行う。このとき、前記半導体チップの外部端子６０１上には、はんだや金などのバンプ７が設けられており、図７に示したように、コレット８により搬送される。
【００６９】
また、本実施例の配線基板では、前記ソース信号線２Ｂのように導体間隙が非常に狭く、COF方式で半導体チップを実装するため、図７に示したように、前記絶縁基板１の第１主面１Ａと対向する第２主面１Ｂから光９を照射し、図８に示したように、前記絶縁基板１から透けて見える導体配線２及び半導体チップの外部端子６０１の像を用いて位置合わせを行う。
【００７０】
次に、図９に示すように、前記絶縁基板１の第２主面１Ｂ側から、ボンディングツール１０を押し当てて、前記導体配線２と前記半導体チップの外部端子６０１とを前記バンプ７を介在させて接続する。
【００７１】
その後、図１０に示すように、前記絶縁基板１と前記半導体チップ６の間に、例えば、未硬化の熱硬化性樹脂などの封止樹脂１１を流し込んで硬化させ、前記導体配線２と前記半導体チップの外部端子６０１の接続部を封止する。
【００７２】
以上説明したように、本実施例の配線基板によれば、前記絶縁基板１上にセミアディティブ法を用いて前記導体配線２を形成する際に、下地となる第１導体２０１として前記クロムスパッタ膜を形成し、前記クロムスパッタ膜２０１上に第２導体２０３として電解銅めっきを形成した後、前記電解銅めっき２０３が不溶性（難溶性）を示す過マンガン酸カリウム水溶液をエッチング液として前記クロムスパッタ膜２０１をエッチングすることにより、前記クロムスパッタ膜２０１のみを選択的にエッチングすることができる。そのため、前記電解銅めっき２０３の表面の平坦性を悪くすることなく、前記クロムスパッタ膜２０１をエッチングすることができる。
【００７３】
また、前記導体配線２が微細化され、前記クロムスパッタ膜２０１のエッチング速度が低下した場合でも、前記電解銅めっき２０３が過マンガン酸カリウム水溶液に対して不溶性（難溶性）であるため、十分に時間をかけて前記クロムスパッタ膜２０１をエッチングでき、エッチング残りを低減させることができる。そのため、前記エッチング残りによる導体間の短絡不良を低減できる。また、前記導体間の短絡不良を低減させることにより、前記配線基板の製造歩留まりを向上でき、前記配線基板の製造コストを低減させることができる。
【００７４】
また、前記第１導体２０１として、前記絶縁基板１として主に用いられるポリイミドとの接着性（密着性）のよいクロムを用いることにより、前記導体配線２の剥離を低減することができ、信頼性の高い配線基板を得ることができる。
【００７５】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることはもちろんである。
【００７６】
例えば、前記実施例では、セミアディティブ法を用いて前記導体配線２を形成する際に下地層となる第１導体２０１としてクロムスパッタ膜を用い、前記第１導体上に電解銅めっきを積層した後、前記クロムスパッタ膜のみを選択的に腐食溶解する過マンガン酸カリウム水溶液をエッチング液に用いているが、これに限らず、前記第１導体を溶解するエッチング液に対して不溶性あるいは難溶性を示す第２導体を形成した後、前記第１導体のみを選択的にエッチングできればよく、例えば、前記第１導体として、アルカリ性の溶液に溶解する金属、導電性材料を用い、前記第２導体として前記アルカリ性の溶液に対して不溶性あるいは難溶性を示す金属、導電性材料を用いることもできる。
【００７７】
また、前記実施例では、前記配線基板として、液晶パネルの駆動用ドライバに用いる配線基板を例にあげて説明したが、これに限らず、種々の用途に用いる配線基板に適用できることは言うまでもない。このとき、前記配線基板上に半導体チップを実装する方法は、前記実施例で説明したCOF方式に限定されるものでなく、例えば、TBGA（Tape Ball Grid Array）パッケージに用いる配線基板のように、デバイスホールが設けられている配線基板に適用してもよい。
【００７８】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７９】
（１）セミアディティブ法を用いて導体配線を形成する配線基板の製造方法において、前記導体配線の短絡不良を低減することができる。
【００８０】
（２）セミアディティブ法を用いて導体配線を形成する配線基板の製造方法において、前記導体配線の表面の平坦性をよくすることができる。
【図面の簡単な説明】
【図１】本発明による一実施例の配線基板の概略構成を示す模式図であり、配線基板全体の平面図である。
【図２】本実施例の配線基板の概略構成を示す模式図であり、図２（ａ）は図１の領域Ｌ２の拡大平面図、図２（ｂ）は図２（ａ）のＡ−Ａ’線での断面図である。
【図３】本実施例の配線基板の製造方法を説明するための模式図であり、図３（ａ）及び図３（ｂ）はそれぞれ、各工程での断面図である。
【図４】本実施例の配線基板の製造方法を説明するための模式図であり、図４（ａ）及び図４（ｂ）はそれぞれ、各工程での断面図である。
【図５】本実施例の配線基板の製造方法を説明するための模式図であり、図５（ａ）及び図５（ｂ）はそれぞれ、各工程での断面図である。
【図６】本実施例の配線基板を用いた半導体装置の製造方法を説明するための模式平面図である。
【図７】本実施例の配線基板を用いた半導体装置の製造方法を説明するための模式図であり、図６の断面図である。
【図８】本実施例の配線基板を用いた半導体装置の製造方法を説明するための模式図であり、図６の領域Ｌ２の拡大平面図である。
【図９】本実施例の配線基板を用いた半導体装置の製造方法を説明するための模式平面図である。
【図１０】本実施例の配線基板を用いた半導体装置の製造方法を説明するための模式平面図である。
【図１１】従来の配線基板（テープキャリア）の概略構成を示す模式図であり、図１１（ａ）は配線基板の平面図、図１１（ｂ）は図１１（ａ）のＢ−Ｂ’線での断面図である。
【図１２】従来の配線基板の製造方法を説明するための模式図であり、図１２（ａ）及び図１２（ｂ）はそれぞれ、各工程での断面図である。
【図１３】従来の配線基板の製造方法を説明するための模式図であり、図１３（ａ）及び図１３（ｂ）はそれぞれ、各工程での断面図である。
【図１４】従来の配線基板の製造方法を説明するための模式断面図である。
【図１５】従来の配線基板を用いた半導体装置の製造方法を説明するための模式断面図である。
【図１６】従来の配線基板を用いた半導体装置の製造方法を説明するための模式断面図である。
【図１７】従来の配線基板を用いた半導体装置の別の製造方法を説明するための模式断面図である。
【図１８】従来の液晶パネルの駆動用ドライバに用いる配線基板の概略構成を示す模式平面図である。
【図１９】従来の液晶パネルの駆動用ドライバに用いる配線基板の概略構成を示す模式図であり、図１８の領域Ｌ２の拡大平面図である。
【図２０】従来のCOF方式による半導体装置の製造方法を説明するための模式断面図である。
【図２１】従来のCOF方式による半導体装置の製造方法を説明するための模式断面図である。
【図２２】従来のCOF方式による半導体装置の製造方法を説明するための模式断面図である。
【図２３】従来の配線基板の課題を説明するための模式断面図である。
【図２４】従来の配線基板の課題を説明するための模式断面図である。
【符号の説明】
１ 絶縁基板
１Ａ 絶縁基板の第１主面
１Ｂ 絶縁基板の第２主面
１Ｃ 開口部（スプロケットホール）
１Ｄ 開口部（デバイスホール）
１Ｅ 開口部
２ 導体配線
２Ａ 入力信号線
２Ｂ ソース信号線（出力信号線）
２０１ 第１導体（クロムスパッタ膜）
２０２ 第１導体保護膜（銅スパッタ膜）
２０３ 第２導体（電解銅めっき）
２０４ 第１導体（ニッケル合金）
３ はんだ保護膜（ソルダレジスト）
４ 端子めっき
５ めっきレジスト
６ 半導体チップ
６０１ 半導体チップの外部端子
７ バンプ
８ コレット
９ 光
１０ ボンディングツール
１１ 封止樹脂
Claims (1)
- 絶縁基板の表面全面に第１導体からなる薄膜を形成し、前記第１導体上に所定のパターンの第２導体をめっきにより形成し、前記第１導体の、前記第２導体が形成されていない部分をエッチング処理で除去して導体配線を形成する方法であって、前記第１導体に、前記第２導体が不溶性あるいは難溶性を示す溶液に対して溶解する導体を用いる、セミアディティブ法による配線基板の製造方法において、
前記第１導体としてクロムを用いて薄膜を形成し、前記第２導体として銅を用いてパターンを形成し、
前記パターンを形成した後、過マンガン酸カリウム溶液を用いて前記クロムの薄膜をエッチング処理することを特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001221357A JP4211246B2 (ja) | 2001-07-23 | 2001-07-23 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001221357A JP4211246B2 (ja) | 2001-07-23 | 2001-07-23 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037137A JP2003037137A (ja) | 2003-02-07 |
| JP4211246B2 true JP4211246B2 (ja) | 2009-01-21 |
Family
ID=19055037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001221357A Expired - Fee Related JP4211246B2 (ja) | 2001-07-23 | 2001-07-23 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4211246B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158848A (ja) | 2003-11-21 | 2005-06-16 | Nitto Denko Corp | 配線回路基板の製造方法 |
| JP4585807B2 (ja) * | 2003-12-05 | 2010-11-24 | 三井金属鉱業株式会社 | プリント配線基板の製造方法 |
| JP4081052B2 (ja) | 2003-12-05 | 2008-04-23 | 三井金属鉱業株式会社 | プリント配線基板の製造法 |
| JP4253280B2 (ja) | 2003-12-05 | 2009-04-08 | 三井金属鉱業株式会社 | プリント配線基板の製造方法 |
| JP3736806B2 (ja) * | 2003-12-26 | 2006-01-18 | 三井金属鉱業株式会社 | プリント配線基板、その製造方法および回路装置 |
| JP4024773B2 (ja) | 2004-03-30 | 2007-12-19 | シャープ株式会社 | 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置 |
| JP4351129B2 (ja) | 2004-09-01 | 2009-10-28 | 日東電工株式会社 | 配線回路基板 |
| JP4755454B2 (ja) * | 2005-07-05 | 2011-08-24 | 富士通株式会社 | プリント基板の製造方法 |
| JP5061805B2 (ja) * | 2007-09-13 | 2012-10-31 | 住友金属鉱山株式会社 | Ｃｏｆ配線基板の製造方法 |
| JP5788342B2 (ja) * | 2012-02-08 | 2015-09-30 | シャープ株式会社 | 半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュール |
-
2001
- 2001-07-23 JP JP2001221357A patent/JP4211246B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003037137A (ja) | 2003-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7780836B2 (en) | Method for fabricating a multilayer wiring board, multilayer wiring board, and electronic device using the same | |
| JP4211246B2 (ja) | 配線基板の製造方法 | |
| US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
| KR20060048212A (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| KR100861246B1 (ko) | Ｃｏｆ필름 캐리어 테이프 및 그 제조 방법 | |
| JP4470499B2 (ja) | 多層配線基板の製造方法及び多層配線基板 | |
| JP4974119B2 (ja) | 回路基板の製造方法 | |
| JP3879516B2 (ja) | 配線基板の製造方法及び配線基板 | |
| JP4219266B2 (ja) | 配線基板の製造方法 | |
| JP3431532B2 (ja) | 転写媒体の製造方法およびその転写媒体を用いた配線基板の製造方法 | |
| JP4023339B2 (ja) | 配線板の製造方法 | |
| JP2002270715A (ja) | 半導体装置の製造方法および半導体装置 | |
| TW201816951A (zh) | 半導體元件安裝用基板、半導體裝置及其製造方法 | |
| JP4770884B2 (ja) | Ｃｏｆ基板及びその製造方法 | |
| JP2004031685A (ja) | Ｃｏｆフィルムキャリアテープの製造方法 | |
| JP2004014672A (ja) | 半導体装置用基板及びその製造方法 | |
| JP2005235982A (ja) | 配線基板の製造方法と配線基板、および半導体パッケージ | |
| JP3885330B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP3829800B2 (ja) | 半導体チップ搭載用フィルムキャリア及びその製造方法 | |
| JPH09312477A (ja) | 厚膜／薄膜混成の回路基板及びその再生方法 | |
| JP2004158888A (ja) | 配線基板の製造方法 | |
| JP2004006523A (ja) | Ｃｏｆフィルムキャリアテープ | |
| JP2010040625A (ja) | 配線基板及びその製造方法 | |
| JP2002329754A (ja) | テープキャリアの製造方法 | |
| JP2004207303A (ja) | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060825 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20060825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |