JP5061805B2 - Cof配線基板の製造方法 - Google Patents

Cof配線基板の製造方法 Download PDF

Info

Publication number
JP5061805B2
JP5061805B2 JP2007238407A JP2007238407A JP5061805B2 JP 5061805 B2 JP5061805 B2 JP 5061805B2 JP 2007238407 A JP2007238407 A JP 2007238407A JP 2007238407 A JP2007238407 A JP 2007238407A JP 5061805 B2 JP5061805 B2 JP 5061805B2
Authority
JP
Japan
Prior art keywords
plating
wiring
nickel
nickel plating
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007238407A
Other languages
English (en)
Other versions
JP2009071066A (ja
Inventor
宏樹 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2007238407A priority Critical patent/JP5061805B2/ja
Publication of JP2009071066A publication Critical patent/JP2009071066A/ja
Application granted granted Critical
Publication of JP5061805B2 publication Critical patent/JP5061805B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、各種電気機器に使用する半導体パッケージ用配線基板、特に液晶ディスプレイ、液晶TVなどに使用されるCOF(Chip On Film)配線基板の製造方法に関する。
TABテープを用いたテープキャリアの一つにCOF配線基板がある。このCOF配線基板は、ポリイミドフィルム等の絶縁性フィルムの上に金属配線が形成された薄型フィルム基板であり、主として液晶ディスプレイのドライバIC用半導体パッケージの配線材料として用いられる。
このCOF配線基板の製造方法には、サブトラクティブ法やアディティブ法、セミアディティブ法がある。
例えば、特許文献1を引用してテープキャリアの製造方法を説明すると、先ず、ポリイミドテープなどの絶縁基板の表面に、下地となる第1導体の薄膜を形成する。この場合、前記第1導体には、主に、ニッケル・銅(Ni-Cu)合金あるいはニッケル・クロム(Ni-Cr)合金の如きニッケル合金が用いられ、スパッタリングにより厚さが50nmから400nm程度になるように形成するか、または、前記ニッケル合金以外にも、例えば、スパッタリングによる銅あるいは銅合金の薄膜などが用いられる。
次に、前記第1導体(ニッケル合金)上に、導体パターンを形成する部分が開口するようにレジスト(めっきレジスト)を形成する。前記めっきレジストは、感光性のドライフィルムを用いてパターンを露光、現像する写真法、あるいはスクリーン版を用いてレジストインクを印刷して硬化させる印刷法などにより形成する。
次に、前記第1導体(ニッケル合金)上の前記めっきレジストに覆われていない部分に、第2導体を形成する。前記第2導体は、主に、前記第1導体(ニッケル・銅合金)を陰極とした電解銅めっきにより形成される。またこのとき、実際の前記第2導体(電解銅めっき)の厚さは、前記第1導体(ニッケル合金)の厚さに比べて十分に厚く、例えば、10μm程度の厚さになるように形成する。
次に、前記めっきレジストを除去した後、前記第1導体(ニッケル・銅合金)の不要な部分、言い換えると、前記第2導体(電解銅めっき)が形成されていない部分をエッチングにより除去することにより、おのおのが電気的に独立した配線が形成される。前記第1導体(ニッケル・銅合金)のエッチング処理では、例えば、塩化第二鉄(FeCl3)を水に溶解した塩化第二鉄溶液や、塩化第二銅(CuCl2・2H2O)を水に溶解し、適量の塩酸を加えた塩化第二銅溶液をエッチング液として使用する。
この場合、実際の前記第1導体(ニッケル・銅合金)の厚さは、前記第2導体の厚さに比べて非常に薄く、短時間で除去することができるため、特別なエッチングレジストは用いずにクイックエッチングする場合が多い。
そして半導体素子との接合のため、前記配線にニッケルめっき、金めっきを施す際には、エッチングにより前記第1導体を溶解除去して配線を形成した後に、配線の上面と側面とにニッケルめっきを施し、その上に金めっきを施すことが行われてきている。
特開2003−37137号公報
近年、COF配線基板に設けられる配線に対して一層の微細化が求められるようになってきた。また、配線の断面形状に対してもより正しい矩形であることが求められるようになってきた。これに伴い、前記ニッケルめっきと金めっきに関しても、配線の上面のみに施すことが求められるようになってきた。というのは、ニッケルめっきは配線上面の金めっきがワイヤボンディング、フリップ接続等により銅製の配線へ拡散するのを防止し、ICとの接合時の配線硬度を保つためのもので、配線側面には不要だからである。配線側面までニッケルめっきすることは、不要なニッケルを消費し、過度なニッケルめっきにより配線の屈曲性を損ない、ニッケルめっきの厚みのバラツキが配線幅の寸法のバラツキを大きくするからである。
しかし、ニッケルめっきを配線の側面には施さず上面のみに施すには、ニッケルめっき時に配線側面をカバーするなどの策が必要であるが、求められる高密度化、微細化をかなえつつこれを行うのは容易でなく、たとえ実施できたとしても大幅なコスト高となるなどの課題があった。
本発明は、上記の課題を解決するためなされたものであり、その目的とするところは、銅配線にニッケルめっきが施されたCOF配線基板において、配線の側面にニッケルめっき層を有さないCOF配線基板の製造方法を提供することにある。
上記課題を解決すべく本願発明者は種々の検討を行った結果、配線形成用めっきレジストを除去する前にニッケルめっきを施せば、前記課題を解決できることを見出し本発明に至った。
すなわち、本発明によるCOF用配線基板の製造方法は、絶縁性フィルムの表面にシード層と導電層とレジスト層とを順次積層してなる基材を準備し、所定の配線パターンを有するマスクを用いて前記レジスト層を露光し現像して得られる開口部が配線パターンとなるめっき用マスクを得、次いで、電気銅めっき法により配線パターンを形成し、次いで、前記めっき用マスクを除去することなく前記シード層除去後にニッケルめっき厚が0.1μm〜1.0μmとなるように予め溶解分だけ厚くニッケルめっきを施し、その後前記めっき用マスク、前記導電層、前記シード層を順次除去し、次に配線に金めっきを施すことを特徴とする。
そして、本発明によれば、好ましくは、前記金めっきを施す前あるいは前記金めっきを施した後、所定部分にソルダーレジストをコートする
そして、本発明によれば、上記ニッケルめっきは、好ましくは、電解ニッケルめっき及び/又は無電解ニッケルめっきである。
本発明によれば、配線形成用の感光性レジストをニッケルめっきの側面めっき防止用にも使うことで、何ら特別な工程を加えることなく、容易に精度よく配線上面だけにニッケルめっきを施すことができる。これにより、配線幅の寸法精度は、ニッケルめっきの厚みのバラツキに全く影響されない。また、硬度の高いニッケルめっきを配線全体には施さないので、配線の屈曲性もより良好となり、ニッケル自体の使用量も減らすことができる。その結果、配線部分に高精度なニッケル金めっきの施された、より安価なCOF基板の製造が容易となる。
以下、本発明による配線基板の製造方法の一実施例を図1を用いて説明する。
先ず、図1(1)に示すように、絶縁性フィルム上にスパッタ法にてシード層を形成する。絶縁性フィルムとしては、ポリイミドフィルムやポリアミドフィルムが使用でき、ポリイミドとしては、東レデュポン社製のカプトン、宇部興産製のユーピレックス、カネカ製のアピカルなど一般的なポリイミドフィルムが使用可能である。シード層の材質としては、ニッケル−クロム合金等の如き絶縁性フィルムとの密着性が良好で、耐食性などに優れたものが選択される。次に図1(2)に示すように、シード層の表面全面に銅などの導電層を形成する。
次に、図1(3)に示すように、形成された導電層上に、感光性ドライフィルムレジストあるいは感光性液状レジストで所定のパターンを形成する。この際、最終COF基板の配線部にあたる部分のレジストが除去され開口されるようにパターンを形成する。その配線パターン開口部に、図1(4)に示すように、絶縁性フィルム端部の導電層を通じて通電し、銅めっきにて配線を形成する。さらに、図1(5)に示すように、この配線上に所定の厚みのニッケルめっきを電解めっきあるいは無電解めっきにて施す。ニッケルめっきの厚みとしては、0.1〜1.0μm程度が望ましいが、後のシード層除去時にニッケルが溶解する場合は、あらかじめ所定の厚みより、その溶解分だけ厚みを厚くめっきをしておく。
その後、図1(6)に示すように、感光性レジストを水酸化ナトリウム溶液などにより除去する。レジスト除去後、図1(7)に示すように、銅または銅合金からなる導電層を除去する。次に、図1(8)に示すように、シード層を溶解除去することにより、所定のニッケルめっき付き配線パターンが形成される。
その後、図1(9)に示すように、配線の全面に電解あるいは無電解めっきにて金めっきを施し、最後に、図1(10)に示すように、所定部分にソルダーレジストをコートして、COF基板を完成する。ソルダーレジストのコートは、金めっき工程の前に行ってもよい。ソルダーレジストとしては、日本ポリテック社製のNPR−3300などが使用できる。
図2は上記の如く形成された配線の拡大断面を、図3は従来法により形成された配線の拡大断面を夫々示しているが、これらの図から明らかなように、本発明方法により形成された配線には、ニッケルめっき層は配線上面にしか施されていない。
本発明による配線基板の製造方法の一実施例を示す工程図である。 本発明方法により形成された配線の拡大断面図である。 従来方法により形成された配線の拡大断面図である。

Claims (3)

  1. 絶縁性フィルムの表面にシード層と導電層とレジスト層とを順次積層してなる基材を準備し、所定の配線パターンを有するマスクを用いて前記レジスト層を露光し現像して得られる開口部が配線パターンとなるめっき用マスクを得、次いで、電気銅めっき法により配線パターンを形成し、次いで、前記めっき用マスクを除去することなく前記シード層除去後にニッケルめっき厚が0.1μm〜1.0μmとなるように予め溶解分だけ厚くニッケルめっきを施し、その後前記めっき用マスク、前記導電層、前記シード層を順次除去し、次に配線に金めっきを施すことを特徴とするCOF配線基板の製造方法
  2. 前記金めっきを施す前あるいは前記金めっきを施した後、所定部分にソルダーレジストをコートする請求項1に記載のCOF配線基板の製造方法。
  3. 前記ニッケルめっきが電解ニッケルめっき及び/又は無電解ニッケルめっきである請求項1又は2に記載のCOF配線基板の製造方法。
JP2007238407A 2007-09-13 2007-09-13 Cof配線基板の製造方法 Active JP5061805B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007238407A JP5061805B2 (ja) 2007-09-13 2007-09-13 Cof配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007238407A JP5061805B2 (ja) 2007-09-13 2007-09-13 Cof配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009071066A JP2009071066A (ja) 2009-04-02
JP5061805B2 true JP5061805B2 (ja) 2012-10-31

Family

ID=40607007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007238407A Active JP5061805B2 (ja) 2007-09-13 2007-09-13 Cof配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5061805B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213133A1 (ja) * 2019-04-18 2020-10-22 パナソニック・タワージャズセミコンダクター株式会社 半導体装置
CN111584436A (zh) * 2020-05-27 2020-08-25 上海天马微电子有限公司 覆晶薄膜及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106181A (ja) * 1982-12-10 1984-06-19 東洋紙業株式会社 プリント配線基板の製造方法
JP2001068828A (ja) * 1999-08-27 2001-03-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2002026172A (ja) * 2000-07-07 2002-01-25 Nec Kansai Ltd フレキシブル配線基板およびその製造方法
JP4211246B2 (ja) * 2001-07-23 2009-01-21 日立電線株式会社 配線基板の製造方法
JP4622181B2 (ja) * 2001-07-24 2011-02-02 ソニー株式会社 電子部品実装基板の製造方法

Also Published As

Publication number Publication date
JP2009071066A (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
US7537668B2 (en) Method of fabricating high density printed circuit board
JP2006278774A (ja) 両面配線基板の製造方法、両面配線基板、およびそのベース基板
US20050274689A1 (en) Printed wiring board, production process thereof and semiconductor device
TW201720241A (zh) 多層撓性印刷配線板及其製造方法
TWI400024B (zh) 配線基板及其製造方法
TWI603659B (zh) Printed circuit board and connector to connect the circuit board
JP2006278837A (ja) フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
JP2006310491A (ja) 配線回路基板および配線回路基板の製造方法
JP2007013018A (ja) 配線回路基板
US20070023877A1 (en) Chip on flex tape with dimension retention pattern
US20200389980A1 (en) Systems and Methods of Manufacturing Circuit Boards
JP5061805B2 (ja) Cof配線基板の製造方法
CN101310571A (zh) 印刷线路板及其制造方法和使用方法
KR20110009790A (ko) 플렉서블 인쇄 회로 기판 및 그 제조 방법
JP2010016061A (ja) プリント配線板およびその製造方法
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
JP4549807B2 (ja) 多層プリント配線板の製造方法、多層プリント配線板及び電子装置
JP4345742B2 (ja) 配線基板及びその製造方法
JP4882857B2 (ja) フレキシブルプリント回路板
JP2008263026A (ja) Cof配線基板およびその製造方法
JP2002198635A (ja) 配線板及びその製造方法
WO2005027221A1 (en) Chip on flex tape with dimension retention pattern
JPH10270630A (ja) 半導体装置用基板及びその製造方法
JP2005332906A (ja) フレキシブルプリント配線板及びその製造方法
JP4415985B2 (ja) 金属転写板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

R150 Certificate of patent or registration of utility model

Ref document number: 5061805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3