JP3885330B2 - 半導体装置用基板及びその製造方法 - Google Patents
半導体装置用基板及びその製造方法 Download PDFInfo
- Publication number
- JP3885330B2 JP3885330B2 JP00065098A JP65098A JP3885330B2 JP 3885330 B2 JP3885330 B2 JP 3885330B2 JP 00065098 A JP00065098 A JP 00065098A JP 65098 A JP65098 A JP 65098A JP 3885330 B2 JP3885330 B2 JP 3885330B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- forming
- component mounting
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、部品実装用ランドを有する半導体装置用基板及びその製造方法に係り、特に、部品実装用ランドが高密度のときでも、絶縁性を維持しつつ、高い信頼性で電気的検査を実行し得る半導体装置用基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器は、電子手帳や携帯電話に代表されるように、高密度化が図られている。これに伴い、ＬＳＩ等の半導体チップを実装するための半導体装置用基板も配線パターンの高密度化が進んでいる。
【０００３】
この種の半導体装置用基板では、半導体チップが実装されて所定の回路が構成される。ここで、半導体装置用基板の配線パターンに異常があると、回路が正常に動作せず、電子機器を不良品にしてしまう。
従って、通常、半導体チップの実装前に、半導体装置用基板は配線パターンの導通及び絶縁の適否について、部品（半導体チップ）実装用ランドに検査用端子などを接触させることにより、電気的検査が行なわれる。なお、言うまでもなく、この種の電気的検査には、検査用端子と部品実装用ランドとの接触の信頼性が要求される。
【０００４】
図９及び図１０は夫々異なる構造の半導体装置用基板における部品実装用ランド及びその周辺構成を示す部分断面図である。図９に示す構造は、絶縁基板１上に貼着又はめっき等で形成された銅層がエッチングによりパターニングされ、所定の配線パターンをもつ配線層２及び部品実装用ランド３が形成されている。また、配線層２上には、表面保護用のソルダレジスト層４が形成されている。部品実装用ランド３上には、ニッケル−金等のめっき層３ａが形成されている。すなわち、図９に示す構造では、配線層２上の部品実装用ランド３以外の部分がソルダレジスト層４で保護されており、部品実装用ランド３がソルダレジスト層４表面よりもかなりくぼんだ位置にある。
【０００５】
一方、図１０に示す構造は、絶縁基板６表面に触媒（図示せず）が付与され、触媒上に感光性樹脂等でレジスト層７が形成される。レジスト層７から露出した部分には無電解めっきが施されて配線層８が形成される。なお、レジスト層７はそのまま絶縁層の一部として用いられる。そして、露出した配線層８上には、ニッケル−金等のめっき層８ａが形成されている。すなわち、図１０に示す構造では、配線層８、部品実装用ランド９及び絶縁層７が互いに略同一平面上に形成されており、配線層８上はソルダレジスト等では保護されていない。なお、配線層８上を保護すると、図９に示す構造と同じになる。また、フルアディティブ基板も図１０に示す構造と考えられる。
【０００６】
【発明が解決しようとする課題】
しかしながら以上のような半導体装置用基板では、図９に示す構造の場合、部品実装用ランド３表面がほぼソルダレジスト層４の厚みの分、表面よりもくぼんだ位置にある。このため、配線層２の高密度化と共に、部品実装用ランド３の高密度化が進むと（例えば、ランドの幅が３５μｍ、ランド間の間隙が５０μｍという高密度なランドがある）、電気的検査の際に、ランド３周囲のソルダレジスト層４が障害となって、ランド３に接触させる検査用端子が十分に接触しない問題が発生する。
【０００７】
すなわち、図９に示す構造では、部品実装用ランド３がソルダレジスト層４よりもその厚みの分、くぼんだ位置にあるので、ソルダレジスト層４が厚く、ランド３寸法が小さいときには、検査用端子がランド３に当らず、電気的検査が困難となる。
【０００８】
特に、部品実装用ランド３と検査用端子との接触の信頼性を高めるために、両者を異方導電性ゴム等の導電性弾性体を介して接触させる場合、さらに、接触が困難となる。また、ソルダレジスト層４を薄くすると、ピンホール等が生じ、配線層２を露出させる可能性があり、絶縁性を低下させる問題がある。
【０００９】
また、部品実装用ランド３の表面に金めっきを施す場合、金めっきに耐えるためには通常１５〜２０μｍ程度の厚さでソルダレジスト層４を形成しなくてはならない。
【００１０】
一方、図１０に示す構造では、部品実装用ランド９が配線層８及び絶縁層７と同一平面にあるので電気的検査は可能であるものの、配線層８の表面がソルダレジスト層で保護されてないため、表面の絶縁性に不安があるという問題がある。また、部品実装用ランド３の保護用にＡｕめっきを施す場合には、ランド３以外の配線層２部分にもめっき層８ａが形成されるため、コスト高となる問題がある。また一方、ソルダレジスト層をランド９以外の配線層８部分に印刷すると、図９に示す構造と同じ構造になり、電気的検査が困難となる。
【００１１】
また、部品実装用ランド３がソルダレジスト層４より突出していると、半導体装置用基板の製造工程中や輸送中等に、製造装置と、あるいは基板同士が接触してランドの表面が傷つくという欠点を有している。
【００１２】
本発明は上記実情を考慮してなされたもので、部品実装用ランドが高密度のときでも、絶縁性を維持しつつ、高い信頼性で電気的検査を実行し得る半導体装置用基板及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の骨子は、部品実装用ランド以外の配線層上に表面保護層を形成し、且つ部品実装用ランドを表面保護層よりも１０μｍ以下の範囲でくぼめて形成した構成により、絶縁性を維持しつつ、高い信頼性での電気的検査の実行を図ることにある。
【００１４】
部品実装用ランドを突出させる構造としては、例えば、部品実装用ランド以外の配線層をハーフエッチング等の方法で薄くしてその上に表面保護層を設けた構成、あるいは部品実装用ランドとなるランド領域を導電体層の形成により厚くしつつランド領域以外の配線層上に表面保護層を設けた構成などが考えられる。
【００１５】
以上のような本発明の骨子に基づいて、具体的には以下のような手段が講じられる。
請求項１に対応する発明は、絶縁基板と、前記絶縁基板上に所定の配線パターンを有して形成された配線層と、前記配線層の表面に形成され、検査用端子を接触させる部品実装用ランドと、前記配線層を部分的に露出させ、且つ前記配線層のほぼ全面を覆う表面保護層とを備え、前記部品実装用ランドは、前記露出された配線層の表面に形成され、且つ配線層の他の部分より厚く形成され、前記表面保護層の表面位置よりも１０μｍ以下の範囲でくぼんだ位置に表面を有し、前記表面保護層から露出している半導体装置用基板である。
【００１６】
また、請求項２に対応する発明は、請求項１に対応する半導体装置用基板の製造方法において、（Ａ）表面に銅層が形成された絶縁基板を用い、前記銅層上に選択的に第１レジスト層を形成する工程と、（Ｂ）前記第１レジスト層の形成後、前記銅層を選択的にエッチングし、前記配線層を形成する工程と、（Ｃ）前記配線層の形成後、前記第１レジスト層を除去し、前記配線層上で前記部品実装用ランドとなるランド領域上に第２レジスト層を形成する工程と、（Ｄ）前記第２レジスト層の形成後、ハーフエッチングにより、前記ランド領域以外の配線層を薄くする工程と、（Ｅ）前記ハーフエッチングの完了後、前記第２レジスト層を除去し、当該薄くした配線層上に前記表面保護層を形成する工程とを含んでいる半導体装置用基板の製造方法である。
【００１７】
さらに、請求項３に対応する発明は、請求項１に記載の半導体装置用基板の製造方法において、（Ａ）前記絶縁基板を用い、前記絶縁基板上のほぼ全面に銅層を形成後、この銅層上に選択的に第１レジスト層を形成する工程と、（Ｂ）前記第１レジスト層間で露出された銅層上に前記配線層を形成する工程と、（Ｃ）前記第１レジスト層及び前記配線層上に選択的に第２レジスト層を形成する工程と、（Ｄ）前記第２レジスト層間で露出された配線層上に前記部品実装用ランドを形成する工程と、（Ｅ）前記第１及び第２レジスト層を剥離する工程と、（Ｆ）ソフトエッチングにより、前記配線層以外の部分の銅層を除去する工程と、（Ｇ）前記部品実装用ランド以外の配線層及び前記絶縁基板上に前記表面保護層を形成する工程とを含んでいる半導体装置用基板の製造方法である。
【００１８】
請求項１に記載の半導体装置用基板の製造方法において、（Ａ）前記絶縁基板を用い、前記絶縁基板上に選択的に第１レジスト層を形成する工程と、（Ｂ）前記第１レジスト層間で露出された絶縁基板上に前記配線層を形成する工程と、（Ｃ）前記第１レジスト層及び前記配線層上に選択的に第２レジスト層を形成する工程と、（Ｄ）前記第２レジスト層間で露出された配線層上に前記部品実装用ランドを形成する工程と、（Ｅ）前記第１及び第２レジスト層を剥離する工程と、（Ｆ）前記部品実装用ランド以外の配線層及び前記絶縁基板上に前記表面保護層を形成する工程とを含んでいる半導体装置用基板の製造方法である。
【００１９】
（作用）
従って、請求項１に対応する発明は以上のような手段を講じたことにより、部品実装用ランド以外の配線層上に表面保護層を形成したので、部品実装用ランドが高密度のときでも、絶縁性を維持することができ、且つ部品実装用ランドを表面保護層よりも１０μｍ以下の範囲でくぼめて形成したので、高い信頼性で電気的検査を実行することができる。
【００２０】
また、請求項２に対応する発明は、配線層の形成後、ランド領域以外の配線層を薄くし、当該薄くした配線層上に表面保護層を形成するので、請求項１に対応する作用をもつ構造を容易且つ確実に製造することができる。
【００２１】
さらに、請求項３に対応する発明は、ほぼ全面に銅層を形成する工程と、銅層上に選択的に配線層を形成する工程と、配線層以外の銅層をソフトエッチングで除去する工程とを含んでいるので、請求項１に対応する作用をもつ構造をセミアディティブ法により、容易且つ確実に製造することができる。
【００２２】
また、請求項４に対応する発明は、絶縁基板上に選択的に配線層を形成する工程を含んでいるので、請求項１に対応する作用をもつ構造をフルアディティブ法により、容易且つ確実に製造することができる。
【００２３】
【発明の実施の形態】
以下、本発明の各実施形態について図面を参照しながら説明する。
【００２４】
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体装置用基板の構成を示す断面図である。この半導体装置用基板は、絶縁基板１１と、絶縁基板１１上に所定の配線パターンを有して形成された配線層１２と、配線層１２を部分的に露出させ、且つ配線層１２のほぼ全面を覆う表面保護層としてのソルダレジスト層１３と、露出された配線層１２の表面に形成され、ソルダレジスト層１３の表面位置よりも１０μｍ以下の範囲で突出した位置に表面を有する部品実装用ランド１４とを備えている。
【００２５】
ここで、絶縁基板１１は、３５μｍ厚の銅層を表面に有する０．４ｍｍ厚のガラスエポキシからなるものであり、ここでは、ＣＣＬ−ＥＬ１７０（三菱ガス化学製）が用いられている。なお、銅層は、貼着、めっき又はスパッタ等、どのような方法で絶縁基板１１の表面に形成されていてもよい。また、絶縁基板１１は、既に内部に配線が形成された多層配線板であってもよい。これら銅層の形成方法や絶縁基板１１の変形例は、他の実施形態にも共通である。
【００２６】
部品実装用ランド１４は、表面に保護用のニッケル−金のめっき層１４ａが形成されている。
【００２７】
次に、このような半導体装置用基板の製造方法及び作用を図２〜図４を用いて説明する。
いま、図２（ａ）に示すように、表面に銅層１２ａを有する絶縁基板１１が用意され、ドライフィルムとの密着性をあげるため、バフによる機械研磨と、硫酸と過酸化水素の混合水溶液による化学研磨を行なう。図２（ｂ）に示すように、この絶縁基板１１の両面に第１レジスト層としてのドライフィルム（日立化成製、商品名：フォテック）１５が貼着される。
【００２８】
続いて、図示しないパターンフィルムが重ね合され、ＵＶ光が照射され、炭酸ナトリウム溶液で現像が行なわれ、図２（ｃ）に示すように、銅層１２ａ上のドライフィルム１５が所望の配線パターンと同じパターンに形成される。
【００２９】
また、塩化第二銅溶液がスプレーで吹き付けられ、銅層１２ａの露出部分が腐食させられ、除去されて配線層１２が形成される。さらに、５％ＮａＯＨ溶液がスプレーで吹き付けられ、ドライフィルム１５が完全に除去され、図２（ｄ）に示すように、配線層１２が露出される。
【００３０】
次に、図２（ｅ）に示すように、両面に第２レジスト層としてのドライフィルム（旭化成工業（株）製、商品名サンフォート）１６が貼着される。このドライフィルム１６は、配線層１２の凹凸を埋込むため、貼着時に十分に軟化して凹凸に追従するタイプであり、且つ配線層１２の厚さより厚い５０μｍ厚のものを用いた。
【００３１】
次いで、前述同様のＵＶ照射・現像工程により、図３（ａ）に示すように、部品実装用ランド１４となる領域のみを残してドライフィルム１６が除去される。
【００３２】
また、前述同様の塩化第二銅溶液の吹付け工程により、露出していた配線層１２がハーフエッチングによって薄く形成されたが、このとき配線層１２を１８μｍ厚にするようにエッチング時間が調節された。そして同様に、５％ＮａＯＨ溶液の吹付け工程により、図３（ｂ）に示すように、ドライフィルム１６が除去される。
【００３３】
ソルダレジストとして、ＰＳＲ−４０００（太陽インキ製造（株）製）を平面上に印刷し、露光・現像することにより、部品実装用ランド１４上のソルダレジストを除去し、図３（ｃ）に示すように、ソルダレジスト層１３が部品実装用ランド１４以外の配線層１２を保護するように形成される。 なお、ソルダレジストの印刷は、配線層１２を形成していない平面の絶縁基板上に印刷し、９０℃で３０分間ベーキングし、露光・現像し、さらに、１３０℃で６０分間ベーキングした場合、膜厚２５μｍとなる条件で行なわれた。
【００３４】
しかる後、図１に示したように、部品実装用ランド１４上に、２μｍ厚のＮｉめっき及び０．０５μｍ厚のＡｕめっきが順次施されてめっき層１４ａが形成され、半導体装置用基板が完成する。ここで、図４に拡大して示すように、部品実装用ランド１４の厚さを測定したところ、３０μｍであった。また、ハーフエッチングで薄くした配線層１２の厚さをその上に形成したソルダレジスト層１３の厚さとあわせて測定したところ、３５μｍであった。
【００３５】
これにより、電気的検査の際に、検査用端子がソルダレジスト層に遮られることなく、確実に部品実装用ランドに接触するようになったので、高い信頼性を有して電気的検査を実行することができる。
例えば、本実施形態に係る半導体装置用基板を１００枚、検査用端子を接触させて検査したが、検査用端子の接触不良が原因と考えられる検査不良は発生しなかった。ソルダレジスト層１３と部品実装用ランド１４との高さの差がほとんど無いため、電気的検査を容易に実行することができる。
【００３６】
また、部品実装用ランド１４以外の配線層１２表面は、ソルダレジスト層１３で覆われているので、表面層のマイグレーション等が発生しにくくなり、絶縁性を維持することができる。
【００３７】
さらに、部品実装用ランド１４が厚く形成される構造のため、ランド１４の強度が増加されるので、ワイヤボンディング等により、部品を実装する際の安定性を向上させることができる。
【００３８】
上述したように本実施形態によれば、部品実装用ランド１４以外の配線層１２上にソルダレジスト層１３を形成したので、部品実装用ランド１４が高密度に形成されたときでも、絶縁性を維持でき、また、部品実装用ランド１４をソルダレジスト層１３よりも１０μｍ以下の範囲でくぼめて形成した構成としたので、高い信頼性で電気的検査を実行することができる。
【００３９】
また、配線層１２の形成後、ランド１４領域以外の配線層を薄くし、当該薄くした配線層１２上にソルダレジスト層１３を形成するという工程により、図１に示す構造を容易且つ確実に製造することができる。
【００４０】
（第２の実施形態）
図５は本発明の第２の実施形態に係る半導体装置用基板の構成を示す断面図である。この半導体装置用基板は、絶縁基板２１と、絶縁基板２１上に所定の配線パターンを有して形成された下側配線層２２と、下側配線層２２のうちバイアホール２３で接続される部分のみを露出させ、下側配線層２２のほぼ全面を覆う絶縁層２４と、絶縁層２４上に別の配線パターンを有し、且つバイアホール２３を介して下側配線層２２に接続されるように形成された上側配線層２５と、上側配線層２５を部分的に露出させ、且つ上側配線層２５のほぼ全面を覆うソルダレジスト層２６と、露出された上側配線層２５の表面に形成され、ソルダレジスト層２３の表面位置よりも１０μｍ以下の範囲でくぼんだ位置に表面を有する部品実装用ランド２７とを備えている。
【００４１】
ここで、絶縁基板２１は、１８μｍ厚の銅層を表面に有する０．４ｍｍ厚のガラスエポキシからなるものが用いられている。
絶縁層２４は、絶縁樹脂インキの塗布、露光、現像により、形成される。この絶縁樹脂インキは、ここではＰＳＲ−４０００（太陽インキ製造（株）製）が用いられる。
【００４２】
部品実装用ランド２７は、前述同様に、表面に保護用のニッケル−金のめっき層２７ａが形成されている。
【００４３】
次に、このような半導体装置用基板の製造方法及び作用を図６〜図８を用いて説明する。
前述同様に、図６（ａ）に示すように、絶縁基板２１上の銅層がエッチングされることにより、絶縁基板２１上に下側配線層２２が形成される。但し、下側配線層２２の厚さは１８μｍである。
続いて、絶縁基板２１裏面にドライフィルム２８が貼着される一方、絶縁基板２１表面に絶縁樹脂インキが約５０μｍ厚に塗布される。表面の絶縁樹脂インキは、前述同様に露光・現像される。これにより、図６（ｂ）に示すように、バイアホール２３となる部分を露出させつつ下側配線層２２上に絶縁層２４が形成される。
【００４４】
過マンガン酸カリウムを含む溶液によって絶縁層２４表面が粗化された後、図６（ｃ）に示すように、無電解銅めっきにより、全面に０．５μｍ厚の銅膜２５ａが形成される。また、裏面のドライフィルム２８は剥離される。
【００４５】
次に、第１レジスト層として表面の銅膜２５ａ上に２５μｍ厚のドライフィルムが貼着され、裏面にも同様にドライフィルム２９が貼着される。図６（ｄ）に示すように、銅膜２５ａ上のドライフィルム２９は、前述同様の露光・現像により、上側配線層２５の配線パターンを露出させるための逆パターンに形成される。
【００４６】
図７（ａ）に示すように、電解銅めっきを行ない、ドライフィルム２９から露出された銅膜２５ａ上に２７μｍ厚の銅層２５ｂを析出させる。
第１レジスト層及び銅層２５ｂ上に第２レジスト層としてドライフィルム３０が貼着され、前述同様の露光・現像工程により、図７（ｂ）に示すように、部品実装用ランド２７となる領域の銅層２５ｂを露出させるための逆パターンにドライフィルム３０が形成される。
【００４７】
図７（ｃ）に示すように、電解銅めっきを行ない、露出された銅層２５ａ上に４μｍ厚の銅層を析出させることにより、部品実装用ランド２７が形成される。続いて、ＮａＯＨ溶液がスプレーで吹付けられ、第１，第２レジスト層であるドライフィルム２９，３０が剥離されて銅膜２５ａが露出される。この銅膜２５ａは、図７（ｄ）に示すように、露出された部分がソフトエッチングによって除去される。
【００４８】
以下前述同様に、図７（ｅ）に示すように、部品実装用ランド２７のみを露出させるように第１の実施形態と同様の条件で全面にソルダレジスト層２６が形成される。また同様に、図５に示したように、３μｍ厚のＮｉめっき及び０．０５μｍ厚のＡｕめっきが順次施されてめっき層２７ａが形成され、半導体装置用基板が完成する。
【００４９】
この半導体装置用基板は、図８に示すように、部品実装用ランド２７が３０μｍ厚であり、部品実装用ランド２７周辺の配線層とその上のソルダレジスト層２６の合計の厚さを測定したところ、４０μｍであった。
【００５０】
これにより、この半導体装置用基板は、第１の実施形態と同様に、高い信頼性で電気的検査を容易に行なうことができ、且つソルダレジスト層２６により、絶縁性を維持することができる。また同様に、厚い部品実装用ランド２７により、実装の安定性を向上させることができる。また、第１の実施形態同様に、本実施形態に係る半導体装置用基板を１００枚、検査用端子を接触させて検査したが、検査用端子の接触不良が原因と考えられる検査不良は発生しなかった。
【００５１】
上述したように第２の実施形態によれば、第１の実施形態と同様の作用効果を得ることができる半導体装置用基板をセミアディティブ法によって容易且つ確実に製造することができる。
【００５２】
（第３の実施形態）
第３の実施形態は、フルアディテイブ法によるもので、半導体装置用基板としては、第２実施形態即ち図５と同様である。
【００５３】
製造方法については第２実施形態と異なる点についてのみ説明する。
【００５４】
まず、図６（ｃ）において、無電解銅めっきを全面に形成する工程を行わず、表面が粗化された絶縁層２４上に２５μｍ厚のドライフィルムが貼着される。裏面にドライフィルム２９が貼着されることは第２実施形態と同様である。
【００５５】
そして図７（ａ）で露出する絶縁層２４上に形成する銅層２５ｂを２５μｍ厚で形成する。
【００５６】
また、図７（ｃ）で露出された銅層２５の上に６μｍ厚の銅層を析出させ、部品実装用ランド２７を形成する。
【００５７】
そして第３の実施形態においては、Ｎｉめっき、Ａｕめっきは行わず、部品実装用ランド表面にフラックスを塗布した。もちろん、Ｎｉめっき、Ａｕめっきを施す工程を採用してもよい。
【００５８】
この半導体装置用基板も第２実施形態と同様に、部品実装用ランド２７と、その周辺の配線層とソルダレジスト層２６の合計と、の厚さを測定したところ、それぞれ３０μｍ，４０μｍであった。
【００５９】
このように、第３の実施形態によれば、第１，第２の実施形態と同様の作用効果を得ることができる半導体装置用基板をフルアディティブ法によって容易且つ確実に製造することができる。
【００６０】
（他の実施形態）
なお、上記第１乃至第３の実施形態では、絶縁層及び配線層からなるビルドアップ層を１層設けた場合について説明したが、これに限らず、複数層のビルドアップ層を積層させた構成としても、本発明を同様に実施して同様の効果を得ることができる。
【００６１】
また、上記第１乃至第３の実施形態では、片面のみに配線層及び部品実装用ランドを有する基板構造について説明したが、これに限らず、両面に配線層及び部品実装用ランドを有して両面間の配線層がスルーホールを介して電気的に接続された基板構造であっても、本発明を同様に実施して同様の効果を得ることができる。
【００６２】
すなわち、本発明は、部品実装用ランド以外の配線層上に表面保護層を形成し、且つ部品実装用ランドを表面保護層よりも突出して形成した表面構造を有していれば、内部構造を変形させた構成（例えば、両面のビルドアップ層、複数のビルドアップ層、内部に配線を有する多層配線板あるいはガラスエポキシ以外の基板材料など）をも包含している。
【００６３】
その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
【００６４】
【発明の効果】
以上説明したように本発明によれば、部品実装用ランドが高密度のときでも、絶縁性を維持しつつ、高い信頼性で電気的検査を実行できる半導体装置用基板及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置用基板の構成を示す断面図
【図２】同実施形態における製造方法を説明するための工程断面図
【図３】同実施形態における製造方法を説明するための工程断面図
【図４】同実施形態における部品実装用ランドの構成を説明するための拡大断面図
【図５】本発明の第２の実施形態に係る半導体装置用基板の構成を示す断面図
【図６】同実施形態における製造方法を説明するための工程断面図
【図７】同実施形態における製造方法を説明するための工程断面図
【図８】同実施形態における部品実装用ランドの構成を説明するための拡大断面図
【図９】従来の部品実装用ランド及びその周辺構成を示す部分断面図
【図１０】従来の部品実装用ランド及びその周辺構成を示す部分断面図
【符号の説明】
１１，２１…絶縁基板
１２…配線層
１２ａ，２５ｂ…銅層
１３，２６…ソルダレジスト層
１４，２７…部品実装用ランド
１４ａ，２７ａ…めっき層
１５，１６，２８，２９，３０…ドライフィルム
２２…下側配線層
２３…バイアホール
２４…絶縁層
２５…上側配線層
２５ａ…銅膜
【発明の属する技術分野】
本発明は、部品実装用ランドを有する半導体装置用基板及びその製造方法に係り、特に、部品実装用ランドが高密度のときでも、絶縁性を維持しつつ、高い信頼性で電気的検査を実行し得る半導体装置用基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器は、電子手帳や携帯電話に代表されるように、高密度化が図られている。これに伴い、ＬＳＩ等の半導体チップを実装するための半導体装置用基板も配線パターンの高密度化が進んでいる。
【０００３】
この種の半導体装置用基板では、半導体チップが実装されて所定の回路が構成される。ここで、半導体装置用基板の配線パターンに異常があると、回路が正常に動作せず、電子機器を不良品にしてしまう。
従って、通常、半導体チップの実装前に、半導体装置用基板は配線パターンの導通及び絶縁の適否について、部品（半導体チップ）実装用ランドに検査用端子などを接触させることにより、電気的検査が行なわれる。なお、言うまでもなく、この種の電気的検査には、検査用端子と部品実装用ランドとの接触の信頼性が要求される。
【０００４】
図９及び図１０は夫々異なる構造の半導体装置用基板における部品実装用ランド及びその周辺構成を示す部分断面図である。図９に示す構造は、絶縁基板１上に貼着又はめっき等で形成された銅層がエッチングによりパターニングされ、所定の配線パターンをもつ配線層２及び部品実装用ランド３が形成されている。また、配線層２上には、表面保護用のソルダレジスト層４が形成されている。部品実装用ランド３上には、ニッケル−金等のめっき層３ａが形成されている。すなわち、図９に示す構造では、配線層２上の部品実装用ランド３以外の部分がソルダレジスト層４で保護されており、部品実装用ランド３がソルダレジスト層４表面よりもかなりくぼんだ位置にある。
【０００５】
一方、図１０に示す構造は、絶縁基板６表面に触媒（図示せず）が付与され、触媒上に感光性樹脂等でレジスト層７が形成される。レジスト層７から露出した部分には無電解めっきが施されて配線層８が形成される。なお、レジスト層７はそのまま絶縁層の一部として用いられる。そして、露出した配線層８上には、ニッケル−金等のめっき層８ａが形成されている。すなわち、図１０に示す構造では、配線層８、部品実装用ランド９及び絶縁層７が互いに略同一平面上に形成されており、配線層８上はソルダレジスト等では保護されていない。なお、配線層８上を保護すると、図９に示す構造と同じになる。また、フルアディティブ基板も図１０に示す構造と考えられる。
【０００６】
【発明が解決しようとする課題】
しかしながら以上のような半導体装置用基板では、図９に示す構造の場合、部品実装用ランド３表面がほぼソルダレジスト層４の厚みの分、表面よりもくぼんだ位置にある。このため、配線層２の高密度化と共に、部品実装用ランド３の高密度化が進むと（例えば、ランドの幅が３５μｍ、ランド間の間隙が５０μｍという高密度なランドがある）、電気的検査の際に、ランド３周囲のソルダレジスト層４が障害となって、ランド３に接触させる検査用端子が十分に接触しない問題が発生する。
【０００７】
すなわち、図９に示す構造では、部品実装用ランド３がソルダレジスト層４よりもその厚みの分、くぼんだ位置にあるので、ソルダレジスト層４が厚く、ランド３寸法が小さいときには、検査用端子がランド３に当らず、電気的検査が困難となる。
【０００８】
特に、部品実装用ランド３と検査用端子との接触の信頼性を高めるために、両者を異方導電性ゴム等の導電性弾性体を介して接触させる場合、さらに、接触が困難となる。また、ソルダレジスト層４を薄くすると、ピンホール等が生じ、配線層２を露出させる可能性があり、絶縁性を低下させる問題がある。
【０００９】
また、部品実装用ランド３の表面に金めっきを施す場合、金めっきに耐えるためには通常１５〜２０μｍ程度の厚さでソルダレジスト層４を形成しなくてはならない。
【００１０】
一方、図１０に示す構造では、部品実装用ランド９が配線層８及び絶縁層７と同一平面にあるので電気的検査は可能であるものの、配線層８の表面がソルダレジスト層で保護されてないため、表面の絶縁性に不安があるという問題がある。また、部品実装用ランド３の保護用にＡｕめっきを施す場合には、ランド３以外の配線層２部分にもめっき層８ａが形成されるため、コスト高となる問題がある。また一方、ソルダレジスト層をランド９以外の配線層８部分に印刷すると、図９に示す構造と同じ構造になり、電気的検査が困難となる。
【００１１】
また、部品実装用ランド３がソルダレジスト層４より突出していると、半導体装置用基板の製造工程中や輸送中等に、製造装置と、あるいは基板同士が接触してランドの表面が傷つくという欠点を有している。
【００１２】
本発明は上記実情を考慮してなされたもので、部品実装用ランドが高密度のときでも、絶縁性を維持しつつ、高い信頼性で電気的検査を実行し得る半導体装置用基板及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の骨子は、部品実装用ランド以外の配線層上に表面保護層を形成し、且つ部品実装用ランドを表面保護層よりも１０μｍ以下の範囲でくぼめて形成した構成により、絶縁性を維持しつつ、高い信頼性での電気的検査の実行を図ることにある。
【００１４】
部品実装用ランドを突出させる構造としては、例えば、部品実装用ランド以外の配線層をハーフエッチング等の方法で薄くしてその上に表面保護層を設けた構成、あるいは部品実装用ランドとなるランド領域を導電体層の形成により厚くしつつランド領域以外の配線層上に表面保護層を設けた構成などが考えられる。
【００１５】
以上のような本発明の骨子に基づいて、具体的には以下のような手段が講じられる。
請求項１に対応する発明は、絶縁基板と、前記絶縁基板上に所定の配線パターンを有して形成された配線層と、前記配線層の表面に形成され、検査用端子を接触させる部品実装用ランドと、前記配線層を部分的に露出させ、且つ前記配線層のほぼ全面を覆う表面保護層とを備え、前記部品実装用ランドは、前記露出された配線層の表面に形成され、且つ配線層の他の部分より厚く形成され、前記表面保護層の表面位置よりも１０μｍ以下の範囲でくぼんだ位置に表面を有し、前記表面保護層から露出している半導体装置用基板である。
【００１６】
また、請求項２に対応する発明は、請求項１に対応する半導体装置用基板の製造方法において、（Ａ）表面に銅層が形成された絶縁基板を用い、前記銅層上に選択的に第１レジスト層を形成する工程と、（Ｂ）前記第１レジスト層の形成後、前記銅層を選択的にエッチングし、前記配線層を形成する工程と、（Ｃ）前記配線層の形成後、前記第１レジスト層を除去し、前記配線層上で前記部品実装用ランドとなるランド領域上に第２レジスト層を形成する工程と、（Ｄ）前記第２レジスト層の形成後、ハーフエッチングにより、前記ランド領域以外の配線層を薄くする工程と、（Ｅ）前記ハーフエッチングの完了後、前記第２レジスト層を除去し、当該薄くした配線層上に前記表面保護層を形成する工程とを含んでいる半導体装置用基板の製造方法である。
【００１７】
さらに、請求項３に対応する発明は、請求項１に記載の半導体装置用基板の製造方法において、（Ａ）前記絶縁基板を用い、前記絶縁基板上のほぼ全面に銅層を形成後、この銅層上に選択的に第１レジスト層を形成する工程と、（Ｂ）前記第１レジスト層間で露出された銅層上に前記配線層を形成する工程と、（Ｃ）前記第１レジスト層及び前記配線層上に選択的に第２レジスト層を形成する工程と、（Ｄ）前記第２レジスト層間で露出された配線層上に前記部品実装用ランドを形成する工程と、（Ｅ）前記第１及び第２レジスト層を剥離する工程と、（Ｆ）ソフトエッチングにより、前記配線層以外の部分の銅層を除去する工程と、（Ｇ）前記部品実装用ランド以外の配線層及び前記絶縁基板上に前記表面保護層を形成する工程とを含んでいる半導体装置用基板の製造方法である。
【００１８】
請求項１に記載の半導体装置用基板の製造方法において、（Ａ）前記絶縁基板を用い、前記絶縁基板上に選択的に第１レジスト層を形成する工程と、（Ｂ）前記第１レジスト層間で露出された絶縁基板上に前記配線層を形成する工程と、（Ｃ）前記第１レジスト層及び前記配線層上に選択的に第２レジスト層を形成する工程と、（Ｄ）前記第２レジスト層間で露出された配線層上に前記部品実装用ランドを形成する工程と、（Ｅ）前記第１及び第２レジスト層を剥離する工程と、（Ｆ）前記部品実装用ランド以外の配線層及び前記絶縁基板上に前記表面保護層を形成する工程とを含んでいる半導体装置用基板の製造方法である。
【００１９】
（作用）
従って、請求項１に対応する発明は以上のような手段を講じたことにより、部品実装用ランド以外の配線層上に表面保護層を形成したので、部品実装用ランドが高密度のときでも、絶縁性を維持することができ、且つ部品実装用ランドを表面保護層よりも１０μｍ以下の範囲でくぼめて形成したので、高い信頼性で電気的検査を実行することができる。
【００２０】
また、請求項２に対応する発明は、配線層の形成後、ランド領域以外の配線層を薄くし、当該薄くした配線層上に表面保護層を形成するので、請求項１に対応する作用をもつ構造を容易且つ確実に製造することができる。
【００２１】
さらに、請求項３に対応する発明は、ほぼ全面に銅層を形成する工程と、銅層上に選択的に配線層を形成する工程と、配線層以外の銅層をソフトエッチングで除去する工程とを含んでいるので、請求項１に対応する作用をもつ構造をセミアディティブ法により、容易且つ確実に製造することができる。
【００２２】
また、請求項４に対応する発明は、絶縁基板上に選択的に配線層を形成する工程を含んでいるので、請求項１に対応する作用をもつ構造をフルアディティブ法により、容易且つ確実に製造することができる。
【００２３】
【発明の実施の形態】
以下、本発明の各実施形態について図面を参照しながら説明する。
【００２４】
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体装置用基板の構成を示す断面図である。この半導体装置用基板は、絶縁基板１１と、絶縁基板１１上に所定の配線パターンを有して形成された配線層１２と、配線層１２を部分的に露出させ、且つ配線層１２のほぼ全面を覆う表面保護層としてのソルダレジスト層１３と、露出された配線層１２の表面に形成され、ソルダレジスト層１３の表面位置よりも１０μｍ以下の範囲で突出した位置に表面を有する部品実装用ランド１４とを備えている。
【００２５】
ここで、絶縁基板１１は、３５μｍ厚の銅層を表面に有する０．４ｍｍ厚のガラスエポキシからなるものであり、ここでは、ＣＣＬ−ＥＬ１７０（三菱ガス化学製）が用いられている。なお、銅層は、貼着、めっき又はスパッタ等、どのような方法で絶縁基板１１の表面に形成されていてもよい。また、絶縁基板１１は、既に内部に配線が形成された多層配線板であってもよい。これら銅層の形成方法や絶縁基板１１の変形例は、他の実施形態にも共通である。
【００２６】
部品実装用ランド１４は、表面に保護用のニッケル−金のめっき層１４ａが形成されている。
【００２７】
次に、このような半導体装置用基板の製造方法及び作用を図２〜図４を用いて説明する。
いま、図２（ａ）に示すように、表面に銅層１２ａを有する絶縁基板１１が用意され、ドライフィルムとの密着性をあげるため、バフによる機械研磨と、硫酸と過酸化水素の混合水溶液による化学研磨を行なう。図２（ｂ）に示すように、この絶縁基板１１の両面に第１レジスト層としてのドライフィルム（日立化成製、商品名：フォテック）１５が貼着される。
【００２８】
続いて、図示しないパターンフィルムが重ね合され、ＵＶ光が照射され、炭酸ナトリウム溶液で現像が行なわれ、図２（ｃ）に示すように、銅層１２ａ上のドライフィルム１５が所望の配線パターンと同じパターンに形成される。
【００２９】
また、塩化第二銅溶液がスプレーで吹き付けられ、銅層１２ａの露出部分が腐食させられ、除去されて配線層１２が形成される。さらに、５％ＮａＯＨ溶液がスプレーで吹き付けられ、ドライフィルム１５が完全に除去され、図２（ｄ）に示すように、配線層１２が露出される。
【００３０】
次に、図２（ｅ）に示すように、両面に第２レジスト層としてのドライフィルム（旭化成工業（株）製、商品名サンフォート）１６が貼着される。このドライフィルム１６は、配線層１２の凹凸を埋込むため、貼着時に十分に軟化して凹凸に追従するタイプであり、且つ配線層１２の厚さより厚い５０μｍ厚のものを用いた。
【００３１】
次いで、前述同様のＵＶ照射・現像工程により、図３（ａ）に示すように、部品実装用ランド１４となる領域のみを残してドライフィルム１６が除去される。
【００３２】
また、前述同様の塩化第二銅溶液の吹付け工程により、露出していた配線層１２がハーフエッチングによって薄く形成されたが、このとき配線層１２を１８μｍ厚にするようにエッチング時間が調節された。そして同様に、５％ＮａＯＨ溶液の吹付け工程により、図３（ｂ）に示すように、ドライフィルム１６が除去される。
【００３３】
ソルダレジストとして、ＰＳＲ−４０００（太陽インキ製造（株）製）を平面上に印刷し、露光・現像することにより、部品実装用ランド１４上のソルダレジストを除去し、図３（ｃ）に示すように、ソルダレジスト層１３が部品実装用ランド１４以外の配線層１２を保護するように形成される。 なお、ソルダレジストの印刷は、配線層１２を形成していない平面の絶縁基板上に印刷し、９０℃で３０分間ベーキングし、露光・現像し、さらに、１３０℃で６０分間ベーキングした場合、膜厚２５μｍとなる条件で行なわれた。
【００３４】
しかる後、図１に示したように、部品実装用ランド１４上に、２μｍ厚のＮｉめっき及び０．０５μｍ厚のＡｕめっきが順次施されてめっき層１４ａが形成され、半導体装置用基板が完成する。ここで、図４に拡大して示すように、部品実装用ランド１４の厚さを測定したところ、３０μｍであった。また、ハーフエッチングで薄くした配線層１２の厚さをその上に形成したソルダレジスト層１３の厚さとあわせて測定したところ、３５μｍであった。
【００３５】
これにより、電気的検査の際に、検査用端子がソルダレジスト層に遮られることなく、確実に部品実装用ランドに接触するようになったので、高い信頼性を有して電気的検査を実行することができる。
例えば、本実施形態に係る半導体装置用基板を１００枚、検査用端子を接触させて検査したが、検査用端子の接触不良が原因と考えられる検査不良は発生しなかった。ソルダレジスト層１３と部品実装用ランド１４との高さの差がほとんど無いため、電気的検査を容易に実行することができる。
【００３６】
また、部品実装用ランド１４以外の配線層１２表面は、ソルダレジスト層１３で覆われているので、表面層のマイグレーション等が発生しにくくなり、絶縁性を維持することができる。
【００３７】
さらに、部品実装用ランド１４が厚く形成される構造のため、ランド１４の強度が増加されるので、ワイヤボンディング等により、部品を実装する際の安定性を向上させることができる。
【００３８】
上述したように本実施形態によれば、部品実装用ランド１４以外の配線層１２上にソルダレジスト層１３を形成したので、部品実装用ランド１４が高密度に形成されたときでも、絶縁性を維持でき、また、部品実装用ランド１４をソルダレジスト層１３よりも１０μｍ以下の範囲でくぼめて形成した構成としたので、高い信頼性で電気的検査を実行することができる。
【００３９】
また、配線層１２の形成後、ランド１４領域以外の配線層を薄くし、当該薄くした配線層１２上にソルダレジスト層１３を形成するという工程により、図１に示す構造を容易且つ確実に製造することができる。
【００４０】
（第２の実施形態）
図５は本発明の第２の実施形態に係る半導体装置用基板の構成を示す断面図である。この半導体装置用基板は、絶縁基板２１と、絶縁基板２１上に所定の配線パターンを有して形成された下側配線層２２と、下側配線層２２のうちバイアホール２３で接続される部分のみを露出させ、下側配線層２２のほぼ全面を覆う絶縁層２４と、絶縁層２４上に別の配線パターンを有し、且つバイアホール２３を介して下側配線層２２に接続されるように形成された上側配線層２５と、上側配線層２５を部分的に露出させ、且つ上側配線層２５のほぼ全面を覆うソルダレジスト層２６と、露出された上側配線層２５の表面に形成され、ソルダレジスト層２３の表面位置よりも１０μｍ以下の範囲でくぼんだ位置に表面を有する部品実装用ランド２７とを備えている。
【００４１】
ここで、絶縁基板２１は、１８μｍ厚の銅層を表面に有する０．４ｍｍ厚のガラスエポキシからなるものが用いられている。
絶縁層２４は、絶縁樹脂インキの塗布、露光、現像により、形成される。この絶縁樹脂インキは、ここではＰＳＲ−４０００（太陽インキ製造（株）製）が用いられる。
【００４２】
部品実装用ランド２７は、前述同様に、表面に保護用のニッケル−金のめっき層２７ａが形成されている。
【００４３】
次に、このような半導体装置用基板の製造方法及び作用を図６〜図８を用いて説明する。
前述同様に、図６（ａ）に示すように、絶縁基板２１上の銅層がエッチングされることにより、絶縁基板２１上に下側配線層２２が形成される。但し、下側配線層２２の厚さは１８μｍである。
続いて、絶縁基板２１裏面にドライフィルム２８が貼着される一方、絶縁基板２１表面に絶縁樹脂インキが約５０μｍ厚に塗布される。表面の絶縁樹脂インキは、前述同様に露光・現像される。これにより、図６（ｂ）に示すように、バイアホール２３となる部分を露出させつつ下側配線層２２上に絶縁層２４が形成される。
【００４４】
過マンガン酸カリウムを含む溶液によって絶縁層２４表面が粗化された後、図６（ｃ）に示すように、無電解銅めっきにより、全面に０．５μｍ厚の銅膜２５ａが形成される。また、裏面のドライフィルム２８は剥離される。
【００４５】
次に、第１レジスト層として表面の銅膜２５ａ上に２５μｍ厚のドライフィルムが貼着され、裏面にも同様にドライフィルム２９が貼着される。図６（ｄ）に示すように、銅膜２５ａ上のドライフィルム２９は、前述同様の露光・現像により、上側配線層２５の配線パターンを露出させるための逆パターンに形成される。
【００４６】
図７（ａ）に示すように、電解銅めっきを行ない、ドライフィルム２９から露出された銅膜２５ａ上に２７μｍ厚の銅層２５ｂを析出させる。
第１レジスト層及び銅層２５ｂ上に第２レジスト層としてドライフィルム３０が貼着され、前述同様の露光・現像工程により、図７（ｂ）に示すように、部品実装用ランド２７となる領域の銅層２５ｂを露出させるための逆パターンにドライフィルム３０が形成される。
【００４７】
図７（ｃ）に示すように、電解銅めっきを行ない、露出された銅層２５ａ上に４μｍ厚の銅層を析出させることにより、部品実装用ランド２７が形成される。続いて、ＮａＯＨ溶液がスプレーで吹付けられ、第１，第２レジスト層であるドライフィルム２９，３０が剥離されて銅膜２５ａが露出される。この銅膜２５ａは、図７（ｄ）に示すように、露出された部分がソフトエッチングによって除去される。
【００４８】
以下前述同様に、図７（ｅ）に示すように、部品実装用ランド２７のみを露出させるように第１の実施形態と同様の条件で全面にソルダレジスト層２６が形成される。また同様に、図５に示したように、３μｍ厚のＮｉめっき及び０．０５μｍ厚のＡｕめっきが順次施されてめっき層２７ａが形成され、半導体装置用基板が完成する。
【００４９】
この半導体装置用基板は、図８に示すように、部品実装用ランド２７が３０μｍ厚であり、部品実装用ランド２７周辺の配線層とその上のソルダレジスト層２６の合計の厚さを測定したところ、４０μｍであった。
【００５０】
これにより、この半導体装置用基板は、第１の実施形態と同様に、高い信頼性で電気的検査を容易に行なうことができ、且つソルダレジスト層２６により、絶縁性を維持することができる。また同様に、厚い部品実装用ランド２７により、実装の安定性を向上させることができる。また、第１の実施形態同様に、本実施形態に係る半導体装置用基板を１００枚、検査用端子を接触させて検査したが、検査用端子の接触不良が原因と考えられる検査不良は発生しなかった。
【００５１】
上述したように第２の実施形態によれば、第１の実施形態と同様の作用効果を得ることができる半導体装置用基板をセミアディティブ法によって容易且つ確実に製造することができる。
【００５２】
（第３の実施形態）
第３の実施形態は、フルアディテイブ法によるもので、半導体装置用基板としては、第２実施形態即ち図５と同様である。
【００５３】
製造方法については第２実施形態と異なる点についてのみ説明する。
【００５４】
まず、図６（ｃ）において、無電解銅めっきを全面に形成する工程を行わず、表面が粗化された絶縁層２４上に２５μｍ厚のドライフィルムが貼着される。裏面にドライフィルム２９が貼着されることは第２実施形態と同様である。
【００５５】
そして図７（ａ）で露出する絶縁層２４上に形成する銅層２５ｂを２５μｍ厚で形成する。
【００５６】
また、図７（ｃ）で露出された銅層２５の上に６μｍ厚の銅層を析出させ、部品実装用ランド２７を形成する。
【００５７】
そして第３の実施形態においては、Ｎｉめっき、Ａｕめっきは行わず、部品実装用ランド表面にフラックスを塗布した。もちろん、Ｎｉめっき、Ａｕめっきを施す工程を採用してもよい。
【００５８】
この半導体装置用基板も第２実施形態と同様に、部品実装用ランド２７と、その周辺の配線層とソルダレジスト層２６の合計と、の厚さを測定したところ、それぞれ３０μｍ，４０μｍであった。
【００５９】
このように、第３の実施形態によれば、第１，第２の実施形態と同様の作用効果を得ることができる半導体装置用基板をフルアディティブ法によって容易且つ確実に製造することができる。
【００６０】
（他の実施形態）
なお、上記第１乃至第３の実施形態では、絶縁層及び配線層からなるビルドアップ層を１層設けた場合について説明したが、これに限らず、複数層のビルドアップ層を積層させた構成としても、本発明を同様に実施して同様の効果を得ることができる。
【００６１】
また、上記第１乃至第３の実施形態では、片面のみに配線層及び部品実装用ランドを有する基板構造について説明したが、これに限らず、両面に配線層及び部品実装用ランドを有して両面間の配線層がスルーホールを介して電気的に接続された基板構造であっても、本発明を同様に実施して同様の効果を得ることができる。
【００６２】
すなわち、本発明は、部品実装用ランド以外の配線層上に表面保護層を形成し、且つ部品実装用ランドを表面保護層よりも突出して形成した表面構造を有していれば、内部構造を変形させた構成（例えば、両面のビルドアップ層、複数のビルドアップ層、内部に配線を有する多層配線板あるいはガラスエポキシ以外の基板材料など）をも包含している。
【００６３】
その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
【００６４】
【発明の効果】
以上説明したように本発明によれば、部品実装用ランドが高密度のときでも、絶縁性を維持しつつ、高い信頼性で電気的検査を実行できる半導体装置用基板及びその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置用基板の構成を示す断面図
【図２】同実施形態における製造方法を説明するための工程断面図
【図３】同実施形態における製造方法を説明するための工程断面図
【図４】同実施形態における部品実装用ランドの構成を説明するための拡大断面図
【図５】本発明の第２の実施形態に係る半導体装置用基板の構成を示す断面図
【図６】同実施形態における製造方法を説明するための工程断面図
【図７】同実施形態における製造方法を説明するための工程断面図
【図８】同実施形態における部品実装用ランドの構成を説明するための拡大断面図
【図９】従来の部品実装用ランド及びその周辺構成を示す部分断面図
【図１０】従来の部品実装用ランド及びその周辺構成を示す部分断面図
【符号の説明】
１１，２１…絶縁基板
１２…配線層
１２ａ，２５ｂ…銅層
１３，２６…ソルダレジスト層
１４，２７…部品実装用ランド
１４ａ，２７ａ…めっき層
１５，１６，２８，２９，３０…ドライフィルム
２２…下側配線層
２３…バイアホール
２４…絶縁層
２５…上側配線層
２５ａ…銅膜
Claims (4)
- 絶縁基板と、
前記絶縁基板上に所定の配線パターンを有して形成された配線層と、
前記配線層の表面に形成され、検査用端子を接触させる部品実装用ランドと、
前記配線層を部分的に露出させ、且つ前記配線層のほぼ全面を覆う表面保護層とを備え、
前記部品実装用ランドは、前記露出された配線層の表面に形成され、且つ配線層の他の部分より厚く形成され、前記表面保護層の表面位置よりも１０μｍ以下の範囲でくぼんだ位置に表面を有し、前記表面保護層から露出していることを特徴とする半導体装置用基板。 - 請求項１に記載の半導体装置用基板の製造方法において、
（Ａ）表面に銅層が形成された絶縁基板を用い、前記銅層上に選択的に第１レジスト層を形成する工程と、
（Ｂ）前記第１レジスト層の形成後、前記銅層を選択的にエッチングし、前記配線層を形成する工程と、
（Ｃ）前記配線層の形成後、前記第１レジスト層を除去し、前記配線層上で前記部品実装用ランドとなるランド領域上に第２レジスト層を形成する工程と、
（Ｄ）前記第２レジスト層の形成後、ハーフエッチングにより、前記ランド領域以外の配線層を薄くする工程と、
（Ｅ）前記ハーフエッチングの完了後、前記第２レジスト層を除去し、当該薄くした配線層上に前記表面保護層を形成する工程とを含んでいることを特徴とする半導体装置用基板の製造方法。 - 請求項１に記載の半導体装置用基板の製造方法において、
（Ａ）前記絶縁基板を用い、前記絶縁基板上のほぼ全面に銅層を形成後、この銅層上に選択的に第１レジスト層を形成する工程と、
（Ｂ）前記第１レジスト層間で露出された銅層上に前記配線層を形成する工程と、
（Ｃ）前記第１レジスト層及び前記配線層上に選択的に第２レジスト層を形成する工程と、
（Ｄ）前記第２レジスト層間で露出された配線層上に前記部品実装用ランドを形成する工程と、
（Ｅ）前記第１及び第２レジスト層を剥離する工程と、
（Ｆ）ソフトエッチングにより、前記配線層以外の部分の銅層を除去する工程と、
（Ｇ）前記部品実装用ランド以外の配線層及び前記絶縁基板上に前記表面保護層を形成する工程と
を含んでいることを特徴とする半導体装置用基板の製造方法。 - 請求項１に記載の半導体装置用基板の製造方法において、
（Ａ）前記絶縁基板を用い、前記絶縁基板上に選択的に第１レジスト層を形成する工程と、
（Ｂ）前記第１レジスト層間で露出された絶縁基板上に前記配線層を形成する工程と、
（Ｃ）前記第１レジスト層及び前記配線層上に選択的に第２レジスト層を形成する工程と、
（Ｄ）前記第２レジスト層間で露出された配線層上に前記部品実装用ランドを形成する工程と、
（Ｅ）前記第１及び第２レジスト層を剥離する工程と、
（Ｆ）前記部品実装用ランド以外の配線層及び前記絶縁基板上に前記表面保護層を形成する工程と
を含んでいることを特徴とする半導体装置用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00065098A JP3885330B2 (ja) | 1998-01-06 | 1998-01-06 | 半導体装置用基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00065098A JP3885330B2 (ja) | 1998-01-06 | 1998-01-06 | 半導体装置用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11195727A JPH11195727A (ja) | 1999-07-21 |
| JP3885330B2 true JP3885330B2 (ja) | 2007-02-21 |
Family
ID=11479597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00065098A Expired - Fee Related JP3885330B2 (ja) | 1998-01-06 | 1998-01-06 | 半導体装置用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3885330B2 (ja) |
-
1998
- 1998-01-06 JP JP00065098A patent/JP3885330B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11195727A (ja) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256495B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| US7030500B2 (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| TWI246753B (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| JP5254775B2 (ja) | 配線基板の製造方法 | |
| US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
| KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| JPH09246719A (ja) | 基板の導体層の形成方法 | |
| JPH069299B2 (ja) | プリント配線板の加工方法 | |
| US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
| JP4352294B2 (ja) | 半導体装置の製造方法 | |
| JP4974119B2 (ja) | 回路基板の製造方法 | |
| JP3885330B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP3357875B1 (ja) | 電解メッキ方法及びプリント配線基板の製造方法 | |
| KR100547349B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
| JP2000114412A (ja) | 回路基板の製造方法 | |
| JP2004165238A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP3941463B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2003101195A (ja) | 半導体装置用基板及びその製造方法 | |
| JPH10206462A (ja) | プローブ構造の製造方法 | |
| JP4415985B2 (ja) | 金属転写板の製造方法 | |
| JP2004158888A (ja) | 配線基板の製造方法 | |
| JP5073465B2 (ja) | 半導体パッケージ用基板の製造法 | |
| JPH07162131A (ja) | 印刷配線板の製造方法 | |
| JPH1126625A (ja) | 半導体装置用基板及びその製造方法 | |
| JP2002026174A (ja) | 回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040123 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040311 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |