JP4730220B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP4730220B2 JP4730220B2 JP2006164807A JP2006164807A JP4730220B2 JP 4730220 B2 JP4730220 B2 JP 4730220B2 JP 2006164807 A JP2006164807 A JP 2006164807A JP 2006164807 A JP2006164807 A JP 2006164807A JP 4730220 B2 JP4730220 B2 JP 4730220B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- current
- conductor layer
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
このとき、導体層44は、直流(DC)電流による電解メッキ処理によって形成されているため、図9(c)に示すように、断面は太鼓状となっている。
すなわち、被メッキ物を通電層上にメッキするフォワード電流と被メッキ物を溶かすリバース電流とを周期的に流すことで、導体層をその幅が通電層から離間するにしたがって大きくならないように形成できる。このため、導体層形成工程において導体層がパターン用マスクの内周壁を押し広げることがない。そのため、複数の導体パターン間の距離を短縮しても、パターン用マスクを除去するための剥離液がパターン用マスクの底部まで導体層によって妨げられることなく浸透する。したがって、パターン用マスクが確実に除去でき、導体パターンの狭ピッチ化や縮小化が図れる。
また、導体層の側壁と底面とのなす角度を90°未満とすることで、導体層の側壁とパターン用マスクとの間に間隙が形成されるため、剥離液をパターン用マスクの底部までより確実に浸透させることができる。
この発明では、パターン用マスクの層厚を導体層の層厚と同等にすることで、マスク形成工程においてフォトリソグラフィ技術を用いてパターン用マスクを形成する場合、露光光が細くてもレジスト層の底面まで確実に露光、現像することができる。このため、パターン用マスクの開口領域の狭ピッチ化や縮小化が図れる。したがって、導体パターンのさらなる狭ピッチ化や縮小化が図れる。
この発明では、リバース電流をフォワード電流と比較して電流量を2倍以上5倍以下(フォワード電流の電流量とリバース電流の電流量との比が1:2から1:5)とすると共に、電流を流す時間を0.02倍以上0.2倍以下(フォワード電流を流す時間とリバース電流を流す時間との比が5:1から50:1)とすることで、パターン用マスクの開口領域における内周面と導体層との間に間隙を確実に形成できる。
この発明では、導体層の側壁とパターン用マスクとの間に間隙が形成されているため、新たにマスクを形成することなく導体層の側面に被覆層を形成できる。すなわち、被メッキ物を通電層上にメッキするフォワード電流と被メッキ物を溶かすリバース電流とを周期的に流すことで、導体層の幅が通電層から離間するにしたがって短くなるように形成される。このため、パターン用マスクと導体層との間に間隙が形成され、導体層の側面に被覆層が形成される。したがって、製造工程を増加させることなく導体パターンの側面にも被覆層が形成できる。
この発明では、導体層の幅方向の中央部に谷部を形成することで、例えばワイヤボンディングなどを行う際のボンディング位置の位置決めが容易となる。
この発明では、リバース電流をフォワード電流と比較して電流量を2.5倍以上5倍以下(フォワード電流の電流量とリバース電流の電流量との比が1:2.5から1:5)とすると共に、電流を流す時間を0.02倍以上0.2倍以下(フォワード電流を流す時間とリバース電流を流す時間との比が5:1から50:1)とすることで、導体層の幅方向の中央部に谷部を形成できる。
この発明では、導体層上に被覆層を形成してからパターン用マスクを除去するので、製造工程の増加が抑制される。
本実施形態における回路基板1は、いわゆる多層配線基板の表面の層に用いられる基板であって、絶縁基板(絶縁層)2と、絶縁基板2の一方の面に形成された導体パターン3と、導体パターン3の表面に形成された第1及び第2被覆層4a、4bとを備えている。なお、特に断りのない限り、導体パターン3は絶縁基板2の両面に形成されるが、本明細書では模式的に片面のみを示している。
通電層6は、例えば銅(Cu)によって構成されており、絶縁基板2の一面に無電解メッキ処理を施した後さらに電解メッキ処理を施し、これを薄くすることによって形成されている。ここで、この通電層6の層厚は、例えば1μmとなっている。
導体層7は、通電層6と同様に、例えば銅によって構成されており、通電層6上に電流方向を周期的に反転するPR電解メッキ処理を施すことによって形成されている。この導体層7は、その断面がほぼ台形状(側面と底面とのなす角度が90°未満)となっており、その幅が通電層6から離間するにしたがって漸次短くなるように形成されている。ここで、この導体層7の層厚は、例えば10μmとなっている。
また、第2被覆層4bは、ワイヤボンディング時におけるワイヤボンディング特性を向上させる機能を有しており、例えば金(Au)によって構成されている。ここで、第2被覆層4bの層厚は、例えば0.3μmとなっている。
最初に、通電層形成工程を行う。これは、絶縁基板2に貫通孔であるビア5を形成する。そして、絶縁基板2の両面に無電解メッキ処理によって厚さ1μm程度の無電解銅メッキ層を形成した後、電解メッキ処理によって厚さ20μm程度の電解銅メッキ層を形成してビア5を銅で充填する。そして、形成した電解銅メッキ層を薄くして、厚さ1μm程度の通電層6を形成する(図2(a))。
続いて、マスク形成工程を行う。これは、通電層6上にドライフィルムレジストを貼り合わせ、フォトリソグラフィ技術により、導体層7の形成領域に開口を有するパターン用マスク11を形成する(図2(b))。ここでは、平面視においてパターン用マスク11の開口領域とビア5とが重なるように形成している。
これにより、断面がほぼ台形状である導体層7が形成される。ここで、導体層7が断面ほぼ台形状であることから、パターン用マスク11の開口領域における内周面と導体層7の側面との間に間隙が形成される。
最後に、過硫化水系エッチング液を用いたウエットエッチング法によって、通電層6のうち導体層7が形成されていない非形成領域を除去する。これにより、導体パターン3が形成される(図2(f))。
以上のようにして回路基板1を製造する。
また、パターン用マスク11の開口領域における内周面と導体層7との間に間隙が形成されるので、新たにマスクを形成することなく導体層7の側面に第1及び第2被覆層4a、4bを形成できる。したがって、製造工程数を増加させることなく導体パターン3の側面にも第1及び第2被覆層4a、4bを形成できる。また、第1及び第2被覆層4a、4bの幅が導体パターン3の幅と同等となることによっても、狭ピッチ化や縮小化が図れる。
ここで、リバース電流をフォワード電流と比較して電流量を2倍以上5倍以下(フォワード電流の電流量とリバース電流の電流量との比が1:2から1:5)とすると共に、電流を流す時間を0.02倍以上0.2倍以下(フォワード電流を流す時間とリバース電流を流す時間との比が5:1から50:1)とすることで、通電層6から離間するにしたがってその幅が短くなる導体層7が形成されるので、パターン用マスク11の開口領域における内周面と導体層7との間に間隙が確実に形成される。
第2の実施形態と第1の実施形態との異なる点は、本実施形態の回路基板20では、導体層21の幅方向の中央部に谷部22が形成されている点である。
本実施形態における回路基板の製造方法は、第1の実施形態と同様にマスク形成工程において通電層6上にパターン用マスク11を形成した後(図4(a))、PR電解メッキ処理による導体層形成工程を行う。ここで、フォワード電流の電流量を2ASD、電流を流す時間を20msecとし、リバース電流の電流量を10ASD、電流を流す時間を1msecとしている。
これにより、断面がほぼ台形状であってその幅方向の中央部に谷部22が形成された導体層21が形成される(図4(b))。ここで、上述と同様に、パターン用マスク11の開口領域における内周面と導体層21の側面との間には間隙が形成されている。
そして、パターン用マスク11を除去し、ウエットエッチング法によって、通電層6のうち導体層21が形成されていない非形成領域を除去する。これにより、導体パターン23が形成される(図4(d))。
以上のようにして回路基板20を製造する。
ここで、リバース電流をフォワード電流と比較して電流量を2.5倍以上5倍以下(フォワード電流の電流量とリバース電流の電流量との比が1:2.5から1:5)とすると共に、電流を流す時間を0.02倍以上0.2倍以下(フォワード電流を流す時間とリバース電流を流す時間との比が5:1から50:1)とすることで、導体層21の幅方向の中央部に谷部22が形成される。
第3の実施形態と第1の実施形態との異なる点は、本実施形態の回路基板30では導体パターン31が被覆層で覆われていない点である。なお、本実施形態の回路基板30は、いわゆる多層配線基板の内側の層に用いられる基板となっている。
すなわち、導体パターン31は、通電層6と、通電層6上に形成された導体層32とによって構成されており、層厚が例えば15μmとなっている。そして、導体層32は、断面の形状がほぼ長方形となっている。
本実施形態における回路基板の製造方法は、第1の実施形態と同様にマスク形成工程において通電層6上にパターン用マスク33を形成する(図6(a))。ここで、パターン用マスク33の層厚は、導体層32の層厚と同等(例えば、15μm程度)としている。これにより、幅の狭い光をドライフィルムレジストに照射した場合でも、照明光がドライフィルムレジストの底面まで十分な光量で到達する。したがって、導体層32のピッチを例えば8μm以下の6μm程度まで狭ピッチとすること可能となっている。
以上のようにして回路基板30を製造する。
ここで、リバース電流をフォワード電流と比較して電流量を0.3倍以上5倍以下(フォワード電流の電流量とリバース電流の電流量との比が1:0.3から1:5)とすると共に、電流を流す時間を0.02倍以上0.2倍以下(フォワード電流を流す時間とリバース電流を流す時間との比が5:1から50:1)とすることで、導体層をその幅が通電層から離間するにしたがって大きくならないように確実に形成できる。
まず、実施例1として、PR電解メッキ処理におけるフォワード電流の電流量を2ASD、電流を流す時間を20msecとし、リバース電流の電流量を4ASD、電流を流す時間を1msecとして電解銅メッキ層である導体層7を通電層6上に形成し、この導体層7の表面にニッケルで構成された被覆層4を形成した。これを図7に示す。
図7に示すように、通電層から離間するにしたがってその幅が短くなるように導体層が形成され導体パターンの側面にも被覆層が形成されていることを確認した。
例えば、上記実施形態において、回路基板1、20、30を半導体パッケージ基板としているが、プリント基板としてもよい。
また、回路基板1、20、30には絶縁基板2の一面にのみ導体パターン2、23、31が形成されているが、絶縁基板2の他面にも同様に導体パターン2、23、31を形成し、ビア5を介して双方の導体パターンを接続する構成としてもよい。
また、複数の回路基板1、20、30を接着して積層する構成としてもよい。ここで、導体パターンの積層方法としては一括積層法や逐次積層法、一括積層法及び逐次積層法を組み合わせた方法などを用いることができる。
また、回路基板1、20、30は、絶縁基板2上に導体パターン2、23、31を形成した構成となっているが、導体パターン2、23、31が形成される表層に絶縁層が形成されていれば、絶縁基板2に代えて、内部で導体パターンが積層されて表層に絶縁層が形成された基板を用い、この基板の絶縁層上に導体パターン2、23、31を形成する構成としてもよい。
また、絶縁基板2に無電解メッキ処理を施すことで通電層6を形成しているが、スパッタ法など、他の手法を施すことによって形成してもよい。
また、絶縁基板2にビア5を形成しているが、絶縁基板2の両面の間で電気的な接続をする必要がなければビア5を形成しなくてもよい。
また、通電層6や導体層7、21、32としては、導電性を有していれば銅に限られない。
また、通電層6の層厚を1μmとしているが、電解メッキ処理時に通電層6の全域に給電を行うことができ、通電層6のうち導体層7、21、32の非形成領域を除去するときに導体層7、21、32が過度にエッチングされなければ、これに限らない。
そして、第2の実施形態において、導体層形成工程でフォワード電流の電流量とリバース電流の電流量との比を1:2.5から1:5としているが、断面ほぼ台形状であって中央に谷部22を有する導体層21が形成できれば、これに限られない。同様に、フォワード電流を流す時間とリバース電流を流す時間との比を5:1から50:1としているが、この範囲に限られず、10:1から30:1としてもよい。
さらに、第3の実施形態において、導体層形成工程でフォワード電流の電流量とリバース電流の電流量との比を1:0.3から1:5としているが、底面と側面とのなす角度が90°以下の導体層32が形成できれば、これに限られない。同様に、フォワード電流を流す時間とリバース電流を流す時間との比を5:1から50:1としているが、これに限られない。
また、導体パターン3、23上に被覆層を2層形成しているが、1層であってもよく、被覆層を3層以上積層してもよい。
また、パターン用マスク11、33がドライフィルムレジストを貼り合せた後でフォトリソグラフィ技術を用いることで形成されているが、液状レジストを塗布した後にフォトリソグラフィ技術を用いることによって形成されてもよい。ここで、液状レジストの塗布方法としては、ディップ法やコーター法を用いることができる。
2 絶縁基板(絶縁層)
3,23,31 導体パターン
4a 第1被覆層(被覆層)
4b 第2被覆層(被覆層)
6 通電層
7,21,32 導体層
11,33 パターン用マスク
22 谷部
Claims (7)
- 絶縁層上に導体パターンを形成する回路基板の製造方法において、
前記絶縁層上に通電層を形成する通電層形成工程と、
前記通電層上にパターン用マスクを形成するマスク形成工程と、
前記通電層のうち前記パターン用マスクの非形成領域に、電流方向を周期的に反転するPR電解メッキ処理により導体層を形成する導体層形成工程とを備え、
前記導体層形成工程では、前記導体層の幅が、前記通電層から離間するにしたがって短く形成されることで、前記パターン用マスクと前記導体層との間に、前記導体層に対する前記通電層とは反対側の空間に連通する隙間が形成されることを特徴とする回路基板の製造方法。 - 前記導体層形成工程で形成される前記導体層の層厚が、前記パターン用マスクの層厚と同等であることを特徴とする請求項1に記載の回路基板の製造方法。
- 前記導体層形成工程で、被メッキ物を溶かすリバース電流が、被メッキ物を堆積させるフォワード電流と比較して、電流量が2倍以上5倍以下である共に、前記リバース電流を流す時間が0.02倍以上0.2倍以下であることを特徴とする請求項2に記載の回路基板の製造方法。
- 前記導体層形成工程の後、前記導体層の表面に電解メッキ処理により被覆層を形成する被覆層形成工程を備えることを特徴とする請求項1から3のいずれか1項に記載の回路基板の製造方法。
- 前記導体層形成工程で、前記導体層の幅方向の中央部に、谷部を形成することを特徴とする請求項1から4のいずれか1項に記載の回路基板の製造方法。
- 前記導体層形成工程で、被メッキ物を溶かすリバース電流が、被メッキ物を堆積させるフォワード電流と比較して、電流量が2.5倍以上5倍以下である共に、前記リバース電流を流す時間が0.02倍以上0.2倍以下であることを特徴とする請求項5に記載の回路基板の製造方法。
- 前記被覆層形成工程の後で前記パターン用マスクを除去することを特徴とする請求項6に記載の回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006164807A JP4730220B2 (ja) | 2005-11-29 | 2006-06-14 | 回路基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005343808 | 2005-11-29 | ||
JP2005343808 | 2005-11-29 | ||
JP2006164807A JP4730220B2 (ja) | 2005-11-29 | 2006-06-14 | 回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007180476A JP2007180476A (ja) | 2007-07-12 |
JP4730220B2 true JP4730220B2 (ja) | 2011-07-20 |
Family
ID=38305325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006164807A Expired - Fee Related JP4730220B2 (ja) | 2005-11-29 | 2006-06-14 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4730220B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201316852A (zh) * | 2011-09-07 | 2013-04-16 | Samsung Electro Mech | 印製電路板及其製造方法 |
US9468108B2 (en) * | 2012-09-07 | 2016-10-11 | Abacus Finance Group LLC | Method and structure for forming contact pads on a printed circuit board using zero under cut technology |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03248528A (ja) * | 1990-02-27 | 1991-11-06 | Nec Kansai Ltd | 半導体装置の製造方法 |
JP2001345540A (ja) * | 2000-06-02 | 2001-12-14 | Nippon Mektron Ltd | 回路配線の形成法 |
JP2002076591A (ja) * | 2000-08-28 | 2002-03-15 | Matsushita Electric Works Ltd | プリント配線板及びその製造方法 |
JP2002246744A (ja) * | 2001-02-20 | 2002-08-30 | Nec Corp | 導体形成方法およびこれを用いた多層配線基板製造方法 |
-
2006
- 2006-06-14 JP JP2006164807A patent/JP4730220B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03248528A (ja) * | 1990-02-27 | 1991-11-06 | Nec Kansai Ltd | 半導体装置の製造方法 |
JP2001345540A (ja) * | 2000-06-02 | 2001-12-14 | Nippon Mektron Ltd | 回路配線の形成法 |
JP2002076591A (ja) * | 2000-08-28 | 2002-03-15 | Matsushita Electric Works Ltd | プリント配線板及びその製造方法 |
JP2002246744A (ja) * | 2001-02-20 | 2002-08-30 | Nec Corp | 導体形成方法およびこれを用いた多層配線基板製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007180476A (ja) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4178077B2 (ja) | 配線回路基板 | |
JP5795225B2 (ja) | 配線基板の製造方法 | |
US20090044971A1 (en) | Printed Wiring Board, Process for Producing the Same and Usage of the Same | |
CN104576596B (zh) | 半导体基板及其制造方法 | |
JPH11509990A (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
US6370768B1 (en) | Circuit board, a method for manufacturing same, and a method of electroless plating | |
TWI487438B (zh) | 印刷電路板及其製造方法 | |
WO2011158731A1 (ja) | 半導体素子搭載用基板及びその製造方法 | |
US10811348B2 (en) | Method of manufacturing wiring substrate | |
US8186043B2 (en) | Method of manufacturing a circuit board | |
JP4730220B2 (ja) | 回路基板の製造方法 | |
JP4599132B2 (ja) | プリント基板の製造方法およびプリント基板 | |
JP4547164B2 (ja) | 配線基板の製造方法 | |
JPH1154930A (ja) | 多層配線基板の製造方法 | |
JP4137279B2 (ja) | プリント配線板及びその製造方法 | |
JP2001111201A (ja) | 配線板の製造方法およびそれを用いて製造された配線板 | |
JP4730071B2 (ja) | 回路基板の製造方法 | |
JP4730072B2 (ja) | 回路基板の製造方法 | |
JP4113087B2 (ja) | 積層メッキの製造方法、及び接続装置の製造方法 | |
JP2005136282A (ja) | 多層配線基板及びその製造方法 | |
JP2003264368A (ja) | 多層電気配線回路基板及びその製造方法 | |
JP4755454B2 (ja) | プリント基板の製造方法 | |
JP2002314255A (ja) | プリント配線基板、及び、プリント配線基板の製造方法 | |
JP3178677B2 (ja) | 多層配線基板の製造方法 | |
JP4582277B2 (ja) | 柱状金属体の形成方法及び多層配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4730220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |