JPH03248528A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03248528A JPH03248528A JP2047404A JP4740490A JPH03248528A JP H03248528 A JPH03248528 A JP H03248528A JP 2047404 A JP2047404 A JP 2047404A JP 4740490 A JP4740490 A JP 4740490A JP H03248528 A JPH03248528 A JP H03248528A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- photoresist
- shape
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 238000007747 plating Methods 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業ユｊ」ｕｌだ比
この発明は、半導体装置の製造方法に関し、特にウェー
ハへのメッキ方法に関する。
ハへのメッキ方法に関する。
災釆Δ皮直
従来のメッキ方法は、第２図に示すように１回のフォト
レジストのパターニングにより、メッキを行っていた。
レジストのパターニングにより、メッキを行っていた。
第２図は従来技術によるメッキの一実施例を説明するた
めの工程順を示した素子断面図である。
めの工程順を示した素子断面図である。
まず、半導体ウェーハの上にメッキ給電パス用金属２を
成長させ、フォトレジスト４のパターニングを行う（ａ
）。
成長させ、フォトレジスト４のパターニングを行う（ａ
）。
次にこのフォトレジストをマスクにしてメッキ層５を形
成しくｂ）、不要な領域のメッキ給電パス用金属２をエ
ツチングにより除去していた（Ｃ）。
成しくｂ）、不要な領域のメッキ給電パス用金属２をエ
ツチングにより除去していた（Ｃ）。
日 “
ところで、上記の従来のメッキ方法は、フォトレジスト
の形状がテーパー状になっているので、必然的にメッキ
の形状は逆テーパー状になってしまう。メッキの形状が
逆テーパーになっていると不要なメッキ給電パス用金属
を除去する工程（第２図・Ｃ）でひさし部の下の金属の
除去が困難で、後工程で剥がれやすくなるという欠点が
あった。
の形状がテーパー状になっているので、必然的にメッキ
の形状は逆テーパー状になってしまう。メッキの形状が
逆テーパーになっていると不要なメッキ給電パス用金属
を除去する工程（第２図・Ｃ）でひさし部の下の金属の
除去が困難で、後工程で剥がれやすくなるという欠点が
あった。
本発明の目的は不要なメッキ給電パス用金属の除去を容
易にするための台形状のメッキ層を形成する手段を提供
することにある。
易にするための台形状のメッキ層を形成する手段を提供
することにある。
、の
この発明のメッキ方法は、半導体ウェーハ上にメッキ給
電パス用金属と、シリコン酸化膜を成長させる工程と、
パターニングした第一のフォトレジストをマスクにメッ
キする領域のシリコン酸化膜を残す工程と、メッキしな
い領域を第二のフォトレジストでおおい、シリコン酸化
膜をウェットエッチにより除去することにより、逆テー
パー状のフォトレジスト、形状を得る工程と、この第二
のフォトレジストをマスクにメッキすることにより台形
状のメッキ形状を得る工程を有することを特徴とするも
のである。
電パス用金属と、シリコン酸化膜を成長させる工程と、
パターニングした第一のフォトレジストをマスクにメッ
キする領域のシリコン酸化膜を残す工程と、メッキしな
い領域を第二のフォトレジストでおおい、シリコン酸化
膜をウェットエッチにより除去することにより、逆テー
パー状のフォトレジスト、形状を得る工程と、この第二
のフォトレジストをマスクにメッキすることにより台形
状のメッキ形状を得る工程を有することを特徴とするも
のである。
■
上記の構成によると、台形状のシリコン酸化膜を土台に
して逆テーパー状の第二のフォトレジストを形成させ、
シリコン酸化膜を除去後そのままメッキをするために、
シリコン酸化膜と同じ台形状のメッキを型どることがで
きる。
して逆テーパー状の第二のフォトレジストを形成させ、
シリコン酸化膜を除去後そのままメッキをするために、
シリコン酸化膜と同じ台形状のメッキを型どることがで
きる。
災ｌ桝
以下、この発明について図面を参照して説明する。第１
図はこの発明の一実施例を説明するための工程順を示し
た素子断面図である。
図はこの発明の一実施例を説明するための工程順を示し
た素子断面図である。
ますウェーハ１上にメッキの給電パス用金属２を蒸着ま
たはスパッタにより成長させ続いてこの上にシリコン酸
化膜３をＣＶＤ法またはＳＯＧ （Ｓｐｉｎ Ｏｎ Ｇ
ｌａｓｓ ）の塗布等により成長させる（ａ）。
たはスパッタにより成長させ続いてこの上にシリコン酸
化膜３をＣＶＤ法またはＳＯＧ （Ｓｐｉｎ Ｏｎ Ｇ
ｌａｓｓ ）の塗布等により成長させる（ａ）。
次にパターニングした第一フォトレジスト４ａをマスク
にウェットエッチにより台形状のシリコン酸化膜３を形
成する（ｂ）。
にウェットエッチにより台形状のシリコン酸化膜３を形
成する（ｂ）。
第一のフォトレジスト４ａを除去した後、新たにメッキ
しない領域にレジストが残る様に第二のフォトレジスト
４ｂのパターニングを行う（Ｃ）。
しない領域にレジストが残る様に第二のフォトレジスト
４ｂのパターニングを行う（Ｃ）。
次にウェットエッチによりシリコン酸化膜３を除去し、
そのままシリコン酸化膜３のあった所に台形状のメッキ
層５ａを成長させる（ｄ）。
そのままシリコン酸化膜３のあった所に台形状のメッキ
層５ａを成長させる（ｄ）。
最後に第二のフォトレジスト４ｂを除去した後イオンミ
リング等のドライエッチによりメッキ層５ａに重ね合っ
たメッキ給電パス用金属を除去する（ｅ）。
リング等のドライエッチによりメッキ層５ａに重ね合っ
たメッキ給電パス用金属を除去する（ｅ）。
髪晩些炊１
以上説明したようにこの発明は、台形状のシリコン酸化
膜と同じ台形状のメッキを得ることができ、後工程でメ
ッキ給電パス用金属のハガレを低減することができる。
膜と同じ台形状のメッキを得ることができ、後工程でメ
ッキ給電パス用金属のハガレを低減することができる。
第１図の（ａ）〜（ｅ）は、本発明の一実施例を説明す
るための工程順に示した素子断面図、第２図（ａ）〜（
ｃ）は従来の技術による一例を説明するための工程順に
示した素子断面図である。 １・・・ウェーハ、 ２・・・メッキ給電パス用金属、 ３・・・シリコン酸化膜、 ４ａ・・・第一のフォトレジスト、 ４ｂ・・・第二のフォトレジスト、 ５ａ・・・メッキ層。 第 ］ 図 第 図
るための工程順に示した素子断面図、第２図（ａ）〜（
ｃ）は従来の技術による一例を説明するための工程順に
示した素子断面図である。 １・・・ウェーハ、 ２・・・メッキ給電パス用金属、 ３・・・シリコン酸化膜、 ４ａ・・・第一のフォトレジスト、 ４ｂ・・・第二のフォトレジスト、 ５ａ・・・メッキ層。 第 ］ 図 第 図
Claims (1)
- 半絶縁性のウェーハにメッキを行う場合に、ウェーハ上
にメッキの給電パス用の金属とシリコン酸化膜を成長さ
せる工程とパターニングした第一のフォトレジストをマ
スクにメッキする領域のシリコン酸化膜を残す工程と、
次にメッキを行わない領域を第二のフォトレジストでお
おい、メッキを行う領域のシリコン酸化膜をウェットエ
ッチにより完全に除去し、逆テーパー状のフォトレジス
ト形状を形成し、この逆テーパー状の第二のフォトレジ
ストをマスクにメッキを行うことにより、メッキの形状
が台形状になることを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047404A JPH03248528A (ja) | 1990-02-27 | 1990-02-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047404A JPH03248528A (ja) | 1990-02-27 | 1990-02-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03248528A true JPH03248528A (ja) | 1991-11-06 |
Family
ID=12774181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2047404A Pending JPH03248528A (ja) | 1990-02-27 | 1990-02-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03248528A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006093712A (ja) * | 2004-01-26 | 2006-04-06 | Marvell World Trade Ltd | アルミニウム・コアを有する相互接続構造 |
| US7227262B2 (en) | 2003-10-03 | 2007-06-05 | Rohm Co., Ltd. | Manufacturing method for semiconductor device and semiconductor device |
| JP2007180476A (ja) * | 2005-11-29 | 2007-07-12 | Toppan Printing Co Ltd | 回路基板の製造方法及び回路基板 |
| JP2009138224A (ja) * | 2007-12-05 | 2009-06-25 | Opnext Japan Inc | めっき方法及び電子装置 |
-
1990
- 1990-02-27 JP JP2047404A patent/JPH03248528A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7227262B2 (en) | 2003-10-03 | 2007-06-05 | Rohm Co., Ltd. | Manufacturing method for semiconductor device and semiconductor device |
| US7638421B2 (en) | 2003-10-03 | 2009-12-29 | Rohm Co., Ltd. | Manufacturing method for semiconductor device and semiconductor device |
| JP2006093712A (ja) * | 2004-01-26 | 2006-04-06 | Marvell World Trade Ltd | アルミニウム・コアを有する相互接続構造 |
| JP2007180476A (ja) * | 2005-11-29 | 2007-07-12 | Toppan Printing Co Ltd | 回路基板の製造方法及び回路基板 |
| JP4730220B2 (ja) * | 2005-11-29 | 2011-07-20 | 凸版印刷株式会社 | 回路基板の製造方法 |
| JP2009138224A (ja) * | 2007-12-05 | 2009-06-25 | Opnext Japan Inc | めっき方法及び電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897365A (en) | Reduced-beak planox process for the formation of integrated electronic components | |
| JPH03248528A (ja) | 半導体装置の製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPS5893270A (ja) | 半導体装置の製造方法 | |
| KR100202665B1 (ko) | 로커스 제조공정 | |
| JPS5845810B2 (ja) | パタ−ンの形成方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH01119028A (ja) | 半導体装置の製造方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPS62260360A (ja) | 固体撮像装置のパツシベ−シヨン層 | |
| KR100202666B1 (ko) | 로커스 제조공정 | |
| JPH0247840A (ja) | 半導体装置の製造方法 | |
| JPH01236658A (ja) | 半導体装置の製造方法 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR0163742B1 (ko) | T형 게이트의 형성방법 | |
| JPS63164338A (ja) | 半導体装置の製造方法 | |
| JPH04343228A (ja) | 半導体装置の製造方法 | |
| JPS62140432A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPS59208749A (ja) | 半導体装置の製造方法 | |
| JPS6020517A (ja) | 半導体装置の製造法 |