KR100202665B1 - 로커스 제조공정 - Google Patents

로커스 제조공정 Download PDF

Info

Publication number
KR100202665B1
KR100202665B1 KR1019960029705A KR19960029705A KR100202665B1 KR 100202665 B1 KR100202665 B1 KR 100202665B1 KR 1019960029705 A KR1019960029705 A KR 1019960029705A KR 19960029705 A KR19960029705 A KR 19960029705A KR 100202665 B1 KR100202665 B1 KR 100202665B1
Authority
KR
South Korea
Prior art keywords
locus
film
substrate
nitride film
oxide film
Prior art date
Application number
KR1019960029705A
Other languages
English (en)
Other versions
KR980012251A (ko
Inventor
차영국
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960029705A priority Critical patent/KR100202665B1/ko
Publication of KR980012251A publication Critical patent/KR980012251A/ko
Application granted granted Critical
Publication of KR100202665B1 publication Critical patent/KR100202665B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 로커스 제조공정에 관한 것으로, 버드빅(Bird's beak)에 의한 액티브영역의 침식을 최소로 함으로써 소자의 고집적화를 이루는 데에 그 목적을 둔다.
이와같은 목적은 기판상에 감광막을 패터닝하여 로커스이외 지역의 기판을 식각하는 공정과, 이후 감광막을 제거하고 산화막 및 질화막을 증착하는 공정과, 이후 질화막을 기판내에 매립시키는 공정과, 이후 필드산화막을 형성하고 질화막을 제거하는 공정으로써 구현된다.

Description

로커스 제조공정
제1도의 (a) 내지 (e)는 종래 로커스 제조공정을 도시한 공정수순도.
제2도의 (a) 내지 (d)는 본 발명 로커스 제조공정을 도시한 공정수순도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 감광막
13 : 산화막 14 : 질화막
15 : 필드산화막
본 발명은 로커스 제조공정에 관한 것으로, 특히 버드빅(Bird's beak)에 의한 액티브영역의 침식을 최소로 하여 소자의 고집적화에 적당하도록 한 로커스 제조공정에 관한 것이다.
제1도는 종래 로커스 제조공정을 나타낸 것으로, 이를 참조하여 종래의 기술을 설명하면 다음과 같다.
먼저, 제1도의 (a) 및 (b)에 도시된 바와 같이, 기판(1)에 열산화하여 산화막(2)을 증착하고 강압화학기상증착법(LPCVD)으로 질화막(3)을 증착한다.
그 다음, 제1도의 (c)에 도시한 바와 같이, 감광막(4)으로 포토공정을 하여 필드산화막이 형성될 부분의 질화막(3) 및 산화막(2)을 건식각한다.
이후, 제1도의 (d)에 도시한 바와 같이, 감광막(4)을 제거하고 열산화공정을 필드산화막(5)을 형성한다.
마지막으로, 제1도의 (e)에 도시한 바와 같이, 질화막(3)을 제거함으로써 공정을 완료한다.
그러나, 이와같은 종래의 로커스 공정은 로커스 형성시 버드빅(Bird's beak)에 의하여 소자가 형성되는 액티브영역의 확보가 어려워지게 된다.
물론, 상기와 같은 한계성을 극복하여 액티브영역을 확보하기 위해서 다양한 종류의 진보된(advanced) 로커스공정이 제시되었지만, 구조가 복잡하고 실현해야하는 공정수가 늘어나기 때문에 실제의 양산적용에는 어려움을 가지게 된다.
본 발명은 상기와 같은 문제를 해결하기 위해 창안된 것으로, 버드빅(Bird's beak)의 성장을 억제하여 버드빅(Bird's beak)에 의한 액티브영역의 침식을 최소로 함으로써, 소자의 고집적화를 이룰 수 있도록 한 로커스 제조공정을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명 로커스 제조공정은 제2도에 도시한 바와 같이, 기판상에 감광막을 패터닝하여 로커스이외 영역의 기판을 식각하는 공정과, 이후 감광막을 제거하고 산화막 및 질화막을 증착하는 공정과, 이후 질화막을 기판내에 매립시키는 공정과, 이후 필드산화막을 형성하고 질화막을 제거하는 공정으로 이루어지는 것으로, 이와같은 본 발명에 대해 좀 더 상세히 설명하면 다음과 같다.
먼저 제2도의 (a)에 도시한 바와 같이, 기판(11)상에 감광막(2)을 패터닝한 다음, 이 감광막(12)을 마스크로 이용하여 로커스이외 지역의 기판(11)을 건식각하고 감광막(12)을 제거한다.
이후, 제2도의 (b)에 도시한 바와 같이, 열산화하여 산화막(13)을 증착하고 강압화학기상증착법(LPCVD)으로 질화막(14)을 증착한다.
이어서, 제2도의 (c)에 도시한 바와 같이, 기계화학방법(Chemical mechical polishing, 이하 CMP)으로 로커스이외 지역의 질화막(14)을 상부에서 갈아내어 질화막(14)을 기판(11)내에 매립시킨다.
그런 다음, 제2도의 (d)에 도시한 바와 같이, 열산화하여 필드산화막(15)을 형성하고 질화막(14)을 제거함으로써 공정이 완료되는데, 질화막(14)이 매립된 구조의 기판(11)을 이용하여 필드산화막(15)을 형성시킴으로서 버드빅(Bird's beak)에 의한 액티브영역의 침식을 방지할 수 있다.
따라서, 보다 작은 셀의 형성을 가능하게 한다.
즉, 고집적화를 이룰 수 있다.
상술한 바와 같이, 본 발명 로커스 제조공정은 버드빅(Bird's beak)에 의한 액티브영역의 침식을 최소로 함으로써 소자의 고집적화를 이룰 수 있는 효과가 있다.

Claims (3)

  1. 기판상에 감광막을 패터닝하여 로커스이외 영역의 기판을 식각하는 공정과, 이후 감광막을 제거하고 산화막 및 질화막을 증착하는 공정과, 이후 질화막을 기판내에 매립시키는 공정과, 이후 필드산화막을 형성하고 질화막을 제거하는 공정으로 이루어지는 것을 특징으로 하는 로커스 제조공정.
  2. 제1항에 있어서, 상기 기판은 건식각되는 것을 특징으로 하는 로커스 제조공정.
  3. 제1항에 있어서, 상기 질화막은 기계화학방법(CMP)으로 제거하는 것을 특징으로 하는 로커스 제조방법.
KR1019960029705A 1996-07-23 1996-07-23 로커스 제조공정 KR100202665B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960029705A KR100202665B1 (ko) 1996-07-23 1996-07-23 로커스 제조공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960029705A KR100202665B1 (ko) 1996-07-23 1996-07-23 로커스 제조공정

Publications (2)

Publication Number Publication Date
KR980012251A KR980012251A (ko) 1998-04-30
KR100202665B1 true KR100202665B1 (ko) 1999-06-15

Family

ID=19467103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960029705A KR100202665B1 (ko) 1996-07-23 1996-07-23 로커스 제조공정

Country Status (1)

Country Link
KR (1) KR100202665B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790890B1 (ko) 2006-09-27 2008-01-02 삼성전자주식회사 파노라마 영상 생성장치 및 방법

Also Published As

Publication number Publication date
KR980012251A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US4897365A (en) Reduced-beak planox process for the formation of integrated electronic components
KR100202665B1 (ko) 로커스 제조공정
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
KR19980077523A (ko) 반도체 소자의 제조방법
JPH03248528A (ja) 半導体装置の製造方法
US7892920B2 (en) Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist
KR100798802B1 (ko) 반도체소자의 소자분리막 형성방법
KR100253349B1 (ko) 반도체소자의 분리구조 제조방법
KR0157921B1 (ko) 필드 산화막 제조 방법
KR19990060858A (ko) 반도체 소자의 소자 분리막 형성 방법
KR0124637B1 (ko) 반도체소자의 격리막 형성방법
KR970000969B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100202657B1 (ko) 트랜지스터의 제조방법
KR0165354B1 (ko) 반도체 장치의 접촉장 형성 방법
KR100202666B1 (ko) 로커스 제조공정
KR0156149B1 (ko) 반도체 소자 격리영역 형성방법
KR0124480B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR0140806B1 (ko) 반도체 소자의 캐패시터 제조방법
JPH01214142A (ja) 半導体装置の製造方法
KR0154140B1 (ko) 반도체소자의 소자분리막 제조방법
KR0179155B1 (ko) 반도체장치 및 그 제조방법
KR100249150B1 (ko) 필드산화막 형성방법
JPH03239331A (ja) 半導体装置の製造方法
KR19980030446A (ko) 반도체 기판 및 그의 형성방법
JPS62183183A (ja) サイドウオ−ルの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee