KR0140806B1 - 반도체 소자의 캐패시터 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 특히, 선택적 폴리실리콘막과 선택적 산화막의 성장기술을 이용하여 캐패시터를 제조하여 그 유효면적을 극대화함으로써 반도체 소자의 수율 및 신뢰성을 향상시키는 효과를 갖는 반도체 소자의 캐패시터 제조방법에 관한 것이다.

Description

반도체 소자의 캐패시터 제조방법

제 1a 도 내지 제 1e 도는 본 발명의 일실시에 따른 캐패시터 제조 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

1, 2: 절연막4, 5: 산화막

3, 6: 폴리실리콘막7: 유전막

8: 플레이트 전극10, 20: 감광막 패턴

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것이다. 일반적으로, 반도체 소자가 고집적화 됨에 따라 캐패시터의 유효면적 확보문제가 대두되어 실린더형 캐패시터 제조 방법 등 여러 가지 방법에 고안되어 사용되어 왔으나, 상기 방법으로는 고집적 반도체 소자에 맞는 캐패시터의 유효면적을 확보하기가 어려웠다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 선택적 폴리실리콘막과 선택적 산화막의 성장 기술을 이용하여 상기 캐패시터의 유효면적을 극대화시킴으로써 고집적 반도체 소자에 적합한 캐패시터 제조 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은 반도체 기판 상에 형성된 제1 절연막 및 제2 절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀 내부 및 상기 제2 절연막 상에 제1 폴리실리콘막을 형성하는 단계; 상기 제1 폴리실리콘막을 선택적으로 식각하되, 그 두께의 일부만이 식각되도록하여 상기 제2 절연막을 노출시키지 않으면서, 상기 제1 폴리실리콘막의 소정 부위에 돌출부를 형성하는 단계; 상기 제1 폴리실리콘막 돌출부 측벽에 스페이서 산화막을 형성하는 단계; 상기 스페이서 산화막 상에 선택적 성장 방법으로 성장산화막을 성장시키는 단계; 상기 제1 폴리실리콘막 상에 선택적 성장 방법으로 제2 폴리실리콘막을 성장시키는 단계; 상기 제1 폴리실리콘막의 돌출부 상에 형성된 상기 제2 폴리실리콘막 및 상기 성장산화막을 덮는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 하여 상기 제2 폴리실리콘막 및 상기 제1 폴리실리콘막을 선택적으로 식각하는 단계; 상기 감광막 패턴을 제거하는 단계; 상기 성장산화막, 상기 스페이서 산화막 및 상기 제2 절연막을 제거하여 하부전극을 형성하는 단계; 상기 하부전극을 이루는 상기 제2 폴리실리콘막 및 상기 제1 폴리실리콘막 표면에 유전막을 형성하는 단계; 및 상기 유전막 상에 상부전극을 형성하는 단계를 포함하여 이루어지는 반도체 소자의 캐패시터 형성 방법을 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면 제 1a 도 내지 제 1e 도를 참조하여 설명하기로 한다.

먼저, 제 1a 도에 도시한 바와 같이 실리콘 기판 상에 제1 절연막(1) 및 제2 절연막(2)을 형성한 다음, 제2 절연막(2) 및 제1 절연막(1)을 선택적으로 식각하여 전하저장전극 콘택홀을 형성하고, 전체 구조 상부에 제1 폴리실리콘막(3)을 형성한 후, 제1 폴리실리콘막(3) 상에 전하저장전극 형성용 제1 감광막 패턴(10)을 형성한다.

다음으로, 제 1b 도에 도시한 바와 같이 상기 전하저장전극 형성용 제1 감광막패턴(10)을 이용하여 제1 폴리실리콘막(3)의 소정 부위를 건식식각한다. 이때, 식각되는 두께는 상기 제1 폴리실리콘막의 본래 두께보다 작도록하여 상기 제1 폴리실리콘막(3)의 식각으로 인해 그 하부의 제2 절연막(2)이 노출되지 않도록 하면서, 돌출부가 만들어진다. 상기한 바와 같이 제1 폴리실리콘막(3)의 소정부위에 돌출부가 형성되도록한 후, 제1 감광막 패턴(10)을 제거한다.

이어서, 전체 구조 상부에 산화막을 도포한 다음 전면식각하여 상기 제1 폴리실리콘막(3) 돌출부 측벽에 스페이서 산화막(4)을 형성한 후, 산화막이 있는 부위에서만 성장하는 선택적 성장 산화막의 특성을 이용하여 스페이서 산화막(4)을 중심으로 선택적 성장 산화막(5)을 성장시킨다.

다음으로, 제 1c 도에 도시한 바와 같이 폴리실리콘막이 있는 곳에서만 성장하는 선택적 성장 폴리실리콘막의 특성을 이용하여, 제1 폴리실리콘막(3) 중에서 선택적 성장 산화막(5)으로 덮이지 않은 부분에 제2 폴리실리콘막(6)을 성장시킨 후, 전하저장전극 형성용 제2 감광막 패턴(20)을 형성한다. 이때, 상기 제2 감광막 패턴(20)은 상기 제1 폴리실리콘막(3)의 돌출부 양측에 노출된 선택적 성장 산화막(5)을 충분히 덮을 수 있을 정도로 넓게 형성한다. 즉, 제2 감광막 패턴(20)은 제1 폴리실리콘막(3)의 돌출부 상에 형성된 제2 폴리실리콘막(6)과 상기 양측의 스페이서 산화막(4) 상에 각각 형성된 선택적 성장 산화막(5)을 덮도록 형성한다.

다음으로, 제 1d 도에 도시한 바와 같이 상기 전하저장전극 형성용 제2 감광막 패턴(20)을 식각마스크로하여 선택적 성장 제2 폴리실리콘막(6) 및 제1 폴리실리콘막(3)을 차례로 건식식각한 다음, 제2 감광막 패턴(20)을 제거한 후, 선택적 성장 산화막(5), 스페이서 산화막(4) 및 제2 절연막(2)을 습식식각하여 제거한다.

다음으로, 제 1e 도에 도시한 바와 같이, 상기의 과정을 통하여 형성된 전하저장전극의 표면에 유전막(7)과 플레이트 전극(8)을 증착하여 캐패시터를 완성한다.

상기와 같이 이루어지는 본 발명은 선택적 폴리실리콘막과 선택적 산화막의 성장기술을 이용하여 캐패시터의 유효면적을 극대화함과 동시에 소자의 수율 및 신뢰성을 향상시키는 우수한 효과를 갖는다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (2)

1. 반도체 기판 상에 형성된 제1 절연막 및 제2 절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계;

   상기 콘택홀 내부 및 상기 제2 절연막 상에 제1 폴리실리콘막을 형성하는 단계;

   상기 제1 폴리실리콘막을 선택적으로 식각하되, 그 두께의 일부만이 식각되도록하여 상기 제2 절연막을 노출시키지 않으면서, 상기 제1 폴리실리콘막의 소정 부위에 돌출부를 형성하는 단계;

   상기 제1 폴리실리콘막 돌출부 측벽에 스페이서 산화막을 형성하는 단계;

   상기 스페이서 산화막 상에 선택적 성장 방법으로 성장산화막을 성장시키는 단계;

   상기 제1 폴리실리콘막 상에 선택적 성장 방법으로 제2 폴리실리콘막을 성장시키는 단계;

   상기 제1 폴리실리콘막의 돌출부 상에 형성된 상기 제2 폴리실리콘막 및 상기 성장산화막을 덮는 감광막 패턴을 형성하는 단계;

   상기 감광막 패턴을 식각마스크로하여 상기 제2 폴리실리콘막 및 상기 제1 폴리실리콘막을 선택적으로 식각하는 단계;

   상기 감광막 패턴을 제거하는 단계;

   상기 성장산화막, 상기 스페이서 산화막 및 상기 제2 절연막을 제거하여 하부전극을 형성하는 단계;

   상기 하부전극을 이루는 상기 제2 폴리실리콘막 및 상기 제1 폴리실리콘막 표면에 유전막을 형성하는 단계; 및

   상기 유전막 상에 상부전극을 형성하는 단계를 포함하여 이루어지는 반도체 소자의 캐패시터 형성 방법.
2. 제 1 항에 있어서,

   상기 스페이서 산화막을 형성하는 단계는,

   상기 제1 폴리실리콘막의 전체 구조 상부에 산화막을 형성하는 단계; 및

   상기 산화막을 전면식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 형성 방법.