KR100473337B1 - 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법 - Google Patents
반도체패키지용 섭스트레이트의 도전성 비아 형성 방법 Download PDFInfo
- Publication number
- KR100473337B1 KR100473337B1 KR10-2002-0025098A KR20020025098A KR100473337B1 KR 100473337 B1 KR100473337 B1 KR 100473337B1 KR 20020025098 A KR20020025098 A KR 20020025098A KR 100473337 B1 KR100473337 B1 KR 100473337B1
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- plating layer
- forming
- cover film
- raw material
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 title description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 50
- 239000011889 copper foil Substances 0.000 claims abstract description 48
- 238000007772 electroless plating Methods 0.000 claims abstract description 41
- 239000013039 cover film Substances 0.000 claims abstract description 37
- 239000002994 raw material Substances 0.000 claims abstract description 29
- 238000009713 electroplating Methods 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법에 관한 것으로, 파인 피치(fine pitch)의 도전성 배선패턴을 형성할 수 있도록, 절연층의 상면과 하면에 동박이 입혀진 원자재를 구비하고, 상기 동박 표면에는 커버필름을 부착하는 단계와; 상기 원자재 및 커버필름을 관통하는 다수의 관통공을 형성하는 단계와; 상기 관통공의 내벽에 무전해 도금층을 형성하는 단계와; 상기 무전해 도금층 표면에 전해 도금층을 형성하는 단계와; 상기 원자재에서 커버필름을 제거하는 단계를 포함하여 이루어진 것을 특징으로 함.
Description
본 발명은 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법에 관한 것으로, 보다 상세하게 설명하면 파인 피치(fine pitch)의 배선패턴을 형성할 수 있는 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법에 관한 것이다.
일반적으로 반도체패키지용 섭스트레이트(substrate)는 반도체 다이(die)가 탑재되고 몰딩(molding)되어 상기 반도체 다이를 외부 환경으로부터 보호함은 물론, 상기 반도체 다이와 전기적 접속부재로 연결되어, 상기 반도체 다이의 전기적 신호를 외부 장치에 전달해주고, 또한 외부 장치로부터의 전기적 신호를 상기 반도체 다이에 전달해주는 역할을 한다.
이러한 반도체패키지용 섭스트레이트는, 대표적으로, 리드프레임(lead frame), 인쇄회로기판(printed circuit board), 플랙시블 써킷 테이프(flexible circuit board) 등 매우 다양한 종류가 있으나, 최근에는 고집적 및 고기능화된 반도체 다이를 수용할 수 있는 인쇄회로기판 또는 플랙시블 써킷 테이프 등이 주류를 이루고 있다. 즉, 상기 고집적 및 고기능화된 반도체 다이는 외부와 전기적 신호를 교신하는 본드패드(bond pad)의 갯수가 종래에 비해 증가하고 있기 때문에, 상기 본드패드와 대응되는 수의 도전성 배선패턴을 형성할 수 있는 인쇄회로기판 또는 플랙시블 써킷 테이프 등이 섭스트레이트로서 주류를 이루고 있다.
한편, 이러한 섭스트레이트로서 종래의 인쇄회로기판을 예로 하여 그 제조 방법을 간단히 설명하면 다음과 같다.
먼저, 대략 판상의 절연층을 중심으로 그 상,하면에 수십 ㎛의 동박을 접착하거나 또는 스퍼터링(spurttering) 방법에 의해 형성한다.
이어서, 상기 동박이 입혀진 절연층의 일정 부분에 드릴 또는 레이저 등을 이용하여 직경 수십 ㎛의 관통공을 다수 형성한다.
이어서, 상기 절연층의 상,하면에 형성된 동박을 전기적으로 연결하기 위해 무전해 도금 및 전해 도금 공정을 통하여 상기 관통공 내벽에 일정 두께의 도금층을 형성한다. 이와 같이 도금층이 형성된 관통공을 통상 도전성 비아라고 한다.
이어서, 도전성 배선 패턴이 형성될 영역에는 커버필름이 남도록 하고, 도전성 배선 패턴이 형성되지 않을 영역에는 커버필름이 없도록, 통상적인 사진 및 현상 공정을 수행한다.
마지막으로, 상술한 커버필름을 통해 외부로 노출된 동박을 소정 화학 용액으로 부식시켜 제거함으로써, 다수의 도전성 배선 패턴을 형성하고, 또한 다른 화학 용액을 이용하여 상기 커버필름도 모두 제거한다.
그러나 이러한 종래의 섭스트레이트 제조 방법은 절연층 상,하면의 동박을 연결하기 위해 수행되는 무전해 및 전해 도금 공정(도전성 비아 형성 공정)으로 인해 더욱 세밀한 파인 피치의 배선패턴을 구현하는데 어려움이 있다.
즉, 상기 도금층은 상기 관통공뿐만 아니라 공정 특성상 상기 절연층의 상,하면에 형성된 동박 표면에도 형성된다. 예를 들어 상기 동박의 두께가 대략 12㎛이고, 상기 도금층의 두께가 대략 12㎛이면, 상기 절연층의 상,하면에 형성된 도전층의 총 두께는 대략 24㎛가 된다. 이와 같이 동박(동박+도금층)의 두께가 두껍게 되면 배선 패턴 사이의 거리를 짧게 하는데 한계가 있고, 따라서 파인 피치의배선 패턴을 구현하는 것이 어렵게 된다. 다른 말로 하면 상기 동박의 두께가 너무 두껍게 되면 종횡비(aspect ratio)의 한계로 인하여, 상기 동박 두께 이하의 피치를 갖는 배선패턴의 형성은 현실적으로 어렵다. 물론, 상기 동박의 두께가 얇을 수록 파인 피치의 배선 패턴을 구현하는 것은 쉽다.
따라서, 최근에는 상기 동박의 두께를 얇게 하기 위해 도금 공정후 상기 동박의 일부를 에칭하는 할프 에칭(half etching) 방법도 수행되고 있으나, 이러한 방법은 에칭 시간이나 에칭액의 농도 등을 미세하게 제어해야 함으로써, 수율이 낮고 또한 섭스트레이트의 전체적인 제조 시간도 길어지는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 본 발명의 목적은 파인 피치의 배선패턴을 형성할 수 있는 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법은 절연층의 상면과 하면에 동박이 입혀진 원자재를 구비하고, 상기 동박 표면에는 커버필름을 부착하는 단계와; 상기 원자재 및 커버필름을 관통하는 다수의 관통공을 형성하는 단계와; 상기 관통공의 내벽에 무전해 도금층을 형성하는 단계와; 상기 무전해 도금층 표면에 전해 도금층을 형성하는 단계와; 상기 원자재에서 커버필름을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법은 절연층의 상면과 하면에 동박이 입혀진 원자재를 제공하는 단계와; 상기 원자재에 동박 및 절연층을 관통하는 관통공을 형성하는 단계와; 상기 관통공의 내벽에 무전해 도금층을 형성하는 단계와; 상기 원자재의 상,하면에 상기 관통공을 포함한 모든 면이 덮혀지도록 커버필름을 부착하는 단계와; 상기 원자재의 관통공 일면에는 상기 관통공보다 작은 크기로 커버필름에 개구가 형성되도록 하고, 상기 관통공의 타면에는 상기 관통공보다 큰 크기로 커버필름에 개구가 형성되도록 하는 단계와; 상기 무전해 도금층 표면에 전해 도금층을 형성하는 단계와; 상기 원자재에서 커버필름을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 커버필름에 개구가 형성되도록 하는 단계는 관통공의 상,하면에 형성된 커버필름에 상기 관통공보다 큰 크기의 개구가 형성되도록 할 수도 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법에 의하면, 동박이 형성된 원자재에 커버필름을 쒸우고 관통공을 형성한 후 무전해 도금층 및 전해 도금층을 형성함으로써 상기 동박에는 어떠한 두께 변화도 발생하지 않도록 하거나, 또는 상기 원자재에 먼저 관통공을 형성하고 얇은 무전해 도금층을 형성한 후, 동박(즉, 무전해 도금층이 형성된 동박) 표면에 커버필름을 쒸운후 다시 커버필름에 개구를 형성하고, 전해 도금층을 형성함으로써, 상기 동박의 두께 증가를 최소화할 수 있게 된다.
따라서, 무전해 도금층 및 전해 도금층에 의해 도전성 비아가 형성되더라도, 실제 배선패턴이 형성되는 동박의 두께는 증가하지 않거나, 그 증가량을 최소화함으로써 파인 피치의 배선패턴 형성이 가능해진다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도1은 본 발명에 의한 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법을 순차 도시한 설명도이다.
도시된 바와 같이, 먼저 절연층(2)의 상면과 하면에 대략 12㎛의 동박(4,6)이 입혀진 원자재를 구비하고, 상기 동박(4,6) 표면에는 커버필름(10)을 부착한다.(S11)
이어서, 상기 절연층(2), 동박(4,6) 및 커버필름(10)을 관통하는 일정 직경의 관통공(8)을 형성한다.(S12)
여기서, 상기 관통공(8)은 직경이 수십㎛이고, 드릴(drill)이나 레이저(laser) 등에 의해 형성될 수 있다. 또한, 이때 상기 커버필름(10)에도 상기 관통공(8)과 연통되는 개구(18)가 형성된다.
이어서, 상기 원자재를 무전해 도금 용액에 집어 넣어 상기 관통공(8)의 내벽에 대략 2~3㎛ 정도의 무전해 도금층(12)이 형성되도록 한다.(S13)
상기 무전해 도금 용액에 주로 이용되는 도금제는 구리(Cu), 니켈(Ni)-인(P), 니켈(Ni)-보론(B) 합금 등이 적절하며, 전해 도금에 비해 도금층이 치밀하고 도전체뿐만 아니라 절연체에도 적용할 수 있기 때문에, 상술한 바와 같이 먼저 무전해 도금층(12)을 형성함이 바람직하다.
물론, 상술한 무전해 도금이 완료된 후에는 상기 관통공(8)을 포토레지스트 (도시되지 않음) 등으로 덮은 후, 나머지 커버필름(10) 표면에 형성된 무전해 도금층(12)을 소정 화학 용액으로 제거한다. 또한, 이어서 상기 관통공(8)을 덮고 있는 포토레지스트도 제거한다.
이어서, 상기 무전해 도금층(12) 표면에 전해 도금층(14)을 형성한다.(S14)
즉, 도금하고자 하는 무전해 도금층(12)을 음극으로 하고, 전착(電着)시키고자 하는 금속(구리, 니켈 등등)을 양극으로 하여, 전착시키고자 하는 금속의 이온을 함유한 전해액 속에 넣고, 통전(通電)하여 전해함으로써 바라는 금속이온이 무전해 도금층(12)의 표면에 전해 석출되도록 한다. 이와 같은 방법에 의해 형성되는 전해 도금층(14)의 두께는 대략 10~12㎛ 정도가 된다.
마지막으로, 상기 원자재에서 상기 커버필름(10)을 제거한다. 물론, 상기와 같은 커버필름(10)의 제거 후에는 상기 동박(4,6) 표면으로 무전해 도금층(12) 및 전해 도금층(14)(도전성 비아(16))이 돌출되는데 이는 통상의 평탄화 공정을 통해 상기 동박(4,6)과 유사한 평면이 되도록 한다.
이러한 공정에 의해 상기 동박(4,6)의 두께는 증가하지 않게 되고, 다만 관통공(8)에 도전성 비아(16)만이 양호하게 형성됨으로써, 파인피치의 도전성 배선 패턴을 형성할 수 있는 기본 구조를 제공하게 된다.
도2는 본 발명에 의한 반도체패키지용 섭스트레이트의 다른 도전성 비아 형성 방법을 순차 도시한 설명도이다.
도시된 바와 같이, 먼저 절연층(2)의 상면과 하면에 일정 두께의 동박(4,6)이 입혀진 원자재를 제공한다.(S21)
이어서, 상기 원자재에 동박(4,6) 및 절연층(2)을 관통하는 일정 직경의 관통공(8)을 형성하고, 상기 관통공(8)의 내벽에 무전해 도금층(12)을 형성한다.(S22)
여기서, 상기 무전해 도금층(12)은 관통공(8)의 내벽뿐만 아니라, 절연층(2)의 상,하면에 형성된 동박(4,6) 표면에도 형성된다. 따라서, 상기 무전해 도금층(12)의 두께는 2~3㎛로 형성되므로, 상기 동박(4,6)의 두께도 대략 2~3㎛만큼 증가한다.
이어서, 상기 원자재의 상,하면에 상기 관통공(8)을 포함한 모든 면이 덮혀지도록 커버필름(10)을 부착한다.(S23)
이어서, 상기 원자재의 관통공(8) 일면에는 상기 관통공(8)보다 작은 크기로 커버필름(10)에 개구(18)가 형성되도록 하고, 상기 관통공(8)의 타면에는 상기 관통공(8)보다 큰 크기로 커버필름(10)에 개구(20)가 형성되도록 한다.(S24)
이어서, 상기 관통공(8) 내벽에 형성된 무전해 도금층(12)에 일정 두께의 전해 도금층(14)을 형성함으로써, 도전성 비아(16)를 형성한다.
이때, 상기 전해 도금층(14)은 무전해 도금층(12)뿐만 아니라, 절연층(2) 하면의 동박(4,6)중 일부 영역에도 형성된다. 이와 같이 동박(4,6)중 일부 영역에도 전해 도금층(14)이 형성되도록 하는 이유는 상기 동박(4,6)과 전해 도금층(14)이 더욱 확실히 접속되도록 위함이다.
마지막으로 상기 원자재에서 사용된 커버필름(10)을 제거한다.
이러한 공정에 의해 상기 동박(4,6) 표면에는 단지 수㎛의 무전해 도금층(12)만이 형성되는 동시에 관통공(8)에는 도전성 비아(16)가 일정 두께로 양호하게 형성됨으로써, 파인피치의 도전성 배선 패턴을 형성할 수 있는 기본 구조를 제공하게 된다.
도3은 본 발명에 의한 반도체패키지용 섭스트레이트의 다른 도전성 비아 형성 방법을 순차 도시한 설명도이다. 이것은 상기 도2를 참조하여 설명한 실시예와 유사하므로 그 차이점만을 설명하기로 한다.
도시된 바와 같이 원자재의 관통공(8)에 일정 두께의 무전해 도금층(12)을 형성한 후에는, 상기 원자재의 상,하면에 상기 관통공(8)을 덮도록 커버필름(10)을 부착시키고, 상기 관통공(8)의 상,하면에는 상기 관통공(8)보다 큰 직경을 갖도록 상기 커버필름(10)에 개구(20)를 형성한다. 즉, 상기 커버필름(10)을 통하여 동박(4,6) 표면에 형성된 무전해 도금층(12)의 일정 영역이 외부로 노출되도록 한다.(S33)
이 상태에서 상기 원자재에 전해 도금 공정을 수행하여, 상기 무전해 도금층(12) 및 일부 노출된 동박(4,6) 표면의 무전해 도금층(12)에 일정 두께의 전해 도금층(14)이 형성되도록 한다.(S34)
이와 같이 함으로써, 상기 전해 도금층(14)은 상기 무전해 도금층(12)뿐만 아니라, 상기 동박(4,6) 표면의 무전해 도금층(12)과도 연결됨으로써, 상기 무전해 도금층(12) 및 전해 도금층(14)으로 이루어진 도전성 비아(16)가 상기 동박(4,6)과 더욱 확실하게 연결된다.
물론, 이러한 방법에 의해 상기 동박(4,6)의 두께 증가도 최소화됨으로써, 파인피치의 배선패턴을 구현할 수 있는 기본 구조를 제공하게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만, 이것으로만 본 발명이 한정되는 것은 아니며, 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법에 의하면, 무전해 도금층 및 전해 도금층에 의해 도전성 비아가 형성되더라도, 실제 배선패턴이 형성되는 동박의 두께는 증가하지 않거나, 그 증가량을 최소화함으로써 파인 피치의 배선패턴 형성이 가능해지는 효과가 있다.
도1은 본 발명에 의한 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법을 순차 도시한 설명도이다.
도2는 본 발명에 의한 반도체패키지용 섭스트레이트의 다른 도전성 비아 형성 방법을 순차 도시한 설명도이다.
도3은 본 발명에 의한 반도체패키지용 섭스트레이트의 다른 도전성 비아 형성 방법을 순차 도시한 설명도이다.
-도면중 주요 부호에 대한 설명-
2; 절연층 4,6; 동박
8; 관통공 10; 커버필름(cover film)
12; 무전해 도금층 14; 전해 도금층
16; 도전성 비아(via) 18,20; 개구
Claims (3)
- 삭제
- (정정) 절연층의 상면과 하면에 동박이 입혀진 원자재를 제공하는 단계;상기 원자재에 동박 및 절연층을 관통하는 관통공을 형성하고, 상기 관통공의 내벽에 무전해 도금층을 형성하는 단계;상기 원자재의 상,하면에 상기 관통공을 포함한 모든 면이 덮혀지도록 커버필름을 부착하는 단계;상기 원자재의 관통공 상면에는 상기 관통공보다 작은 크기로 커버필름에 개구가 형성되도록 하고, 상기 관통공의 하면에는 상기 관통공보다 큰 크기로 커버필름에 개구가 형성되도록 하는 단계;상기 관통공 내측의 무전해 도금층 표면에 전해 도금층을 형성하는 단계; 및,상기 원자재에서 커버필름을 제거하여, 상기 관통공 하면의 무전해 도금층에도 일정 영역의 전해 도금층이 잔존하도록 하는 단계를 포함하여 이루어진 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법.
- (정정) 제2항에 있어서, 상기 필름에 개구가 형성되도록 하는 단계는 관통공의 상,하면에 형성된 커버필름에 상기 관통공보다 큰 크기의 개구가 형성되도록 함으로써, 관통공의 상,하면중 일정 영역에 전해 도금층이 잔존하도록 함을 특징으로 하는 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0025098A KR100473337B1 (ko) | 2002-05-07 | 2002-05-07 | 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0025098A KR100473337B1 (ko) | 2002-05-07 | 2002-05-07 | 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030087150A KR20030087150A (ko) | 2003-11-13 |
| KR100473337B1 true KR100473337B1 (ko) | 2005-03-08 |
Family
ID=32381882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0025098A KR100473337B1 (ko) | 2002-05-07 | 2002-05-07 | 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100473337B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH045888A (ja) * | 1990-04-23 | 1992-01-09 | Matsushita Electric Works Ltd | プリント配線基板 |
| KR19990039245A (ko) * | 1997-11-11 | 1999-06-05 | 유무성 | 다중 도금층을 가진 기판의 제조방법 |
| KR19990064553A (ko) * | 1999-04-09 | 1999-08-05 | 구자홍 | 인쇄회로기판 및 그 제조방법 |
| KR20010043662A (ko) * | 1999-05-06 | 2001-05-25 | 미야무라 심뻬이 | 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의제조방법 |
| KR20010065115A (ko) * | 1999-12-29 | 2001-07-11 | 마이클 디. 오브라이언 | 인쇄회로기판 제조방법 |
-
2002
- 2002-05-07 KR KR10-2002-0025098A patent/KR100473337B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH045888A (ja) * | 1990-04-23 | 1992-01-09 | Matsushita Electric Works Ltd | プリント配線基板 |
| KR19990039245A (ko) * | 1997-11-11 | 1999-06-05 | 유무성 | 다중 도금층을 가진 기판의 제조방법 |
| KR19990064553A (ko) * | 1999-04-09 | 1999-08-05 | 구자홍 | 인쇄회로기판 및 그 제조방법 |
| KR20010043662A (ko) * | 1999-05-06 | 2001-05-25 | 미야무라 심뻬이 | 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의제조방법 |
| KR20010065115A (ko) * | 1999-12-29 | 2001-07-11 | 마이클 디. 오브라이언 | 인쇄회로기판 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030087150A (ko) | 2003-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5118386A (en) | Printed circuit board having bumps and method of forming bumps | |
| US7084509B2 (en) | Electronic package with filled blinds vias | |
| US10134666B2 (en) | Package substrate, method for fabricating the same, and package device including the package substrate | |
| KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
| US6350365B1 (en) | Method of producing multilayer circuit board | |
| US20040132230A1 (en) | Ball grid array substrate and method for preparing the same | |
| KR20060034613A (ko) | 프린트 기판 제조 방법 및 프린트 기판 | |
| CN110211943A (zh) | 半导体装置及其制造方法 | |
| KR100671748B1 (ko) | 스티프너를 이용한 박형 인쇄회로기판 및 그 제조방법 | |
| JP5432800B2 (ja) | 配線基板の製造方法 | |
| US7033917B2 (en) | Packaging substrate without plating bar and a method of forming the same | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| US6740222B2 (en) | Method of manufacturing a printed wiring board having a discontinuous plating layer | |
| KR20040023773A (ko) | 도체 배선 패턴의 형성 방법 | |
| KR100473337B1 (ko) | 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법 | |
| JP4219266B2 (ja) | 配線基板の製造方法 | |
| CN211457534U (zh) | 微细层间线路结构 | |
| KR101034089B1 (ko) | 배선 기판 및 그 제조 방법 | |
| JP2001230507A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP2004349414A (ja) | 回路基板とその製造方法 | |
| US8450624B2 (en) | Supporting substrate and method for fabricating the same | |
| JP3759755B2 (ja) | 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法 | |
| KR100593211B1 (ko) | 웨이퍼 관통형 전극 제조 방법 | |
| CN117677045A (zh) | 电路板的制备方法及电路板 | |
| JP2004281752A (ja) | 片面回路基板の製造方法及び片面回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130208 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140211 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150209 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170209 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180207 Year of fee payment: 14 |