CN117677045A - 电路板的制备方法及电路板 - Google Patents
电路板的制备方法及电路板 Download PDFInfo
- Publication number
- CN117677045A CN117677045A CN202211091801.4A CN202211091801A CN117677045A CN 117677045 A CN117677045 A CN 117677045A CN 202211091801 A CN202211091801 A CN 202211091801A CN 117677045 A CN117677045 A CN 117677045A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- circuit
- circuit board
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 229910000679 solder Inorganic materials 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 29
- 229910000765 intermetallic Inorganic materials 0.000 claims abstract description 19
- 230000008018 melting Effects 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 11
- 238000005516 engineering process Methods 0.000 claims abstract description 10
- 230000008021 deposition Effects 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000011295 pitch Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本申请提供一种电路板的制备方法，包括：提供电路基板，所述电路基板包括依次叠设的基材层和第一导电线路层；采用激光熔化沉积技术在所述第一导电线路层上打印焊料层，使得所述焊料层与所述第一导电线路层之间形成第一金属间化合物；采用激光熔化沉积技术在所述焊料层上打印金属柱，使得所述焊料层和所述金属柱之间形成第二金属间化合物。本申请提供的电路板的制备方法能够提高导电线路层和金属柱的连接力。本申请还提供了一种电路板。
Description
技术领域
本申请涉及电路板领域，具体地涉及一种电路板的制备方法及电路板。
背景技术
随着电子技术的发展，芯片与电路板之间、或者电路板与电路板之间的连接密度越来越高，因此细间距连接成为现在的发展趋势。在半导体封装以及线路板领域，通过在线路板上设置铜柱并通过铜柱实现连接，可解决间距的限制。
现有的方法通常是在电路板的导电线路层上印刷金属柱，然而印刷得到的金属柱和导电线路层之间的连接力较差。
发明内容
有鉴于此，本申请提供一种利于提高金属柱和导电线路间的连接力的电路板的制备方法。
另外，本申请还提供通过该方法制备得到的电路板。
本申请提供一种电路板的制备方法，包括：
提供电路基板，所述电路基板包括依次叠设的基材层和第一导电线路层；
采用激光熔化沉积技术在所述第一导电线路层上打印焊料层，使得所述焊料层与所述第一导电线路层之间形成第一金属间化合物；
采用激光熔化沉积技术在所述焊料层上打印金属柱，使得所述焊料层和所述金属柱之间形成第二金属间化合物。
可选地，所述电路基板还包括设置于所述基材层背离所述第一导电线路层的表面的第二导电线路层，所述电路基板设有至少贯穿所述第二导电线路层和所述基材层的开窗，所述开窗内设置有电连接所述第一导电线路层和所述第二导电线路层的导电件。
可选地，所述电路基板的制备包括：
提供基板单元，所述基板单元包括依次叠设的第二导电层、所述基材层和第一导电层；
在所述基板单元中开设至少贯穿所述第二导电层和所述基材层的所述开窗；
在所述开窗内形成所述导电件；
蚀刻所述第一导电层和所述第二导电层，得到所述第一导电线路层和所述第二导电线路层。
可选地，形成所述导电件包括：
在所述开窗内形成种子层；
在所述第二导电层上形成第一干膜，所述第一干膜包括用于暴露所述开窗的开孔；
在所述种子层上电镀形成所述导电件；
移除所述第一干膜。
可选地，邻近所述开窗的部分所述第二导电层露出于所述开孔，使得所述导电件包括相连接的第一部和第二部，所述第一部位于所述开窗内，所述第二部位于露出于所述开孔的所述第二导电层上。
可选地，在移除所述第一干膜后，所述制备方法还包括步骤：
在所述第一导电线路层和所述第二导电层上均形成第二干膜，所述第二干膜还覆盖所述导电件；
对所述第一导电层和所述第二导电层上的所述第二干膜进行曝光显影以形成图形化层，部分所述第一导电层和部分所述第二导电层均露出于所述图形化层的图形开口；
移除所述第一导电线路层和所述第二导电线路层上的所述图形化层。
可选地，所述金属柱采用逐层打印金属材料的方式形成。
本申请还提供一种电路板，包括电路基板，所述电路基板包括依次叠设的基材层和第一导电线路层，所述电路板还包括焊料层和金属柱，所述焊料层设于所述第一导电线路层上，所述金属柱设于所述焊料层上，所述焊料层与所述第一导电线路层之间形成有第一金属间化合物，所述焊料层和所述金属柱之间形成有第二金属间化合物。
可选地，所述电路基板还包括设置于所述基材层背离所述第一导电线路层的表面的第二导电线路层，所述电路基板设有至少贯穿所述第二导电线路层和所述基材层的开窗，所述开窗内设置有电连接所述第一导电线路层和所述第二导电线路层的导电件。
可选地，所述导电件包括相连接的第一部和第二部，所述第一部置于所述开窗内，所述第二部置于所述第二导电线路层背离所述第一导电线路层的表面上。
相比于现有技术，本申请通过先形成第一导电线路层之后再通过激光熔化沉积技术在第一导电线路层上打印焊料层，再通过激光熔化沉积技术在焊料层上形成金属柱。由于激光熔化沉积技术的环境温度通常在150℃以上，可以保证焊料层、金属柱和第一导电线路层之间均能够生成金属间化合物，因此可以提高金属柱和第一导电线路层之间的连接力。
附图说明
图1为本申请一实施例提供的基板单元的剖面图；
图2为在图1所示基板单元的第二导电层上形成开窗的剖面图；
图3为在图2所示开窗内形成种子层的剖面图；
图4为在图3所示基板单元的第一导电层和第二导电层上形成第一干膜的剖面图；
图5为在图4所示第一干膜上形成开孔的剖面图；
图6为在图5所示开孔和所示开窗内形成导电件的剖面图；
图7为在图6所示第一导电层和第二导电层上形成第二干膜的剖面图；
图8为将图7所示第二干膜制成图形化层的剖面图；
图9为蚀刻图8所示第一导电层和第二导电层形成第一导电线路层和第二导电线路层以及移除图形化层的剖面图；
图10为在图9所示第一导电线路层上打印焊料层的剖面图；
图11为在图10所示焊料层上打印金属层的剖面图；
图12为在图11所示金属层上继续打印金属层形成金属柱的剖面图。
主要元件符号说明
电路板 100
电路基板 10
基材层 11
第一导电线路层 12
第二导电线路层 13
基板单元 101
第一导电层 102
第二导电层 103
开窗 104
焊料层 20
金属柱 30
金属层 31
导电件 40
第一部 41
第二部 42
种子层 50
第一干膜 60
开孔 601
第二干膜 70
图形化层 71
第一金属间化合物 80
第二金属间化合物 90
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。当一个元件被认为是“设置于”另一个元件，它可以是直接设置在另一个元件上或者可能同时存在居中元件。
本申请提供一种电路板的制备方法。根据不同需求，所述制备方法的步骤顺序可以改变，某些步骤可以省略或合并。所述制备方法包括如下步骤：
步骤一：参照图1，提供基板单元101，所述基板单元101包括依次叠设的第二导电层103、基材层11和第一导电层102。所述第一导电层102和所述第二导电层103的材料可以为金属，例如铜。所述基材层11的材料包括但不限于液晶聚合物、聚酰胺树脂、聚酰亚胺树脂或聚碳酸酯的中一种。
步骤二：参照图2，在所述基板单元101中形成至少贯穿所述第二导电层103和所述基材层11的开窗104。在本实施例中，部分所述第一导电层102为所述开窗104的底壁，在另外的实施例中，所述开窗104还可以贯穿所述第一导电层102。其中，可以通过机械开孔或激光开孔的方式形成所述开窗104，在本实施例中，通过激光开孔形成所述开窗104。
步骤三：参照图3，在所述开窗104内形成种子层50，所述种子层50可以通过化学镀或者溅镀工艺形成，所述种子层50的材料包括但不限于钛、镍、铜或铝的一种。
步骤四：参照图4，在所述第一导电层102和所述第二导电层103上形成第一干膜60，所述第一干膜60还覆盖所述开窗104。
步骤五：参照图5，可以通过曝光显影的方式在对应所述第二导电层103的所述第一干膜60上形成开孔601，所述开窗104和所述种子层50露出于所述开孔601。
在本实施例中，所述开孔601的直径大于所述开窗104的最大直径，使得邻近所述开窗104的部分所述第二导电层103也露出于所述开孔601。在另外的实施例中，可以仅仅形成有所述种子层50的所述开窗104露出于所述开孔601。
步骤六：参照图5和图6，在所述开窗104内电镀形成导电件40，并移除所述第一导电层102和所述第二导电层103上的所述第一干膜60。所述导电件40电连接所述第一导电层102和所述第二导电层103。当邻近所述开窗104的部分所述第二导电层103也露出于所述开孔601时，电镀发生在所述第二导电层103和所述种子层50上。即，在本实施例中，所述导电件40包括相连接的第一部41和第二部42。所述第一部41置于所述开窗104的底壁和侧壁上。所述第二部42置于所述第二导电层103上。在另外的实施例中，所述第一部41可以完全填充于所述开窗104内。所述导电件40的材料可以为金属材料，例如铜。
在另外的实施例中，所述导电件40可以仅包括所述第一部41。在另外的实施例中，可以省略步骤三至步骤六，通过印刷的方式在所述开窗104内形成所述导电件40。
步骤七：参照图7，在所述第一导电层102和所述第二导电层103上均形成第二干膜70，所述第二干膜70还覆盖所述导电件40。
步骤八：参照图7和图8，对所述第一导电层102和所述第二导电层103上的所述第二干膜70进行曝光显影以形成图形化层71。部分所述第一导电层102和部分所述第二导电层103均露出于所述图形化层71的图形开口(图未标示)。通过曝光显影形成图形化层，利于调控所述图形开口的大小。
在另外的实施例中，可以省略步骤七，可以直接在所述第一导电层102和所述第二导电层103上涂刷或印刷绝缘油墨以形成所述图形化层71。
步骤九：参照图8和图9，蚀刻露出于所述图形开口的所述第一导电层102形成第一导电线路层12。蚀刻露出于所述图形开口的所述第二导电层103形成第二导电线路层13，从而完成电路基板10的制备。所述第一导电线路层12和所述第二导电线路层13通过所述导电件40电连接。然后，移除所述第一导电线路层12和所述第二导电线路层13上的所述图形化层71。通过调节同一所述图形化层71中不同图形开口的大小，能够在同一导电线路层上得到不同线宽和不同线距的导电线路。
在另外的实施例中，可以省略步骤一至步骤九，参照图9，直接提供电路基板10，所述电路基板10包括依次叠设的第二导电线路层13、基材层11和第一导电线路层12。所述电路基板10上设置有至少贯穿所述第二导电线路层13和所述基材层11的开窗104，所述开窗104内设置有电连接所述第一导电线路层12和所述第二导电线路层13的导电件40。
在另外的实施例中，所述电路基板10可以仅包括依次叠设的所述基材层11和所述第一导电线路层12。可以通过在包括所述基材层11和导电层(图未标示)的基板单元上形成图案层(图未标示)，图案层形成于所述导电层上，蚀刻露出于所述图案层的导电层以及移除图案层形成包括所述基材层11和所述第一导电线路层12的所述电路基板10。
步骤十：参照图10，采用激光熔化沉积技术(Laser Metal Deposition)在所述第一导电线路层12上打印焊料层20，使得所述焊料层20和所述第一导电线路层12之间形成第一金属间化合物80。所述焊料层20的材料可以为金属焊料，例如锡。
步骤十一：参照图11，采用激光熔化沉积技术在所述焊料层20上打印金属材料以形成金属层31，使得所述焊料层20和所述金属层31之间形成第二金属间化合物90。所述金属层31的材料包括但不限于铜的一种。
步骤十二：参照图11和图12，采用激光熔化沉积技术继续在所述金属层31上打印逐步打印金属材料以形成金属柱30。此时形成电路板100。
在另外的实施例中，当所述金属柱30的厚度相对较薄时，可以一次成型所述金属柱30，所述焊料层20和所述金属柱30之间形成所述第二金属间化合物90。
本申请通过先形成所述第一导电线路层12之后再通过激光熔化沉积技术在所述第一导电线路层12上打印焊料层20，再通过激光熔化沉积技术在所述焊料层20上形成金属柱30。由于激光熔化沉积技术的环境温度通常在150℃以上，可以保证所述焊料层20、所述金属柱30和所述第一导电线路层12之间均能够生成金属间化合物，因此可以提高所述金属柱30和所述第一导电线路层12之间的连接力。
参照图12，本申请还提供了一种电路板100。所述电路板100包括电路基板10、焊料层20和金属柱30。所述电路基板10包括依次叠设的基材层11和第一导电线路层12。所述焊料层20设于所述第一导电线路层12上，所述金属柱30设于所述焊料层20上。所述焊料层20和所述第一导电线路层12之间形成第一金属间化合物80。所述焊料层20和所述金属柱30之间形成有第二金属间化合物90。
在一些实施例中，继续参照图12，所述电路基板10还包括第二导电线路层13。所述第二导电线路层13设置于所述基材层11背离所述第一导电线路层12的表面上。所述电路基板10上设置有至少贯穿所述基材层11和所述第二导电线路层13的开窗104。所述开窗104内设置有电连接所述第一导电线路层12和所述第二导电线路层13的导电件40。
在本实施例中，所述导电件40包括相连接的第一部41和第二部42。所述第一部41置于所述开窗104内，所述第二部42置于所述第二导电线路层13背离所述第一导电线路层12的表面上。
在另外的实施例中，所述导电件40可以仅包括所述第一部41。
在本实施例中，由于采用电镀的方式形成所述导电件40，因此，所述开窗104的底壁和侧壁上均设置有种子层50。所述第一部41设置于所述开窗104内的所述种子层50上。在另外的实施例中，可以不设置所述种子层50。
由于所述基材层11、所述第一导电线路层12、所述第二导电线路层13、所述导电件40、所述焊料层20和所述金属柱30的材料与方法实施例中对应相同，因此，不再此详细赘述。
以上说明仅仅是对本申请一种优化的具体实施方式，但在实际的应用过程中不能仅仅局限于这种实施方式。对本领域的普通技术人员来说，根据本申请的技术构思做出的其他变形和改变，都应该属于本申请的保护范围。
Claims (10)
1.一种电路板的制备方法，其特征在于，包括：
提供电路基板，所述电路基板包括依次叠设的基材层和第一导电线路层；
采用激光熔化沉积技术在所述第一导电线路层上打印焊料层，使得所述焊料层与所述第一导电线路层之间形成第一金属间化合物；
采用激光熔化沉积技术在所述焊料层上打印金属柱，使得所述焊料层和所述金属柱之间形成第二金属间化合物。
2.如权利要求1所述的电路板的制备方法，其特征在于，所述电路基板还包括设置于所述基材层背离所述第一导电线路层的表面的第二导电线路层，所述电路基板设有至少贯穿所述第二导电线路层和所述基材层的开窗，所述开窗内设置有电连接所述第一导电线路层和所述第二导电线路层的导电件。
3.如权利要求2所述的电路板的制备方法，其特征在于，所述电路基板的制备包括：
提供基板单元，所述基板单元包括依次叠设的第二导电层、所述基材层和第一导电层；
在所述基板单元中开设至少贯穿所述第二导电层和所述基材层的所述开窗；
在所述开窗内形成所述导电件；
蚀刻所述第一导电层和所述第二导电层，得到所述第一导电线路层和所述第二导电线路层。
4.如权利要求3所述的电路板的制备方法，其特征在于，形成所述导电件包括：
在所述开窗内形成种子层；
在所述第二导电层上形成第一干膜，所述第一干膜包括用于暴露所述开窗的开孔；
在所述种子层上电镀形成所述导电件；
移除所述第一干膜。
5.如权利要求4所述的电路板的制备方法，其特征在于，邻近所述开窗的部分所述第二导电层露出于所述开孔，使得所述导电件包括相连接的第一部和第二部，所述第一部位于所述开窗内，所述第二部位于露出于所述开孔的所述第二导电层上。
6.如权利要求4所述的电路板的制备方法，其特征在于，在移除所述第一干膜后，所述制备方法还包括步骤：
在所述第一导电线路层和所述第二导电层上均形成第二干膜，所述第二干膜还覆盖所述导电件；
对所述第一导电层和所述第二导电层上的所述第二干膜进行曝光显影以形成图形化层，部分所述第一导电层和部分所述第二导电层均露出于所述图形化层的图形开口；
移除所述第一导电线路层和所述第二导电线路层上的所述图形化层。
7.如权利要求1所述的电路板的制备方法，其特征在于，所述金属柱采用逐层打印金属材料的方式形成。
8.一种电路板，包括电路基板，所述电路基板包括依次叠设的基材层和第一导电线路层，其特征在于，所述电路板还包括焊料层和金属柱，所述焊料层设于所述第一导电线路层上，所述金属柱设于所述焊料层上，所述焊料层与所述第一导电线路层之间形成有第一金属间化合物，所述焊料层和所述金属柱之间形成有第二金属间化合物。
9.如权利要求8所述的电路板，其特征在于，所述电路基板还包括设置于所述基材层背离所述第一导电线路层的表面的第二导电线路层，所述电路基板设有至少贯穿所述第二导电线路层和所述基材层的开窗，所述开窗内设置有电连接所述第一导电线路层和所述第二导电线路层的导电件。
10.如权利要求9所述的电路板，其特征在于，所述导电件包括相连接的第一部和第二部，所述第一部置于所述开窗内，所述第二部置于所述第二导电线路层背离所述第一导电线路层的表面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211091801.4A CN117677045A (zh) | 2022-09-07 | 2022-09-07 | 电路板的制备方法及电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211091801.4A CN117677045A (zh) | 2022-09-07 | 2022-09-07 | 电路板的制备方法及电路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117677045A true CN117677045A (zh) | 2024-03-08 |
Family
ID=90074001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211091801.4A Pending CN117677045A (zh) | 2022-09-07 | 2022-09-07 | 电路板的制备方法及电路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117677045A (zh) |
-
2022
- 2022-09-07 CN CN202211091801.4A patent/CN117677045A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8499441B2 (en) | Method of manufacturing a printed circuit board | |
| US7537668B2 (en) | Method of fabricating high density printed circuit board | |
| TWI296843B (en) | A method for manufacturing a coreless package substrate | |
| US8633392B2 (en) | Circuit board with high-density circuit patterns | |
| US20080060838A1 (en) | Flip chip substrate structure and the method for manufacturing the same | |
| KR100427794B1 (ko) | 다층 배선 기판의 제조 방법 | |
| US20060043570A1 (en) | Substrate, semiconductor device, substrate fabricating method, and semiconductor device fabricating method | |
| KR19990035858A (ko) | 전기 회로상에 영구 결속을 위한 돌출 금속 접촉부 형성 방법 | |
| US20060220242A1 (en) | Method for producing flexible printed wiring board, and flexible printed wiring board | |
| KR100771030B1 (ko) | 범프가 부착된 배선회로기판 및 그 제조방법 | |
| CN108811301B (zh) | 电路板结构及其制造方法 | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| US6946737B2 (en) | Robust interlocking via | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| KR100794544B1 (ko) | 범프가 부착된 배선회로 기판 및 그 제조방법 | |
| CN117677045A (zh) | 电路板的制备方法及电路板 | |
| KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| KR100951574B1 (ko) | 코어리스 패키지 기판의 솔더 형성 방법 | |
| KR20010065115A (ko) | 인쇄회로기판 제조방법 | |
| KR100576652B1 (ko) | 양면 배선기판의 제조방법 | |
| KR100894180B1 (ko) | 인쇄회로기판 제조방법 | |
| WO2005027221A1 (en) | Chip on flex tape with dimension retention pattern | |
| KR100473337B1 (ko) | 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법 | |
| JP2004072027A (ja) | 突起電極付き配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |