KR20010043662A - 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의제조방법 - Google Patents

양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의제조방법 Download PDF

Info

Publication number
KR20010043662A
KR20010043662A KR1020007012859A KR20007012859A KR20010043662A KR 20010043662 A KR20010043662 A KR 20010043662A KR 1020007012859 A KR1020007012859 A KR 1020007012859A KR 20007012859 A KR20007012859 A KR 20007012859A KR 20010043662 A KR20010043662 A KR 20010043662A
Authority
KR
South Korea
Prior art keywords
hole
printed wiring
wiring board
copper
foil
Prior art date
Application number
KR1020007012859A
Other languages
English (en)
Inventor
히라사와유타카
야마모토타쿠야
이와키리켄이치로
나카노오사무
Original Assignee
미야무라 심뻬이
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미야무라 심뻬이, 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미야무라 심뻬이
Publication of KR20010043662A publication Critical patent/KR20010043662A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264Peeling insulating layer, e.g. foil, or separating mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists

Abstract

동장(銅張)적층판을 이용하여 파인피치를 갖는 회로형성을 행할 때에, 스루홀 도금이나 바이어홀 도금에 의해 에칭 동층(銅層)이 두껍게 된다고 하는 문제를 해결하고, 용이하게 파인피치의 회로를 형성할 수 있는 방법을 제공한다. 스루홀이나 바이어홀등의 층간도통 동도금을 필요로 하는 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의 제조방법으로서, 상기 프린트배선판의 외층에 위치하는 동박으로는 필러블타입의 캐리어박부 동박을 이용하고, 캐리어박을 떼어내지 않고 스루홀용 관통구멍이나 바이어홀용 구멍부의 필요한 가공처리를 행하며, 디스미어처리, 층간도통 동도금처리를 행하고, 그 후 캐리어박을 떼어내고, 외층에 위치하는 동박에 외층회로패턴의 레지스트레이션을 행하여, 에칭처리하는 것으로 했다.

Description

양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의 제조방법{Method for manufacturing double-sided printed wiring board or multilayer printed wiring board having three or more layers}
최근, 전자기구의 소형화에 따라 사용되는 프린트배선판은 다층화하고, 프린트배선판의 회로폭, 회로간격은 해가 갈수록 세선화(細線化)하고 있다. 그에 따라 프린트배선판 형성에 사용되는 동박(銅箔)의 두께는, 더욱더 얇은 것이 강하게 요구되고 있다.
이 프린트배선판에는 글라스크로스, 크래프트지, 글라스섬유 부직포등에 페놀수지, 에폭시수지등의 열경화성 수지를 함침(含浸)시킨 반경화상태의 시트, 소위 프리프렉이라고 불리우는 것을 복수매 적층하고, 그 적어도 한쪽 면에 동박을 맞댄 동장(銅張) 적층판이 사용된다.
그리고, 양면프린트 배선판은 프리프렉 표리(表裏)에 동박을 맞댄 동장 적층판을 이용하고, 그 양면의 동박을 에칭하여 소정의 회로형성을 행하며, 스루홀용의 관통구멍을 형성하고, 디스미어처리 및 동(銅) 도금처리를 행하는 것으로, 양면에 설치된 회로의 도통을 얻음으로써 형성된다.
또한, 3층 이상의 다층프린트 배선판은 먼저 내층회로가 형성된 한쪽 면 또는 양쪽 면의 동장 적층판을 내층 코어재료로 하여, 이 내층 코어재료를 프리프렉을 통해서 다시 동박을 맞대고 다층적층판을 이용하여 형성되거나, 또는 복수의 내층 코어재료를 프리프렉을 통해서 적층하고, 그 최외층(最外層)에 프리프렉을 통해서 다시 동박을 맞댄 다층적층판에 의해 형성되는 것이다. 이 다층프린트 배선판에서는, 내외층 회로끼리 또는 내층 회로끼리의 도통을 얻기 위해서, 바이어홀용의 구멍부를, 적절한 내층 코어재료 혹은 최외층측의 프리프렉에 형성하고, 디스미어처리 및 동 도금처리가 행해진다. 또한 스루홀에 대해서도 상기한 양면프린트 배선판과 마찬가지 방식으로 형성되는 것이다.
이 프린트배선판에 형성되는 스루홀이나 바이어홀은 통상 기계식 드릴이나 레이저등을 사용하여, 소정의 위치에 스루홀용의 관통구멍이나 바이어홀용의 구멍부를 형성하고, 다음에 무전해 도금 및 전해 도금처리를 행함으로써, 동 도금층을 형성하는 것이 일반적으로 행해지고 있다.
이 때, 스루홀이나 바이어홀에 마련되는 동 도금층은, 접속신뢰성을 확보하기 위해 15∼20㎛ 정도의 두께를 가지고 있을 것이 필요하다. 그리고, 이 동 도금층은 도금처리할 때에 외층에 위치하는 동박(銅箔) 위에도 형성되기 때문에, 그 후에 회로형성되는 회로두께는 동박두께에 동 도금층 두께를 더한 것으로 된다. 이와 같이 회로형성의 대상으로 되는 동두께가 커지면, 에칭에 의해 회로형성을 하는 경우에 세선화한 회로, 즉 파인패턴의 형성이 현저하게 곤란해진다. 또한 에칭하는 동의 전체량도 많아지기 때문에 에칭의 처리부담이 커지는 경향으로 된다.
더욱이, 스루홀용의 관통구멍이나 바이어홀용의 구멍부에 무전해동 도금을 행할 때에는, 통상 소위 캐터라이즈 처리로 불리우는 무전해 도금의 석출핵으로 되는 파라디움(Pd)의 침착(沈着)처리가 행해진다. 이 캐터라이즈 처리는 무전해동 도금처리가 스무드하게 진행할 수 있도록 절연성 재료인 프리프렉의 표면, 즉 관통구멍이나 구멍부의 내주면(內周面)으로서 노출하는 표면에 무전해동 도금의 석출핵으로 되는 파라디움등의 금속촉매를 침착하는 것이다. 이 캐터라이즈 처리를 행하면 외층에 위치하는 동박표면에도 파라디움이 부착하게 되고, 그 후 무전해 도금처리를 행하면 동박과 동도금층의 계면에 파라디움이 잔존하게 된다. 그리고, 이와 같은 금속촉매는 알칼리에 용해하기 쉽고, 산에 용해하기 어렵다고 하는 특성을 가지고 있으므로, 에칭에 의해 회로를 형성할 때에, 예컨대 암모니아등을 사용하는 알칼리성의 에칭액을 사용하는 경우에는, 도 5에 나타내는 바와 같이 파라디움등의 금속촉매가 부착한 부분, 즉 동도금층과 동박과의 계면부분이 선택적으로 용해하여 동도금층이 벗겨져 회로가 단선하거나 하는 것도 있다. 또한 염화동과 염산을 포함하는 산성의 에칭액을 이용하는 경우는, 동도금층의 부분은 에칭되기 쉽지만 계면에 있는 파라디움등 금속촉매의 존재에 의해 동박측에서의 에칭이 진행하기 어렵게 된다. 그 때문에, 도 6에 나타내는 바와 같이 동도금층과 동박과의 에칭속도에 차가 생기고, 단차가 있는 회로가 형성되어 회로끼리가 단락하거나 하는 경향이 있다.
본 발명은, 상기 문제점을 해결하기 위해 이루어진 것으로, 파인피치의 회로형성이 가능하고 에칭효율이 뛰어나며, 게다가 에칭에 의해 회로의 단선이나 단락이 없는 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의 제조방법을 제공하고자 하는 것이다.
본 발명은 프린트배선판의 제조방법에 관한 것이다. 더욱 상세하게는 보다 파인피치(fine pitch)의 회로패턴을 형성하기 위한 프린트 배선판의 제조기술에 관한 것이다.
도 1은 본 발명에 관한 양면프린트 배선판의 제조방법의 일태양을 나타내는 개략단면도,
도 2는 본 발명에 관한 다층프린트 배선판의 제조방법의 일태양을 나타내는 개략단면도,
도 3은 본 발명에서 사용하는 캐리어박이 붙은 동박의 일태양을 나타내는 개략단면도이다.
도 4는 본 발명에서 사용하는 캐리어박이 붙은 동박의 일태양을 나타내는 개략단면도,
도 5는 종래법에서의 알칼리에칭에 의해 프린트배선판의 회로형성을 한 경우의 회로단면 모식도,
도 6은 종래법에서의 염화동 에칭에 의해 프린트배선판의 회로형성을 한 경우의 회로단면 모식도이다.
부호의 설명
1, 22, 101 ‥‥ 캐리어박이 붙은 동박
2, 26, 102, 202 ‥‥ 동박
3, 27, 103 ‥‥ 캐리어박
4, 23, 104 ‥‥ 프리프렉
5 ‥‥ 관통구멍(스루홀)
6, 29, 206 ‥‥ 동도금층
7, 30 ‥‥ 레지스트패턴
8, 31 ‥‥ 외층회로
21 ‥‥ 코어재
24 ‥‥ 수지층
25 ‥‥ 내층회로
25' ‥‥ 바텀랜드
28 ‥‥ 구멍부(바이어홀)
상기 과제를 해결하기 위하여, 본 발명자들은 예의 연구를 거듭한 결과, 스루홀이나 바이어홀등의 층간도통 동도금을 필요로 하는 양면프린트 배선판 및 3층 이상의 다층프린트 배선판의 제조방법에 있어서, 필러블타입의 캐리어가 붙은 동박(銅箔)을 외층으로 하여 이용하는 것으로, 종래의 제조방법에서는 얻을수 없었던 미세한 회로의 형성을 가능하게 하는 기술을 개발하기에 이른 것이다.
구체적으로는, 스루홀이나 바이어홀등의 층간도통 동도금을 필요로 하는 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의 제조방법에 있어서, 상기 프린트배선판의 외층에 위치하는 동박에는 필러블 타입의 캐리어박부(付) 동박을 이용하고, 캐리어박을 떼어내지 않고 스루홀용 관통구멍 또는 바이어홀용 구멍부의 필요한 가공처리를 행하며, 스루홀용 관통구멍 또는 바이어홀용 구멍부의 디스미어처리를 하고, 스루홀용 관통구멍 또는 바이어홀용 구멍부의 전기적 도통확보를 위한 층간도통 동도금을 행하며, 그 후 캐리어박을 떼어내고 외층에 위치하는 동박에 외층 회로패턴의 레지스트레이션을 행하여 에칭처리하는 것을 특징으로 하는 것이다.
본 발명에 의하면, 스루홀용 관통구멍이나 바이어홀용 구멍부의 전기적 도통확보를 위한 층간도통 동도금후에 캐리어박을 떼어내는 것으로, 스루홀용 관통구멍 또는 바이어홀용 구멍부의 측벽에만 층간도통 동도금층을 남기고, 그 이외의 여분의 동도금층을 제거할 수 있게 되어, 회로형성은 캐리어박이 붙은 동박의 동박에서만 행하는 것으로 된다. 즉, 회로형성의 에칭부에 있어서의 동두께가 캐리어박이 붙은 동박의 동박두께만으로 되므로, 매우 미세한 피치의 회로형성이 용이하게 가능해진다. 부가하여, 스루홀용 관통구멍이나 바이어홀용 구멍부의 가공처리 후에 행하는, 디스미어처리에서 층간 도통용의 동도금처리의 사이까지는, 캐리어박이 붙은 동박의 캐리어박이 존재한 상태에서 제조공정이 진행하므로, 디스미어 처리에 있어서의 동박의 손상이나 캐터라이즈처리에 있어서의 파라디움등 금속촉매의 동박으로의 부착등을 방지할 수 있기 때문에, 단락이나 단선등이 생기지 않는 미세한 회로형성이 가능하게 되는 것이다. 또한 캐리어박이 붙은 동박을 이용하기 때문에, 극박동박(極薄銅箔)이라고 불리우는 12㎛이하의 것도 주름등을 발생시키는 일 없이 적층할 수 있다. 더욱이 스루홀용 관통구멍이나 바이어홀용 구멍부를 드릴가공에 의해 설치하는 경우에는, 드릴가공시에 이용되는 소위 받침판(wear plate)을 생략하여도 캐리어박이 받침판을 대신하기 때문에, 가공시에 생기는 트리밍(trimming) 작업을 행할 필요가 없게 되고, 드릴가공 정밀도를 향상시킬 수도 있다.
여기서 본 발명에 있어서의 스루홀은, 내외층 회로의 상호접속을 행하여, 탑재부품용의 고정구멍으로서 이용되는 것 및 부품을 삽입하지 않는 도통구멍용으로서만 설치되는 것을 포함하는 용어로서 사용하고 있다. 또한 본 발명에 있어서의 바이어홀은, 블라인드 바이어홀이나 베리드 바이어홀등의 인터스티셜 바이어홀 및 관통 바이어홀을 포함하는 용어로서 사용하고 있다.
이하, 본 발명에 관한 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의 제조방법에 대해서, 도면을 참조하면서 구체적으로 설명한다. 먼저, 처음으로 본 발명에서 사용하는 필러블 타입의 캐리어박이 붙은 동박에 대해서 설명한다.
도 3은 본 발명에서 사용하는 캐리어박이 붙은 동박의 개략단면도를 나타내는 것이다. 도 3 중, 101은 캐리어박이 붙은 동박, 102는 동박, 103은 캐리어박을 나타내고 있다. 캐리어박(103)으로서는 동박, 동합금박, 알루미늄박, 알루미늄박 표면에 동도금이 행해진 복합금속박, 알루미늄박 표면에 아연이 도금된 복합금속박, 스테인레스박등의 금속박, 폴리이미드, 폴리에스테르, 폴리우레탄, 테프론등의 합성수지로 이루어지는 시트, 또는 무기재료로 이루어지는 시트등을 예로 들수 있다. 이 중, 특히 동박을 캐리어박으로 이용하는 것이 바람직하다. 그것은 박리후에 캐리어박을 동(銅)원료로서 재이용하는 것이 용이하도록 되기 때문이다. 이와 같은 캐리어박(103)의 두께는 5~200㎛의 것이 바람직하다. 5㎛미만이면 캐리어박이 붙은 동박 자체의 핸들링성이 나빠지고, 200㎛를 초과하면 제조코스트의 증가로 이어지기 때문이며, 제조코스트나 캐리어박이 붙은 동박의 핸들링성등을 고려하면 캐리어박의 두께가 10~70㎛인 것이 바람직하다.
또한 동박(102)의 두께는 특별히 제한되는 것은 아니며, 본 발명의 프린트배선판의 제조방법에서는, 캐리어박이 붙은 동박(101)의 동박(102) 두께가 에칭시에 있어서의 회로의 두께로 되기 때문에, 목적 회로의 폭 및 두께에 따라 동박(102)의 두께를 적절히 선택하면 좋을 것이다. 또한 동박(102)의 두께는 캐리어박(103)의 두께보다 두꺼운 경우이더라도 어떤 지장도 없을 것이다.
그리고, 본 발명에 이용되는 필러블 타입의 캐리어박이 붙은 동박(101)은 캐리어박(103)의 표면에 동박(102)이 박리가능하게 설치되고, 어느 정도의 떼어내는 강도로 동박(102)에서 캐리어박(103)이 제거될 수 있도록 되어 있는 것이다. 그 때문에 본 발명에 이용되는 캐리어박이 붙은 동박(101)은, 도 4에 나타내는 바와 같이 캐리어박(103)과 동박(102)과의 사이에 접합계면층(104)이 설치되어 있어도 좋을 것이다.
접합계면층(104)으로서는, 동박(102)이 쉽게 박리하지 않을 정도의 접착강도로 캐리어박에 접착할 수 있는 것과 같은 상태를 유지할 수 있는 것이면 특별히 제한은 없다. 예컨대, 캐리어박(103)이 동박인 경우 크롬, 납, 은 및 니켈등의 금속, 이들 금속의 산화물, 황화나트륨, 황화칼륨, 황화암모늄, 폴리황화암모늄, 황화동 등의 황화물, 크롬산염등으로 이루어지는 금속계의 접합계면층을 설치하면 좋고, 캐리어박(103)이 알루미늄박인 경우 아연등으로 이루어지는 금속계의 접합계면층을 설치하는 것이 가능하다.
또한, 접합계면층이 유기제에 의해 형성된 유기접합계면에 의해 동박과 캐리어박이 접합된 것이면, 캐리어박을 떼어내는 것이 용이하게 되는 점에서 바람직할 것이다. 상기한 금속계의 접합계면층을 갖는 캐리어박이 붙은 동박에서는 적층시에 있어서의 고온프레스 형성의 열에 의해, 캐리어박이나 동박이 접합계면층과의 상호확산을 일으킬 것이 생각되고, 그 때문에 캐리어박을 동박에서 용이하게 벗겨낼 수 없게 되는 일도 있어, 떼어내는 강도가 불안정하게 되는 경향을 가지고 있다. 한편, 접합계면층을 유기제로 형성한 유기접합계면인 경우, 고온프레스 성형의 열에 의해 캐리어박 및 동박과의 상호확산을 일으킬 가능성도 작고, 유기접합계면은 가열에 의해 접합강도가 증가하는 것으로는 되지 않으며, 오히려 캐리어박 및 동박과의 상호확산을 방지할 수 있는 배리어층으로서 기능하여, 캐리어박을 떼어내는 것을 용이하게 또 안정하게 행할 수 있는 것으로 된다.
이 경우에 이용하는 유기제는 함질소화합물, 함유황화합물, 카본산에서 선택되는 적어도 1종의 화합물로 형성되어 있는 것이 바람직하다. 이들로 접합계면층을 형성하면, 캐리어박의 떼어냄 강도가 매우 안정하기 때문이다.
이 함질소화합물로서는 치환기(관능기(官能基))를 갖는 질소함유 화합물이 바람직하고, 구체적으로는 벤조트리아졸, 트릴트리아졸, 카르복시 벤조트리아졸, 염소치환 벤조트리아졸등의 o-트리아졸류, N', N'-비스(벤조트리아졸일메틸)우레아(BTD-U)등의 트리아졸 유도체, 3-아미노-1H-1, 2, 4-트리아졸(ATA), 2-아미노-1, 3, 4-트리아졸, 4-아미노-1, 2, 4-트리아졸등의 아미노트리아졸류, 이 아미노트리아졸류의 나트륨염, 각종 아민염, 예컨대 모노에탄올 아민염, 시클로헥실 아민염, 디이소프로필 아민염, 몰포린염등, 더욱이 이미다졸, 2-메틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 1-벤질-2-메틸이미다졸등의 이미다졸류 및 그 유도체를 열거할 수 있다. 이 중 카르복시 벤조트리아졸(CBTA), N', N'-비스(벤조트리아졸일메틸)우레아(BTD-U) 및 3-아미노-1H-1, 2, 4-트리아졸(ATA)을 이용하는 것이 특히 바람직할 것이다.
또한, 함유황화합물로서는 티아졸, 머캅토벤조티아졸, 디벤조아질디설파이드, 머캅토벤조티아졸의 시클로헥실아민염, 머캅토벤조티아졸의 디시클로헥실아민염, 티오시아눌산(TCA) 및 2-벤즈이미다졸티올(BIT)등을 들수 있고, 이 중 특히 머캅토 벤조티아졸 및 티오시아눌산을 사용하는 것이 바람직하다.
그리고, 카본산류로서는 예컨대 고분자량 카본산을 들수 있다. 이 중, 모노카본산, 예컨대 동물 또는 식물지방 또는 유지에서 유도되는 지방산이 바람직할 것이다. 이 카본산류는 포화여도 불포화이더라도 좋으며, 특히 지방산(고분자량 모노카본산) 그중에서도 올레인산, 리놀산 및 리놀레인산등의 불포화지방산을 이용하는 것이 바람직할 것이다.
상기한 유기제에 의한 접합계면층의 두께는, 통상 10~1000Å, 바람직하게는 20~500Å의 범위에 있는 것이 바람직하다. 10Å미만이면 접합계면층의 두께를 균일하게 하는 것이 어려워져, 그 두께에 편차가 생기고, 안정한 떼어냄 강도의 실현이 불가능해지기 때문이다. 1000Å을 초과하면, 접합계면층 위에 설치되는 동박의 형성이 곤란해짐과 동시에, 떼어냄 강도가 저하하는 경향으로 되기 때문이다.
이 본발명에서 이용되는 캐리어박이 붙은 동박(101)은, 캐리어박(103)표면에 필요에 따라 접합계면층(104)을 설치한 후, 상기 캐리어박(103) 위에 스퍼터링, 증착(蒸着)등의 건식법 또는 전착(電着)에 의한 습식법등에 의해 동박(102)을 형성함으로써 얻을 수 있다. 접합계면층의 형성은 금속계인 것이면 도금법으로 캐리어박 표면에 전착시키는 것으로 행할 수 있고, 유기제를 이용하는 경우는 상기한 유기제를 용매로 용해시켜 그 용액중에 캐리어박을 침지(浸漬)시키던지, 캐리어박 표면에의 샤워링, 분무법, 적하법 및 전착법등을 이용하여 행할 수 있다. 그리고, 캐리어박에 동박을 전착법에 의해 형성하고자 하는 경우, 도금욕(鍍金浴)으로서는 피로린산동 도금욕, 시안화동 도금욕, 산성황산동 도금욕등을 사용할 수 있고, 그 중에서도 산성황산동 도금욕이 실제 조업적으로도 바람직한 것이다.
더욱이, 이 캐리어박이 붙은 동박(103)의 동박(102)의 표면에는, 조화(粗化)처리가 행해져 있는 것이 바람직하다. 이 조화처리는 일반의 전해동박에 형성되는 것과 마찬가지의 표면처리를 가리키는 것이고, 동박을 접착하는 기재(其材)(프리프렉)에 대한 앵커효과를 얻어 용이하게 동박이 프리프렉에서 박리하지 않도록 하기 위해 행해지는 것이다.
이 조화(粗化)처리는 동박표면에 입자상(粒子狀)의 동전착물(銅電着物)을 형성하는 것으로, 소위 「돌기붙임처리」로 불리우는 것이다. 이 조화처리는 동전해액을 이용하여 전착처리함으로써 행해지고, 통상 야케(燒)도금 및 카브세(被)도금으로 불리우는 2개의 도금처리공정을 거치는 것이다. 야케도금의 일례로서는 조화처리를 행하는 동박면 측을 전극에 대향시켜 배치하고, 이하의 조건에서 동 이온을 포함하는 전해액으로 전해를 행한다.
동농도 : 5~30 g/L
황산농도 : 50~150 g/L
액온 : 20~30 ℃
전류밀도 : 20~40 A/dm2
시간 : 5~15 초
이 전해조건에 의해 야케도금으로 불리우는 입자상의 동전착물이 동박표면에 형성된다.
카브세도금의 일례로서는 상기의 야케도금 공정을 실시한 동박의 표면에, 다시 이하의 조건에서 전해를 행한다.
동농도 : 40~80 g/L
황산농도 : 50~150 g/L
액온 : 45~55 ℃
전류밀도 : 20~40 A/dm2
시간 : 5~15 초
이 전해조건에 의해 상기 입자상 동전착물의 위에 동을 피복한 상태로(카브세도금으로 불리운다) 형성하는 것이다.
그리고 더욱이, 이와 같이 돌기붙임처리가 행해진 표면에는 필요에 따라 다시 히게()도금으로 불리우는 도금처리가 행해져도 좋다. 히게도금의 일례로서는 상기의 돌기붙임처리를 행한 캐리어박이 붙은 동박의 동박의 표면에, 이하의 조건으로 전해를 행한다.
동농도 : 5~30 g/L
황산농도 : 30~60 g/L
액온 : 20~30 ℃
전류밀도 : 10~40 A/dm2
시간 : 5~15 초
이 전해조건에 의해, 상기 돌기붙임처리의 위에 수염모양의 동전착물(히게도금)이 형성된다. 이 히게처리를 행함으로써 프리프렉과의 밀착성이 더욱 향상하는 것으로 된다.
다음에, 본 발명에 관한 프린트배선판의 제조방법에 있어서, 스루홀형성을 행하는 프린트배선판의 경우에 대해서 설명한다. 도 1은, 본 발명에 관한 양면프린트 배선판의 제조방법으로 스루홀 형성을 행하는 공정을 나타낸 개략도이다. 도 1에 있어서, 1은 상기한 캐리어박부 동박을 나타내고, 2는 동박, 3은 캐리어박을 나타낸다. 또한 4는 프리프렉, 5는 관통구멍, 6은 동도금층, 7은 레지스트패턴, 8은 형성한 외층회로를 나타낸다.
먼저, 본 발명에서는 도 1(a)에 나타내는 바와 같이, 소정두께의 프리프렉(4)의 양면에 캐리어박부 동박(1)을, 그 동박(2)측이 프리프렉(4) 표면에 대향하도록 배치하고, 고온 프레스형성을 행함으로써 양면적층판을 제작한다. 본 발명에서 이용되는 프리프렉(4)으로서는 프린트배선판에 요구되는 절연특성을 만족하는 것이면, 특별한 제한없이 사용하는 것이 가능하고, 예컨대 글라스 에폭시기재, 글라스 폴리이미드기재, 글라스 폴리에스테르기재, 아라미드 에폭시기재, 종이-페놀기재, 종이-에폭시기재등의 컴포지트기재등을 사용할 수 있다. 이와 같은 프리프렉(4)과 캐리어박이 붙은 동박(1)과의 고온프레스 형성은 통상 150~200℃의 온도에서 행해진다.
다음에 도 1(b)에 나타내는 바와 같이, 얻어진 양면적층판에 상하표면을 관통하는 관통구멍(5)을 형성한다. 이 형성된 관통구멍(5)은 「스루홀」로 되는 것이다. 이 관통구멍(5)은, 예컨대 기계식 드릴이나 레이저등으로 구멍을 내는 방법에 의해 형성할 수 있다. 또한 형성되는 관통구멍의 크기는 사용하는 기판의 종류, 동도금층 두께등을 고려하여, 프린트 회로설계에 기초하여 적절히 결정된다.
다음에 도 1(c)에 나타내는 바와 같이, 적층판의 관통구멍(5) 내주면(內周面) 및 적층판의 상하표면에 층간도통용의 동도금층(6)을 형성한다. 동도금층(6)은 그 재료구성이 특히 제한되는 것은 아니지만, 동단독 혹은 동합금으로 이루어지는 것으로 하는 것이 접속신뢰성등의 관점에서 바람직하다. 이와 같은 동 도금층(6)은, 통상 관통구멍(5) 내주면에 있는 스미어를 제거하는 디스미어처리를 행한 후, 무전해동 도금처리, 전해동 도금처리를 행함으로써 형성된다.
이 디스미어처리는, 예컨대 과망간산칼륨이나 나트륨용액, 진한황산, 크롬산 용액등에 침지하는 화학약품 처리하는 것으로 관통구멍(5) 내주면의 스미어를 팽윤(澎潤)제거하거나, 지립(砥粒)을 관통구멍 내주면에 격돌시켜 스미어를 제거하는 액체 호닝법으로 행하거나, 플라즈마를 사용하여 스미어를 제거하는 플라즈마법등에 의해 행하는 것이다. 그 후 무전해동 도금처리를 행하는 것으로 되지만, 그 전에 통상 소위 캐터라이즈 처리로 불리우는 무전해동 도금의 석출핵으로 되는 파라디움(Pd)의 침착처리가 행해진다. 이 캐터라이즈 처리는 파라디움의 금속촉매를 포함하는 수용액에 관통구멍을 형성한 적층판을 침지함으로써 행한다. 그리고 무전해동 도금은 공지의 방법에 따라 행하는 것이 가능하고, 예컨대 멜플레이트(멜티크사제)등의 무전해동 도금욕을 사용하여 행한다. 그리고, 그 후에 행하는 전해동 도금처리는 예컨대, 피로린산동 도금욕, 황산동 도금욕등의 공지의 도금욕을 사용하고, 통상 1~10A/dm2범위의 전류밀도로 행해진다. 이와 같이 하여 형성되는 동도금층(6)의 두께는 얻어지는 프린트배선판의 두께나 회로설계등에 기초하여 적절히 선택되는 것이고, 특별히 제한되는 것은 아니다.
다음에 도 1(d)에 나타내는 바와 같이, 캐리어박이 붙은 동박(1)의 캐리어박(3)을 동박(2)에서 박리시켜, 캐리어박(3)과 함께 캐리어박 위의 동도금층(6)을 제거한다. 이에 의해 프리프렉(4) 상하의 동박(2)이 노출한다. 또한 캐리어박(3)을 박리할 때에는, 캐리어박(3) 위의 동도금층(6)만이 제거되고, 관통구멍(5) 내주부(內周部)의 동도금층(6)은 벗겨 떨어지는 일 없이 관통구멍 내주부에 잔존한다. 이에 의해, 프리프렉(4) 양면에 있는 동박(2)끼리의 전기적 도통을 확보할 수 있다.
본 발명과 같이 관통구멍(5)을 형성한 후 캐리어박(3)을 박리하면, 관통구멍(5) 형성시에 발생하는 스미어(수지분말)에 의해, 회로형성을 행하는 동박(2)이 오염되는 일이 없다. 또한 본발명에서는 드릴가공의 경우에 이용되는 받침판등을 필요로 하는 일 없이, 직접 캐리어박(3)에서 관통구멍(5)을 드릴가공에 의해 형성할 수 있기 때문에, 드릴가공 시에 발생하는 버(burr)는 캐리어박(3)으로 밖에 형성되지 않고 버를 가진 캐리어박(3)은 박리되므로, 본 발명에서는 동박(2)의 버(burr)제거 작업이 필요없게 된다.
그리고 노출한 동박(2) 표면에는, 도 1(e)에 나타내는 바와 같이 회로인쇄 및 에칭을 행함으로써, 도 1(f)에 나타내는 프린트배선판이 제조된다. 회로인쇄는 공지의 방법에 의해 행해지고, 예컨대 포토레지스트를 동박(2) 표면에 도포한 후, 소정의 회로를 형성한 마스크를 포토레지스트 상에 재치하여 노광함으로써 포토레지스트면에 노광부와 비노광부를 형성한다. 노광후, 현상하여 레지스트패턴(7)을 형성한다(도 1(e)). 다음에, 염화제2동과 염산을 포함하는 산성 에칭액이나 암모니아수등의 알칼리성 에칭액을 사용하여 에칭을 행하고, 동박(2)의 레지스트패턴(7)이 형성되어 있지 않은 부분의 동박(2)을 제거하여 외층회로(8)를 형성한다. 그리고, 도포한 포토레지스트를 제거하여 프린트배선판이 형성된다(도 1(f)).
상기하는 본 발명의 설명에서는 양면프린트 배선판을 예로 하고 있지만, 3층 이상의 다층프린트 배선판을 제조할 때에 스루홀을 형성하는 경우에 대해서도 마찬가지로 적용할 수 있다.
이와 같이, 본 발명에 관한 프린트 배선판의 제조방법으로 스루홀 형성을 행하면, 회로를 형성하는 동박(2)의 두께가 외층회로(8)의 두께 즉 에칭두께에 상당하게 된다. 이 때문에 캐리어박이 붙은 동박(1)의 동박(2) 두께를 얇게 하면, 파인피치의 회로를 용이하게 형성하는 것이 가능해 진다. 또한 에칭하여 회로를 형성할 때에, 회로형성을 행하는 동박(2)표면에는 파라디움등의 금속촉매가 부착하고 있지 않기 때문에, 종래방법에 있어서의 에칭에서의 회로의 단선이나 단차를 갖는 회로에 의한 단락등이 생기거나 하는 일도 없다.
더욱이, 본 발명에 관한 프린트 배선판의 제조방법으로 바이어홀을 형성하는 경우에 대해서 설명한다. 도 2는, 본 발명에 관한 다층프린트 배선판의 제조공정으로 바이어홀을 형성하는 공정을 나타내는 개략도이다. 도 2에 있어서, 21은 본 발명에서 사용되는 내층회로가 형성된 코어재를 나타내고, 22는 본 발명에서 사용되는 캐리어박이 붙은 동박을 나타낸다. 또한 23은 프리프렉, 24는 수지층, 25는 내층회로, 26은 동박, 27은 캐리어박을 나타낸다. 또한 28은 구멍부, 29는 동도금층, 30은 레지스트패턴, 31은 형성한 외층회로를 나타낸다.
먼저, 본 발명에서는 도 2(a)에 나타내는 바와 같이, 내층회로가 형성된 코어재(21)와 캐리어박이 붙은 동박(22)을 수지층(24)을 통해서 고온 프레스함으로써 적층판을 형성한다. 코어재(21)는 내층회로(25)와 프리프렉(23)으로 구성되는 것이면, 특별히 제한되는 것은 아니고, 예컨대 상기한 본 발명에 의한 프린트 배선판의 제조방법에 의해 스루홀 형성을 행한 양면프린트 배선판을 코어재(21)로서 이용할 수 있고, 미리 형성한 3층 이상의 다층프린트 배선판을 코어재로 하는 것도 가능하다. 캐리어박이 붙은 동박(22)으로서는, 상기한 양면프린트 배선판의 제조방법에서 사용하는 캐리어박이 붙은 동박(1)과 마찬가지로, 캐리어박과 그 캐리어박 표면에 박리가능하게 형성된 동박을 구비하는 것이 사용된다(도 3참조). 또한 이 캐리어박이 붙은 동박(22)은 접합계면층이 설치된 것을 이용하여도 좋다(도 4참조).
본 발명의 설명에서는, 코어재(21)와 캐리어박이 붙은 동박(22)을 수지층(24)을 통해서 적층판을 형성하는 경우를 예로 하여 설명하지만, 수지층(24) 대신에 프리프렉을 사용하여 적층하는 경우라도 마찬가지로 본 발명의 제조방법은 적용할 수 있는 것이다. 도 2에서 나타내는 바와 같은, 코어재(21)와 캐리어박이 붙은 동박(22)을 수지층(24)을 통해서 적층하기 위해서는, 예컨대 이하와 같이 행할 수 있다.
캐리어박(27)과 캐리어박(27) 표면에 박리가능하게 형성된 동박(26)을 구비하는 캐리어박이 붙은 동박(22)에 있어서, 동박(26)의 표면에 열경화성 수지바니시를 도포함으로써 소정두께의 수지층(24)을 형성한 후, 140~150℃에서 5~20분간 가열하고, 반경화상태, 소위 B스테이지 상태로 한 것을 이용하는 것이다. 이는 수지가 있는 동박(Resin coated Copper, 약자로 RCC로 불리운다), 즉 전해동박에 열경화성 수지층을 형성한 것과 같은 구조이고, 이하 이와 같은 수지층(24)을 갖는 캐리어박이 붙은 동박을 RCC타입의 캐리어박이 붙은 동박이라고 한다.
이 열경화성수지 바니시의 베이스수지로서는, 에폭시수지(유화셀(주)제 에피코트1001)등을 이용할 수 있다. 그리고, 수지층(24)을 형성하기 위한 열경화성수지 와니스로서는 에폭시수지에 경화제로서 디시안디아미드, 경화촉진제로서 2E4MZ(사국화성(주) 제), 용제로서 메틸에틸케톤을 이용하여 이를 적절히 혼합하여 얻은 에폭시 수지조성물을 이용할 수 있다. 이 수지층(24)으로서는, 전술한 바와 같이 열경화성 수지를 글라스크로스, 아라미드 페이퍼등의 섬유 기재(其材)로 함침(含浸) 반경화시킨 프리프렉 또는 열경화성수지 필름을 사용하여도 좋다.
이 RCC타입의 캐리어박이 붙은 동박에서의 수지층(24)의 두께는, 20~200㎛의 범위가 바람직하다. 이 수지층(24)의 두께가 20㎛보다 얇으면 층간 절연성 및 충분한 밀착강도를 얻을 수 없고, 또한 200㎛보다 지나치게 두꺼우면 작은 지름의 바이어홀을 형성하기 어렵게 되어 바람직하지 않기 때문이다.
이 RCC타입의 캐리어박이 붙은 동박을 형성한 후, 수지층(24)측을 접착면으로 하여, 내층회로에 형성된 코어재(21)의 양면에 배선한 후, 150~200℃에서 고온 프레스 형성하여 적층한다. 또한 본 발명에서는, 도 2(a)에 나타내는 바와 같이 양면에 RCC타입의 캐리어박이 붙은 동박을 적층시키고 있지만, 어느 쪽이나 한 쪽면에만 적층하는 것이라도 좋다.
다음에 도 2(b)에 나타내는 바와 같이, 코어재(21)에 적층한 캐리어박이 붙은 동박(22)의 표면에서, 내층회로(25)의 안에서 바이어홀의 바텀랜드(25')로서 형성된 부분이 노출하도록 적층판에 구멍부(28)를 설치한다. 이 구멍부(28)는 「바이어홀」로 되는 것이다. 이 구멍부(28)는, 예컨대 기계식드릴이나 레이저등의 공지의 구멍내는 방법에 의해 형성되고, 사용하는 기판의 종류, 동도금층 두께등을 고려하여, 프린트 회로설계에 기초해서 적절하게 결정된다.
다음에, 도 2(c)에 나타내는 바와 같이, 적층판의 구멍부(5) 내주면 및 적층판의 상하표면에 층간도통용의 동도금층(29)을 형성한다. 동도금층(29)은 그 재료구성이 특별히 제한되는 것은 아니지만, 동단독 혹은 동합금으로 이루어지는 것으로 하는 것이 접속신뢰성등의 관점에서 바람직하다. 이와 같은 동도금층(29)은, 구멍부(28) 내주면에 있는 스미어를 제거하는 디스미어처리, 파라디움에 의한 캐터라이즈처리를 행한 후, 무전해동 도금처리, 전해동 도금처리를 행함으로써 형성된다. 디스미어처리, 캐터라이즈처리, 무전해동 도금처리, 전해동 도금처리에 대해서는 전술한 내용과 동일하므로 상세한 설명은 생략한다.
다음에 도 2(d)에 나타내는 바와 같이, 상기 캐리어박이 붙은 동박(22)의 캐리어박(27)을 동박(26)에서 박리시켜, 상기 캐리어박(27)과 함께 캐리어박(27) 표면의 동도금층(29)만을 제거한다. 이 캐리어박(27)을 제거함으로써, 수지층(24) 표면에 동박(26)이 노출한다. 또한 이와 같이 캐리어박(27)을 박리할 때는, 캐리어박(27) 위의 동도금층(29)만이 제거되고, 구멍부(28) 내주(內周) 및 바텀랜드 표면의 동도금층(29)은 벗겨져 떨어지는 일 없이 잔존한다. 이에 의해 내층회로(25, 25')와 외층측에 위치하는 동박(26)과의 전기적 도통을 확보할 수 있다.
본 발명과 같이, 구멍부(28)를 형성한 후 캐리어박(27)을 박리하면, 구멍부형성시에 발생한 스미어(수지분말)에 의해 동박(26)이 오염되는 일이 없다. 또한, 본 발명의 바이어홀을 형성하는 경우이더라도, 드릴가공의 경우에 사용되는 받침판등을 필요로 하는 일 없이, 직접 캐리어박(27)에서 구멍부(28)를 드릴가공할 수 있기 때문에, 드릴가공에 의해 발생하는 버(burr)는 캐리어박(27)으로 밖에 형성되지 않고, 버를 가진 캐리어박(27)은 박리되므로 본 발명에서는 종래 필요했던 동박(26)의 버의 제거작업을 생략할 수 있는 것이다.
외층측으로 노출한 동박(26)표면에는, 도 2(e)에 나타내는 바와 같이 회로인쇄 및 에칭을 행함으로써, 도 2(f)에 나타내는 다층프린트 배선판이 제조된다. 회로인쇄는, 예컨대 포토레지스트를 동박(26)표면에 도포한 후, 소정의 회로를 형성한 마스크를 포토레지스트 위에 재치하고 노광함으로써, 포토레지스트면에 노광부와 비노광부를 형성한다. 노광후, 현상하여 레지스트패턴(30)을 형성한다(도 2(e)). 다음에, 염화제2동과 염산을 포함하는 산성에칭액이나 암모니아수등의 알칼리성 에칭액을 사용하여, 에칭을 행하고 동박(26)의 레지스트 패턴(30)이 형성되어 있지 않은 부분의 동박(26)을 제거하여 외층회로(31)를 형성한다. 그리고 도포한 포토레지스트를 제거하여 다층프린트 배선판이 형성된다(도 2(f)).
이와 같이, 본 발명에 관한 프린트 배선판의 제조방법으로 바이어홀 형성을 행하면, 회로를 형성하는 동박(26)의 두께가 외층회로(31)의 두께 즉 에칭두께에 상당하게 된다. 이 때문에 캐리어박이 붙은 동박(22)의 동박(26)두께를 얇게 하면, 파인피치의 회로를 용이하게 형성하는 것이 가능하게 된다. 또한 에칭하여 회로를 형성할 때에, 회로형성을 행하는 동박(26)표면에는 파라디움등의 금속촉매가 부착하고 있지 않기 때문에, 종래방법에 있어서의 에칭에서의 회로의 단선이나 단차를 갖는 회로에 의한 단락등이 생기거나 하는 일도 없다
이하, 본 발명의 실시예에 대해서 실시예 1 및 2에 기초해서 설명한다.
실시예 1
18㎛두께의 동박이 35㎛두께의 동의 캐리어박에 형성된 캐리어박이 붙은 동박(접합계면층은 치오시아눌산 및 BTA를 사용하여 유기접합계면을 형성한 것)을, 0.3mm두께의 글라스 에폭시계의 프리프렉양면에 18㎛동박이 접착면으로 되도록 캐리어박이 붙은 동박을 배치하여 겹치고, 고온 프레스함으로써 양면적층판을 제작하였다.
제작한 양면적층판에 0.8mm지름의 드릴로 스루홀용 관통구멍을 설치하고 디스미어처리, 파라디움의 캐터라이즈처리를 한 후, 무전해동 도금처리 및 전해동 도금처리를 행하고, 관통구멍 내주면 위 및 캐리어박이 붙은 동박의 캐리어박 표면에 두께 20㎛의 동도금층을 형성했다. 동도금층 형성후, 양면 적층판의 단부를 커트하고, 캐리어박 및 그 표면에 형성되어 있는 동도금층을 박리했다. 이 때, 관통구멍 내주면의 동도금층은 접합계면층 부근에서 절단되었지만, 프리프렉 양면에 있는 동박끼리의 전기적 도통을 확보하는 동도금층은 잔존하고 있는 것이 확인 되었다.
이렇게 하여 얻어진 스루홀 동도금 처리후의 동장(銅張)적층판에 에칭레지스트인 감광성 드라이필름을 피복하고, L(선폭)/S(선간)=70㎛/70㎛의 회로패턴이 형성된 패턴형성용 필름을 재치하여, 감광성 드라이필름의 노광·현상처리를 행하고, 염화동 에칭액을 사용하여 에칭함으로써 회로형성을 행하여 양면프린트 배선판을 제작했다. 얻어진 양면프린트 배선판을 관찰한 바, 높은 에치팩터로 되는 단면형상을 갖는 양호한 회로를 형성하고 있는 것이 판명되었다.
실시예 2
미리 내층회로(바이어홀용의 바텀랜드를 포함한다)를 형성한 코어재의 양면에 0.18mm두께의 글라스 에폭시계의 프리프렉을 2장 겹치고, 다시 그 위로 5㎛두께의 동박이 35㎛두께의 동의 캐리어박에 형성된 캐리어박이 붙은 동박(접합계면층은 카르복시 벤조트리아졸을 사용하여 형성한 것)을, 5㎛의 동박이 접착면으로 되도록 코어재에 겹친 프리프렉 양표면에 배치하여 겹치게 하여, 고온프레스를 함으로써 다층적층판을 제작했다.
제작한 다층적층판의 캐리어박이 붙은 동박의 표면에서, 코어재에 설치된 바텀랜드의 부분이 노출하도록, 탄산가스 레이저를 사용하여 0.2mm지름의 구멍부(바이어홀)를 설치하고, 디스미어처리, 파라디움의 캐터라이즈처리를 한 후, 무전해동 도금처리 및 전해동 도금처리를 행하여, 구멍부 내주면 위 및 캐리어박이 붙은 동박의 캐리어박 표면에 두께 15㎛의 동도금층을 형성했다. 동도금층 형성후 적층판의 단부(端部)를 커트하고, 캐리어박 및 그 표면에 형성되어 있는 동도금층을 박리했다. 이 때 구멍부 내주면의 동도금층은 접합계면층 부근에서 절단되었지만, 프리프렉표면의 외층측의 동박과 코어재에 설치된 바텀랜드와의 전기적 도통을 확보하는 동도금층은 잔존하고 있는 것이 확인되었다.
이렇게 하여 얻어진 바이어홀 도금후의 동장적층판에 액체레지스트를 도포하고, L/S=30㎛/30㎛의 회로패턴을 형성한 패턴형성용 필름을 재치하여, 노광·현상을 행하고, 염화동 에칭액을 이용하여 에칭함으로써 외층회로의 형성을 행했다. 얻어진 다층프린트 배선판의 외층회로를 관찰한 바, 높은 에치펙터로 되는 단면(斷面)형상을 갖는 양호한 회로를 형성하고 있는 것이 판명되었다.
본 발명에 의하면, 스루홀용 관통구멍이나 바이어홀용 구멍부의 전기적 도통확보를 위한 층간도통 동도금 후에 캐리어박을 잡아 때어내는 것으로, 스루홀용 관통구멍이나 바이어홀용 구멍부의 측벽부에만 층간도통 동도금층을 남기고, 여분의 동도금층을 제거할 수 있게 된다. 따라서, 회로형성은 캐리어박이 붙은 동박의 동박만으로 행하게 된다. 즉, 회로형성의 에칭부에 있어서의 동두께가 캐리어박이 붙은 동박의 동박두께만으로 되므로, 매우 미세한 피치의 회로형성이 가능해진다. 더하여, 스루홀용 관통구멍이나 바이어홀용 구멍부의 가공처리후에 행하는, 디스미어처리에서 층간도통 동도금처리까지의 사이는, 캐리어박이 붙은 동박의 캐리어박이 존재한 상태에서 제조공정이 진행하므로, 디스미어처리에 있어서의 동박의 손상이나 캐터라이즈 처리에서의 파라디움등의 금속촉매의 동박에의 부착등을 방지할 수 있기 때문에, 단락이나 단선등이 생기지 않는 미세한 회로형성이 가능하게 되는 것이다. 또한 캐리어박이 붙은 동박을 이용하기 때문에, 극박동박으로 불리우는 12㎛이하의 것도 주름등을 발생시키는 일 없이 적층할 수 있다. 더욱이, 스루홀용 관통구멍이나 바이어홀용 구멍부를 드릴가공에 의해 설치하는 경우에서는, 드릴가공시에 사용되는 소위 받침판을 생략하여도 캐리어박이 받침판을 대신하기 때문에, 가공시에 생기는 트리밍작업을 행할 필요가 없게 되고, 드릴가공 정밀도를 향상시킬 수 있다.

Claims (5)

  1. 스루홀이나 바이어홀등의 층간도통 동도금을 필요로 하는 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의 제조방법으로서,
    상기 프린트배선판의 외층(外層)에 위치하는 동박으로는 필러블 타입의 캐리어박이 붙은 동박을 이용하고,
    캐리어박을 떼어내지 않고, 스루홀용 관통구멍 또는 바이어홀용 구멍부의 필요한 가공처리를 행하며,
    스루홀용 관통구멍 또는 바이어홀용 구멍부의 디스미어처리를 하고,
    스루홀용 관통구멍 또는 바이어홀용 구멍부의 전기적 도통확보를 위한 층간 도통 동도금을 행하며,
    그 후, 캐리어박을 떼어내고, 외층에 위치하는 동박에 외층회로패턴의 레지스트레이션을 행하여, 에칭처리하는 것을 특징으로 하는 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의 제조방법.
  2. 제1항에 있어서,
    필러블타입의 캐리어박이 붙은 동박은, 캐리어박과 동박과의 사이에 위치하는 접합계면층을 설치한 것을 특징으로 하는 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    캐리어박은, 동박을 이용한 것을 특징으로 하는 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의 제조방법.
  4. 제2항 또는 제3항에 있어서,
    접합계면층은, 유기제를 이용하여 형성한 유기접합계면인 것을 특징으로 하는 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의 제조방법.
  5. 제4항에 있어서,
    유기제는, 함질소화합물, 함유황화합물 및 카본산에서 선택되는 적어도 1종의 화합물로부터 형성되어 있는 것을 특징으로 하는 양면프린트 배선판 및 3층 이상의 다층프린트 배선판의 제조방법.
KR1020007012859A 1999-05-06 2000-04-27 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의제조방법 KR20010043662A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12540099 1999-05-06
JP99-125400 1999-05-06
PCT/JP2000/002759 WO2000069238A1 (fr) 1999-05-06 2000-04-27 Carte imprimee double face et procede de fabrication de carte imprimee multicouche a trois ou plus de trois couches

Publications (1)

Publication Number Publication Date
KR20010043662A true KR20010043662A (ko) 2001-05-25

Family

ID=14909203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007012859A KR20010043662A (ko) 1999-05-06 2000-04-27 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의제조방법

Country Status (5)

Country Link
EP (1) EP1102524A1 (ko)
KR (1) KR20010043662A (ko)
CN (1) CN1302531A (ko)
TW (1) TW469758B (ko)
WO (1) WO2000069238A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473337B1 (ko) * 2002-05-07 2005-03-08 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법
KR100497839B1 (ko) * 2002-10-15 2005-06-29 한국전자통신연구원 마이크로 컬럼 제조 방법
KR100722600B1 (ko) * 2005-09-26 2007-05-28 삼성전기주식회사 다층 인쇄회로기판의 관통홀 형성 방법
KR100861619B1 (ko) * 2007-05-07 2008-10-07 삼성전기주식회사 방열 인쇄회로기판 및 그 제조방법
CN103813637A (zh) * 2012-11-15 2014-05-21 深南电路有限公司 一种能够承载大电流的电路板及其加工方法
KR20160075052A (ko) * 2014-12-19 2016-06-29 주식회사 비에이치 Alcu박을 이용한 파인피치 박막 fpcb의 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4300870B2 (ja) * 2003-05-08 2009-07-22 日立化成工業株式会社 プリント配線板の製造方法
JP2006278774A (ja) * 2005-03-29 2006-10-12 Hitachi Cable Ltd 両面配線基板の製造方法、両面配線基板、およびそのベース基板
CN100477890C (zh) * 2005-09-19 2009-04-08 金像电子股份有限公司 电路板的无孔圈线路制造方法
JP4736703B2 (ja) * 2005-10-14 2011-07-27 宇部興産株式会社 銅配線ポリイミドフィルムの製造方法
CN101384133B (zh) * 2007-09-07 2011-11-16 富葵精密组件(深圳)有限公司 对位方法
JP5959149B2 (ja) * 2008-09-05 2016-08-02 古河電気工業株式会社 キャリア付き極薄銅箔、並びに銅貼積層板またはプリント配線基板
JP5409480B2 (ja) * 2010-03-29 2014-02-05 京セラSlcテクノロジー株式会社 配線基板の製造方法
JP5432800B2 (ja) * 2010-03-31 2014-03-05 京セラSlcテクノロジー株式会社 配線基板の製造方法
CN102595797B (zh) * 2012-02-29 2014-05-28 博罗县精汇电子科技有限公司 利用阴阳板镀铜法制作多层软硬结合板的方法
KR101517553B1 (ko) * 2013-10-14 2015-05-04 한국생산기술연구원 회로기판의 제조방법
CN104735929B (zh) * 2013-12-24 2017-12-29 深南电路有限公司 电路板加工方法和设备
CN106103082B (zh) 2014-03-31 2019-04-26 三井金属矿业株式会社 带有载体箔的铜箔、覆铜层压板及印刷线路板
CN105517351A (zh) * 2015-11-27 2016-04-20 北大方正集团有限公司 一种在pcb板上形成孔的方法及pcb板的制备方法
CN108112178A (zh) * 2017-12-25 2018-06-01 广州兴森快捷电路科技有限公司 线路板制造方法
TWI685939B (zh) * 2019-01-18 2020-02-21 矽品精密工業股份有限公司 封裝基板及其製法
CN110536566B (zh) * 2019-08-29 2021-04-02 江苏上达电子有限公司 一种柔性双面板的成孔方法
CN117615514A (zh) * 2023-09-11 2024-02-27 圆周率半导体(南通)有限公司 一种去除钻孔后孔口毛刺的加工方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045888A (ja) * 1990-04-23 1992-01-09 Matsushita Electric Works Ltd プリント配線基板
EP0545328B1 (en) * 1991-11-29 1997-03-19 Hitachi Chemical Co., Ltd. Printed circuit board manufacturing process
JPH09315098A (ja) * 1996-05-29 1997-12-09 Nitto Boseki Co Ltd 射出成形プリント配線体用転写シート

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100473337B1 (ko) * 2002-05-07 2005-03-08 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트의 도전성 비아 형성 방법
KR100497839B1 (ko) * 2002-10-15 2005-06-29 한국전자통신연구원 마이크로 컬럼 제조 방법
KR100722600B1 (ko) * 2005-09-26 2007-05-28 삼성전기주식회사 다층 인쇄회로기판의 관통홀 형성 방법
KR100861619B1 (ko) * 2007-05-07 2008-10-07 삼성전기주식회사 방열 인쇄회로기판 및 그 제조방법
CN103813637A (zh) * 2012-11-15 2014-05-21 深南电路有限公司 一种能够承载大电流的电路板及其加工方法
CN103813637B (zh) * 2012-11-15 2017-05-31 深南电路有限公司 一种能够承载大电流的电路板及其加工方法
KR20160075052A (ko) * 2014-12-19 2016-06-29 주식회사 비에이치 Alcu박을 이용한 파인피치 박막 fpcb의 제조 방법

Also Published As

Publication number Publication date
TW469758B (en) 2001-12-21
CN1302531A (zh) 2001-07-04
EP1102524A1 (en) 2001-05-23
WO2000069238A1 (fr) 2000-11-16

Similar Documents

Publication Publication Date Title
KR20010043662A (ko) 양면프린트 배선판 또는 3층 이상의 다층프린트 배선판의제조방법
EP0935407B1 (en) A method of making a multi-layer printed wiring board
JP4728723B2 (ja) キャリア付き極薄銅箔
US3936548A (en) Method for the production of material for printed circuits and material for printed circuits
US9338898B2 (en) Method of producing a printed wiring board
EP0996319B1 (en) Composite material used in making printed wiring boards
JP3142270B2 (ja) プリント配線板の製造方法
JP3992225B2 (ja) プリント配線板用樹脂付金属箔及びこれを用いた多層プリント配線板
KR20180041167A (ko) 프린트 배선판의 제조 방법
US6884944B1 (en) Multi-layer printed wiring boards having blind vias
KR20210143727A (ko) 프린트 배선판용 금속박, 캐리어를 구비하는 금속박 및 금속 클래드 적층판, 그리고 그것들을 사용한 프린트 배선판의 제조 방법
JP3815765B2 (ja) 多層プリント配線板の製造方法
EP0996318A2 (en) Novel composite foil, process for producing the same and copper-clad laminate
JP2000151068A (ja) 新規なプリント配線板および多層プリント配線板の製造方法
JP3615973B2 (ja) 新規な複合箔およびその製造方法、銅張り積層板
JP6304829B2 (ja) レーザー加工用銅箔、キャリア箔付レーザー加工用銅箔、銅張積層体及びプリント配線板の製造方法
JP3680321B2 (ja) 多層プリント配線板の製造法
JP2000151067A (ja) 新規なプリント配線板および多層プリント配線板の製造方法
JPH03108793A (ja) プリント配線板の製造方法
JPH03222495A (ja) 可撓性を有するプリント配線板の製造方法
JP2003243808A (ja) 極細線パターンを有するプリント配線板の製造方法。

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee