JP6597886B2

JP6597886B2 - 電子デバイス

Info

Publication number: JP6597886B2
Application number: JP2018508983A
Authority: JP
Inventors: 稔畑瀬; 雅章水白
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2016-03-30
Filing date: 2017-03-15
Publication date: 2019-10-30
Anticipated expiration: 2037-03-15
Also published as: JPWO2017169760A1; WO2017169760A1

Description

本発明は、基板の主面に形成された電極を備える電子デバイスに関する。

近年の半導体素子の外部端子の高密度化に伴い、この種の半導体素子の電気検査が可能なプローブカード用の配線基板の開発が進められている。例えば、特許文献１に記載のセラミック配線基板１００は、複数のセラミック絶縁層１０１ａが積層されてなるセラミック層１０１と、複数の絶縁樹脂層１０２ａが積層されてなる樹脂層１０２とを備え、セラミック層１０１上に樹脂層１０２が積層された構造となる。樹脂層１０２は、絶縁樹脂層１０２ａと配線層１０３が交互に積層され、絶縁樹脂層１０２ａの上下に位置する各配線層１０３間がビア導体１０４で接続される。また、最下層の絶縁樹脂層１０２ａに形成されたビア導体１０４と、セラミック配線基板１００の上面に露出した内部配線１０５の端部とが電気的に接続される。

このようなプローブカードに搭載される配線基板１００において、絶縁樹脂層１０２ａの表面（絶縁樹脂層１０２ａの表面のうちセラミック層１０１との対向面と反対側の面）に配置される配線層１０３ａには、プローブピンが接続される。

特開２０１１−１０８９５９号公報（段落００２７〜００３０、図１等参照）

しかしながら、配線基板１００の構造において、絶縁樹脂層１０２ａの表面に位置する配線層１０３ａが小さい場合には、プローブピンが配線層１０３ａの所定の位置に接触できないことがある。例えば、配線層１０３ａではない位置にプローブピンが接触してしまったり（踏み外し）、配線層１０３ａの端部にプローブピンが接触し、配線層１０３ａの端部が破損してしまったりする問題がある。

本発明は、上記した課題に鑑みてなされたものであり、主面に電極が形成された電子デバイスにおいて、電極表面の周縁に突起部を形成することにより、プローブピンの踏み外しや電極の破損を低減することを目的とする。

上記した目的を達成するために、本発明の積層配線基板は、基板と、該基板の主面に形成された電極とを備えた電子デバイスにおいて、前記電極の表面の周縁に突起部が形成されており、前記突起部は、頂点と、前記頂点から前記電極の周縁の外側に向かう第１傾斜面と、該第１傾斜面と反対に前記頂点から前記表面の内側に向かう第２傾斜面を有し、前記第２傾斜面の前記電極の表面に対する傾斜角度は、前記第１傾斜面よりも小さいこと特徴としている。

この構成によると、電極の周縁に設けられた突起部がプローブピンを接触させる際のガイドとなり、プローブピンが電極の端部に接触しそうになった場合に、プローブピンを突起部の内側に誘導する、もしくは電極の外側にそらすことにより、プローブピンが電極端部に接触して、電極の破損や外観異常となるのを防止することができる。さらに、突起部の形状が斜面になっているため、突起部付近にプローブピンが接触した場合に、斜面に沿ってプローブピンをガイドすることが可能であり、プローブピンが第２傾斜面に沿って電極の内側に誘導される場合は、電極にプローブピンを確実に接触させることができる。また、第２傾斜面の電極表面に対する傾斜角度を第１傾斜面よりも小さくすることにより、プローブピンが突起部の頂点付近に接触した場合に、外側に誘導されやすくなるため、電極の破損をより確実に防止することができる。

また、前記突起部が、前記周縁を一周するように形成されていてもよい。この場合、プローブピンのガイドとなる突起部が電極の周縁を囲むように配置されるため、より効率的にプローブピンを電極の内側または外側に誘導することができ、電極の破損を防止することができる。

また、前記電極は複数のめっき層で形成されていてもよい。この場合、めっきを実施する際の電流密度や添加物を調整することにより、突起部を容易に形成することができる。

また、前記電極における周縁部は、前記電極のうち前記周縁部よりも内側に位置する部分よりも厚くてもよい。この場合、電極の周縁部が内側よりも厚く形成されているため、電極の周縁部がプローブピンのガイドとなり、電極の破損を防止することができる。

前記基板は、複数のプローブピンが接続されるプローブカード用積層配線基板であって、前記基板は、複数のセラミック層が積層されてなるセラミック積層部と、前記セラミック積層部の表面に設けられた樹脂部とを備え、前記電極は、前記樹脂部の主面に設けられていてもよい。この場合、耐久性が高く、かつ、マザー基板との接続信頼性の高いプローブカードを提供することができる。

本発明によれば、基板の主面に形成された電極の周縁に突起部を設けることで、プローブピンが電極の端部付近に接触した場合に、突起部がガイドとなり、プローブピンを電極の外側もしくは内側に誘導することで、電極の端部にプローブピンが当たって電極が破損するのを防止することができる。

本発明の第１実施形態にかかる電子デバイスの断面の拡大図である。図１の電子デバイスの一部を拡大した図である。図１の配線基板の製造方法を示す図である。本発明の第２実施形態にかかる配線基板の製造方法を示す図である。本発明の第２実施形態にかかる配線基板の製造方法を示す図である。従来の配線基板の断面図である。

＜第１実施形態＞
本発明の第１実施形態にかかる電子デバイス１ａについて、図１および図２を参照して説明する。なお、図１は電子デバイス１ａの断面の拡大図、図２は図１の電子デバイス１ａの電極の一部を拡大した図である。

この実施形態にかかる電子デバイス１ａは、配線基板２の主面２０に複数の電極３が形成され、例えば、半導体素子などの非検査物の電気検査に使用されるプローブカードに搭載されて使用される。図１に示すように、電子デバイス１ａは、配線基板２と配線基板２の主面２０に形成された電極３により構成される。配線基板２と電極３の間には給電膜４が形成されている。なお、プローブカードに搭載される電子デバイス１ａには、通常複数の電極が形成されるが、そのうちの１つの電極を拡大した図を用いて説明する。

配線基板２は、例えば、ホウケイ酸系ガラスを含有するセラミック（例えば、アルミナなど）を主成分とする低温同時焼成セラミック（ＬＴＣＣ）、高温焼成セラミック（ＨＴＣＣ）など、種々のセラミックで形成することができる。また、配線基板２は多層構造であってもよい。

配線基板２の主面２０には、給電膜４が形成されている。これは、電解めっきを実施する際に給電を行うためのもので、ＴｉもしくはＣｕがスパッタにより成膜されている。さらに給電膜４に複数のめっき層からなる電極３が形成されている。電極３は、Ｃｕめっき層３ａ、Ｎｉめっき層３ｂおよびＡｕめっき層３ｃにより構成される。各めっき層３ａ〜３ｃはそれぞれ、電解Ｃｕめっき、電解Ｎｉめっき、電解Ａｕめっきにより形成される。

電極３の表面３０には、その周縁を一周するように突起部５が形成されている。この実施形態では、各めっき層３ａ〜３ｃにそれぞれ、凸部５ａ〜５ｃが形成されることにより突起部５が形成されている。図２に示すように、配線基板２の主面２０に垂直な方向から見たときに、突起部５は、第１傾斜面６ａと第２傾斜面６ｂとを有する。また、電極３の表面３０に対する第２傾斜面６ｂの傾斜角度６０ｂは、第１傾斜面６ａの傾斜角度６０ａよりも小さく形成され、第１傾斜面６ａが第２傾斜面６ｂよりも急峻となっている。

（配線基板の製造方法）
次に、電子デバイス１ａの製造方法を、図３を参照して説明する。まず、図３（ａ）に示すように、配線基板２を準備し、配線基板２の主面２０に給電膜４を形成する。給電膜４は、ＴｉもしくはＣｕをスパッタにより成膜して形成する。その後、給電膜４上にめっきレジスト７を形成する。めっきレジスト７は、例えば、エポキシ樹脂などの感光性樹脂を、所定の位置に塗布し、露光、現像して形成することができる。次に、電極３のＣｕめっき層３ａを電解Ｃｕめっきにより形成する。このとき、めっきの条件を調整することにより、Ｃｕめっき層３ａの周縁部に凸部５ａが形成されるようにする。条件の調整は、例えば、電流密度を高くしたり、添加物の種類や比率を調整する等の方法がある。

次に、図３（ｂ）に示すように、Ｃｕめっき層３ａ上に電解Ｎｉめっき処理を実施し、Ｎｉめっき層３ｂを形成する。次に、図３（ｃ）に示すように、Ｎｉめっき層３ｂ上に電解Ａｕめっき処理を実施し、Ａｕめっき層３ｃを形成する。この時、Ｃｕめっき層３ａに形成された凸部５ａに沿って、Ｎｉめっき層３ｂ、Ａｕめっき層３ｃにもそれぞれ凸部５ｂ、５ｃが形成される。

その後、図３（ｄ）に示すように、めっきレジスト７を剥離する。次に、図３（ｅ）に示すように、給電膜４のめっきレジスト７に覆われていた領域、すなわち、電極３から露出する給電膜４をエッチングにより除去することにより、電子デバイス１ａが完成する。

したがって、上記した実施形態によれば、電極３にプローブピンを接触させる際に、電極３の表面３０の周縁部に形成された突起部５がガイドとなり、プローブピンを電極の外側に誘導し、電極３の端部にプローブピンが当たり、電極３が破損してしまうことを防止することができる。また、プローブピンを電極３の内側に誘導し、プローブピンを電極３の中央付近に接触させることもできる。

また、突起部５が第１傾斜面６ａと第２傾斜面６ｂを有することにより、プローブピンが電極３の端部付近に接触しそうになった場合に、電極３の外側または内側への誘導をスムーズに行うことができる。また、第２傾斜面６ｂの傾斜角度６０ｂを第１傾斜面６ａの傾斜角度６０ａよりも小さく形成することにより、プローブピンが突起部５の頂点付近に接触しそうになった場合に、外側へ誘導されやすくなり、電極３の破損や変形を防止することができる。

また、電極３を複数のめっき層で形成することにより、電極３の表面３０に容易に突起部５を形成することができる。

なお、突起部５の高さは、電極３の平坦な部分の厚みと比較して、１０％以上高くなるように形成するとよい。突起部５の高さが十分でない場合には、プローブピンを誘導する効果が十分に得られない場合がある。

＜第２実施形態＞
本発明の第２実施形態にかかる電子デバイス１ａについて、図４および図５を参照して説明する。なお、図４および図５は、電子デバイス１ａの製造方法を示す図である。

この実施形態にかかる電子デバイス１ｂが、図１、図２を参照して説明した第１実施形態と異なるところは、Ｃｕめっき層３ａには凸部が形成されていないこと、および電子デバイス１ａの製造方法が異なることである。その他の構成は第１実施形態の電子デバイス１ａと同じであるため、同一符号を付すことにより説明を省略する。

（配線基板の製造方法）
この実施形態にかかる電子デバイス１ｂの製造方法を、図４、図５を参照して説明する。まず、図４（ａ）に示すように、配線基板２を準備し、主面２０に給電膜４を形成する。給電膜４は、ＴｉもしくはＣｕをスパッタにより成膜して形成する。その後、給電膜４上にめっきレジスト７を形成する。めっきレジスト７は、例えば、エポキシ樹脂などの感光性樹脂を、所定の位置に塗布し、露光、現像して形成することができる。次に、電極３のＣｕめっき層３ａを電解Ｃｕめっきにより形成する。次に、図４（ｂ）に示すように、Ｃｕめっき層３ａ上に、電解Ｎｉめっき処理を実施し、Ｎｉめっき層３ｂを形成する。

次に、図４（ｃ）に示すように、図４（ｂ）で形成したＮｉめっき層３ｂ上にＮｉめっきレジスト８を形成する。Ｎｉめっきレジスト８も、エポキシ樹脂などの感光性樹脂を露光、現像して形成することができる。なお、Ｎｉめっきレジスト８は、この後の工程で形成する突起部５の形状に合わせて、例えば、テーパー状に形成されていてもよい。

次に、図４（ｄ）に示すように、図４（ｂ）で形成したＮｉめっき層３ｂ上に再度電解Ｎｉめっきを実施して、凸部５ｂを形成する。この時、めっきの条件を調整して、凸部５ｂの中央部が膨らむように形成する。条件の調整は、例えば、電流密度を変更したり、添加物の種類や比率を調整する等の方法がある。

その後、図４（ｅ）に示すように、Ｎｉめっきレジスト８を除去した後、図４（ｆ）に示すように電解Ａｕめっき処理を実施して、Ａｕめっき層３ｃを形成する。この時、Ｎｉめっき層３ｂに形成された凸部５ｂの形状により、Ａｕめっき層３ｃにも凸部５ｃが形成される。

次に、図５（ａ）に示すように、めっきレジスト７を剥離する。次に、図５（ｂ）に示すように、給電膜４のめっきレジスト７に覆われていた領域、すなわち、電極３から露出する給電膜４をエッチングにより除去することにより、電子デバイス１ｂが完成する。

したがって、上記した実施形態によれば、実施形態１と同様の効果を得ることができる。

なお、本発明は、上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行うことが可能である。例えば、上記した実施形態では、Ｃｕめっき層３ａまたはＮｉめっき層３ｂに電解めっきを実施するときに、凸部５ａまたは凸部５ｂを形成したが、例えば、Ｃｕめっき層３ａやＮｉめっき層３ｂには凸部を形成せず、Ａｕめっき層３ｃにだけ凸部５ｃを形成してもよい。

また、上記した実施形態では、電極３は複数のめっき層で形成されているが、電極３がめっき以外で形成されていてもよい。

本発明は、上記したプローブカードの配線基板に限らず、表面に電極が形成された種々の電子デバイスに適用することができる。

１ａ、１ｂ電子デバイス
２配線基板
３電極
５突起部
６ａ第１傾斜面
６ｂ第２傾斜面

Claims

基板と、該基板の主面に形成された電極とを備えた電子デバイスにおいて、
前記電極の表面の周縁に突起部が形成されており、
前記突起部は、頂点と、前記頂点から前記電極の周縁の外側に向かう第１傾斜面と、該第１傾斜面と反対に前記頂点から前記表面の内側に向かう第２傾斜面を有し、
前記第２傾斜面の前記電極の表面に対する傾斜角度は、前記第１傾斜面よりも小さいことを特徴とする電子デバイス。
前記突起部が、前記周縁を一周するように形成されていることを特徴とする請求項１に記載の電子デバイス。
前記電極は複数のめっき層で形成されていることを特徴とする請求項１または２に記載の電子デバイス。
前記電極における周縁部は、前記電極のうち前記周縁部よりも内側に位置する部分よりも厚いことを特徴とする請求項１ないし３のいずれかに記載の電子デバイス。
前記基板は、複数のプローブピンが接続されるプローブカード用積層配線基板であって、
前記基板は、複数のセラミック層が積層されてなるセラミック積層部と、前記セラミック積層部の表面に設けられた樹脂部とを備え、前記電極は、前記樹脂部の主面に設けられていることを特徴とする請求項１ないし４のいずれかに記載の電子デバイス。