CN102821559A - 多层布线基板的制造方法及多层布线基板 - Google Patents

多层布线基板的制造方法及多层布线基板 Download PDF

Info

Publication number
CN102821559A
CN102821559A CN2012101892261A CN201210189226A CN102821559A CN 102821559 A CN102821559 A CN 102821559A CN 2012101892261 A CN2012101892261 A CN 2012101892261A CN 201210189226 A CN201210189226 A CN 201210189226A CN 102821559 A CN102821559 A CN 102821559A
Authority
CN
China
Prior art keywords
coating
substrate
mentioned
layer wire
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101892261A
Other languages
English (en)
Inventor
前田真之介
齐木一
平野训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011129371A external-priority patent/JP5679911B2/ja
Priority claimed from JP2012092657A external-priority patent/JP5865769B2/ja
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN102821559A publication Critical patent/CN102821559A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种多层布线基板的制造方法及多层布线基板。该多层布线基板具有基板主面和基板背面，且具有层叠多个树脂绝缘层和多个导体层而成的构造，上述基板主面之上配设有能够连接芯片零件的多个芯片零件连接端子。该方法的特征在于，包括镀层形成工序，在上述镀层形成工序中，在于上述基板主面侧暴露出的、最外层的树脂绝缘层的表面之上，形成成为上述多个芯片零件连接端子的产品镀层，并且在上述产品镀层的周围形成虚拟镀层。根据该方法，能够抑制芯片零件连接端子的厚度偏差，从而能够提高与芯片零件之间的连接可靠性。

Description

多层布线基板的制造方法及多层布线基板
技术领域
本发明涉及在基板主面上配设有能够与芯片零件连接的多个芯片零件连接端子而成的多层布线基板及其制造方法。 
背景技术
关于用作计算机的微处理器等的半导体集成电路芯片（IC芯片），近年来越来越高速化，高功能化，与此相伴随地有端子数增加、端子间间距变小的倾向。一般来说，在IC芯片的底面，多个端子密集地配置成阵列状，这样的端子组以倒装芯片的方式连接于母板侧的端子组。但是，由于IC芯片侧的端子组与母板侧的端子组在端子间间距上具有较大差异，因此难以将IC芯片直接连接于母板之上。因此，通常采用制作将IC芯片安装于IC芯片安装用布线基板之上而成的半导体封装件、并将该半导体封装件安装在母板之上的手法。 
作为构成该封装件的IC芯片安装用布线基板，使用对多个树脂绝缘层和多个导体层进行层叠而构成的多层布线基板。而且，在该多层布线基板的基板主面之上设有用于连接IC芯片的多个IC芯片连接端子，并且在基板背面之上设有用于与母板（母基板）连接的多个母基板连接端子。在这种多层布线基板中，为了实现细间距化，导体层的布线图、I C芯片连接端子由镀铜形成（例如，参照日本特开2005-272874）。而且，在这种多层布线基板中，在基板主面侧设有IC芯片的对位用识别标记（对准标记）（例如，参照日本特开2002-204057）。 
但是，在多层布线基板中，存在如下情况：形成于内层侧的镀铜层的面积比例（导体层的面积比例）通常为60％～80％ 左右，相对地，基板主面之上的镀铜层的面积比例（各IC芯片连接端子的面积比例）不足10％。此外，一般来说，IC芯片连接端子偏向基板主面的中央配置。该情况下，在形成IC芯片连接端子的镀铜层时，产生电镀电流的集中，镀铜层的厚度产生偏差。其结果，多层布线基板的各IC芯片连接端子与IC芯片之间的连接可靠性降低。另外，存在在多层布线基板的基板主面上设有用于与IC芯片以外的芯片电容器等的芯片零件连接的连接端子的多层布线基板，该连接端子也同样产生厚度偏差。 
在日本特开2005-272874中，公开了为了抑制导体凸块的形状、高度偏差而使电镀的电流密度与初期的电流密度相比逐渐增大的手法。即使采用该手法，在IC芯片连接端子偏向基板主面的中央配置的情况下，也不能避免电镀电流的集中，因此镀铜层的厚度产生偏差。将上述的问题作为第一问题。 
发明内容
本发明的第一技术方案鉴于第一问题而成，其目的在于，提供一种能够抑制芯片零件连接端子的厚度偏差、提高与芯片零件之间的连接可靠性的多层布线基板的制造方法。 
但是，在上述以往的多层布线基板中，在最外层的树脂绝缘层形成开口部，通过对暴露出的导体层施镀来形成识别标记。该识别标记是通过镀层表面和树脂绝缘层表面之间的光反射率差异来识别的标记。此外，作为识别标记，除了IC芯片用的对准标记以外，也实际应用形成有用于进行布线基板自身的定位的定位用标记、产品序号、制造批号等的识别标记的多层布线基板。在形成这样的识别标记的情况下，需要用于形成导体层、开口部的形成工序、施镀工序。此外，一般来说，对识别标记的施镀和对IC芯片连接端子的施镀由同一施镀工序进行。在该 施镀工序中，有时为了确保焊料湿润性而实施成本相对较高的镀金等。因此，产生多层布线基板的制造成本上升的问题。将上述的问题作为第二问题。 
本发明的第二技术方案是鉴于第二问题而成的，其目的在于，提供一种能够以低成本在基板主面上形成识别标记的多层布线基板。此外，另一目的在于，提供一种适于制造上述多层布线基板的多层布线基板的制造方法。 
根据本发明的第一技术方案，作为用于解决上述问题的方案（方案1），提供一种多层布线基板的制造方法，其特征在于，该多层布线基板具有基板主面和基板背面，且具有层叠多个树脂绝缘层和多个导体层而成的构造，在上述基板主面之上配设有能够连接芯片零件的多个芯片零件连接端子，该多层布线基板的制造方法包括镀层形成工序，在上述镀层形成工序中，在于上述基板主面侧暴露出的、最外层的树脂绝缘层的表面之上，形成成为上述多个芯片零件连接端子的产品镀层，并且在上述产品镀层的周围形成虚拟镀层。 
根据方案1所述的技术方案，通过进行镀层形成工序，在多层布线基板的基板主面之上，除了成为芯片零件连接端子的产品镀层之外，还在该产品镀层的周围形成虚拟镀层。在该情况下，能够增加基板主面中的镀层的面积比例，从而避免电镀电流的集中，消除产品镀层的厚度偏差。其结果，能够在多层布线基板的基板主面之上以均匀的厚度形成各芯片零件连接端子，能够使各芯片零件连接端子与芯片零件之间的连接可靠性提高。 
在多层布线基板的制造方法（第一方法）中，优选的是，上述多层布线基板的制造方法还包括：抗蚀剂形成工序，在基板主面侧，以覆盖产品镀层的方式形成抗蚀涂层；以及镀层去 除工序，利用蚀刻来去除在基板主面侧暴露出的虚拟镀层。在该情况下，在多层布线基板的基板主面仅残留成为芯片零件连接端子的产品镀层。因此，能够将用于提高焊料湿润性的镀层可靠地仅形成在产品镀层的表面。此外，避免芯片零件误与虚拟镀层相连接这样的问题。 
优选的是，在镀层形成工序中，以镀层相对于基板主面的表面面积的面积比例成为60％～95％的方式形成虚拟镀层。这样，能够可靠地避免电镀电流的集中，从而能够以均匀的厚度形成产品镀层。 
此外，在制造不具有芯基板的多层布线基板的情况下，包括：层叠工序，在支承基材之上隔着金属箔层叠多个树脂绝缘层和多个导体层；以及基材分离工序，分离金属箔和支承基材而使金属箔在基板背面侧暴露出。并且，若在基材分离工序之后进行镀层去除工序，则利用蚀刻来去除基板主面侧的虚拟镀层，同时利用蚀刻来去除基板背面侧的金属箔。因此，与以往的制造方法相比，能够以相同的工时制造多层布线基板，从而能够将制造成本抑制为较低。 
在多层布线基板的基板主面之上，作为芯片零件连接端子，也可以设置多个能够连接IC芯片的IC芯片连接端子和多个能够连接芯片电容器的电容器连接端子。在该情况下，能够以均匀的厚度形成多个IC芯片连接端子和多个电容器连接端子的产品镀层，从而能够提高与IC芯片、芯片电容器之间的连接可靠性。 
虚拟镀层的图案形状并不特别限定，能够根据产品镀层的形状、面积比例等适当改变。具体来说，虚拟镀层可以是面积较大的平坦状图案（蝶形图案），也可以是具有网眼的平坦状图案。而且，虚拟镀层也可以具有与相邻的产品镀层的形状、图 案相对应的图案。 
优选的是，在镀层形成工序中，与产品镀层、虚拟镀层同时形成用于将内层侧的导体层和芯片零件连接端子相连接的填充通路。 
此外，优选的是，以虚拟镀层成为产品镀层的10倍以上的面积比例的方式形成虚拟镀层。这样，即使在产品镀层的面积比例较小的情况下，也能够通过设置面积较大的虚拟镀层来可靠地避免施镀时的电流集中。 
优选的是，利用铜镀形成产品镀层和虚拟镀层。如此，若利用铜镀形成产品镀层，则能够将芯片零件连接端子的电阻抑制为较低。 
此外，也可以是，在镀层形成工序中，在虚拟镀层在由虚拟镀层的外缘划定的虚拟镀层形成区域中所占据的面积比例设为30％～100％。在该情况下，优选的是，以产品镀层和虚拟镀层之间的距离为0.1mm～10mm的方式形成虚拟镀层。这样，能够更可靠地避免施镀时的电流集中。另外，在虚拟镀层的面积比例相对较大的情况下，只要将上述距离设定得稍大即可。相反，在虚拟镀层的面积比例相对较小的情况下，只要将上述距离设定得较小即可。 
这里，假设多个芯片零件连接端子是能够与作为芯片零件的IC芯片相连接的多个IC芯片连接端子的情况。此外，假设将多个IC芯片连接端子配置为阵列状而成的矩形状的芯片安装区域的纵尺寸为X（cm）且横尺寸为Y（cm）、多个IC芯片连接端子的产品镀层的厚度的设计值为Z（μm）的情况。此时，该产品镀层的厚度的实测值的标准偏差σ（μm）由下式表示。另外，设计值Z（μm）也能够由多个IC芯片连接端子中的产品镀层的厚度的平均值（μm）表示。 
σ ≤ 1.5 × ( Z / 15 ) × ( X 2 + Y 2 2 )
根据本发明的第二技术方案，作为用于解决上述问题的方案（方案2），提供一种多层布线基板，其特征在于，该多层布线基板具有基板主面和基板背面，且具有层叠多个树脂绝缘层和多个导体层而成的构造，在上述基板主面之上配设有能够连接芯片零件的多个芯片零件连接端子，在上述基板主面侧暴露出的最外层的树脂绝缘层包括利用树脂表面颜色的浓淡差异形成的识别标记。 
根据方案2所述的技术方案，在成为芯片零件的安装面的基板主面之上，利用树脂表面颜色的浓淡差异形成识别标记。在该情况下，由于即使不像以往技术那样形成导体层、开口部也能够识别出识别标记，因此能够抑制多层布线基板的制造成本。 
也可以是，还包括定位用标记，通过使导体部在基板主面侧的外缘部处暴露出而形成该定位用标记，利用最外层的树脂绝缘层的树脂表面和导体部表面之间的光反射率差异而识别该定位用标记。在该情况下，能够根据用途形成利用颜色的浓淡差异的识别标记和利用光反射率差异的定位用标记。另外，这里，若将利用光反射率差异的定位用标记的形成个数设定为最低限度，利用颜色的浓淡差异形成其他识别标记，则能够将多层布线基板的制造成本的增加抑制为较低。此外，也能够将利用颜色的浓淡差异形成的识别标记用作芯片零件等的定位用标记。 
也可以是，在于基板主面侧暴露出的最外层的树脂绝缘层 中还包括图样，该图样利用树脂表面颜色的浓淡差异形成，按规则排列有预定模式的图案。如此，通过在基板主面之上形成图样，能够提高多层布线基板的外观性。 
并且，作为用于解决上述问题的其他方案（方案3），提供一种多层布线基板的制造方法，其特征在于，该多层布线基板的制造方法用于制造方案2所述的多层布线基板，并包括：镀层形成工序，在于上述基板主面侧暴露出的最外层的树脂绝缘层的表面上，形成成为上述多个芯片零件连接端子的产品镀层，并且形成具有与上述识别标记对应形状的虚拟镀层；识别标记形成工序，通过对上述最外层的树脂绝缘层进行热处理，使该最外层的树脂绝缘层的表面变色；以及虚拟镀层去除工序，在上述基板主面侧以覆盖上述产品镀层的方式形成抗蚀涂层，之后利用蚀刻来去除上述虚拟镀层。 
根据方案3所述的发明，若在利用镀层形成工序形成虚拟镀层之后，在识别标记形成工序中对最外层的树脂绝缘层进行热处理，则暴露出的最外层的树脂绝缘层的表面变色，另一方面，被虚拟镀层覆盖的树脂绝缘层的表面不会变色。之后，通过利用虚拟镀层去除工序蚀刻去除虚拟镀层，使未变色的树脂绝缘层的表面暴露出。其结果，在树脂表面上根据虚拟镀层的图案形状产生颜色的浓淡差异，能够利用该浓淡差异形成识别标记。 
优选的是，识别标记形成工序兼具树脂绝缘层的退火（annealing）。具体来说，识别标记形成工序中的热处理是使热风吹到暴露出的树脂绝缘层的表面的处理。在该情况下，不需要以各自的热处理来进行以往的基板制造时所进行的退火工序和识别标记形成工序，能够将多层布线基板的制造成本抑制为较低。 
此外，优选的是，将不具有芯基板的无芯布线基板的制造 方法适用作本发明的制造方法（第二方法）。具体来说，无芯布线基板的制造方法还包含：层叠工序，在支承基材之上隔着金属箔层叠多个树脂绝缘层和多个导体层；以及基材分离工序，在金属箔的交界面分离支承基材而使金属箔在基板背面侧暴露出。而且，若在基材分离工序之后进行镀层去除工序，则能够在利用蚀刻去除基板主面侧的虚拟镀层，同时利用蚀刻去除基板背面侧的金属箔。因此，能够以与以往的制造方法相同的工时制造布线基板，从而能够将制造成本抑制为较低。 
优选的是，用于构成多层布线基板的树脂绝缘层使用以热固化性树脂为主体的积层材料来形成。作为树脂绝缘层的形成材料的具体例，能够举出环氧树脂、酚醛树脂、聚氨酯树脂、硅树脂、聚酰亚胺树脂等热固化性树脂。除此之外，也可以使用这些树脂和玻璃纤维（玻璃纺布、玻璃无纺布）、聚酰胺纤维等有机纤维的复合材料、或者使环氧树脂等热固化性树脂浸渍于连续多孔质PTFE等三维网眼状氟类树脂基材中而得到的树脂-树脂复合材料等。 
用于构成层布线基板的导体层主要由铜构成，通过减去法、半添加法、全添加法等这种公知的手法形成。具体而言，例如，适用铜箔的蚀刻、无电解镀铜或电解镀铜等手法。另外，也能够在利用溅射、CVD等手法形成薄膜之后进行蚀刻来形成导体层、或利用导电性糊剂等的印刷来形成导体层。 
另外，作为芯片零件，除IC芯片、芯片电容器以外，能够举出芯片电阻、芯片电感器等电子零件。此外，作为IC芯片，能够举出用作计算机的微处理器的IC芯片、DRAM（Dynamic Random Access Memory）、SRAM（Static Random Access Memory）等IC芯片。 
附图说明
图1是表示第一实施方式的多层布线基板的简要结构的剖视图。 
图2是表示第一实施方式的多层布线基板的简要结构的俯视图。 
图3是表示第一实施方式和第三实施方式的多层布线基板的制造方法的说明图。 
图4是表示第一实施方式和第三实施方式的多层布线基板的制造方法的说明图。 
图5是表示第一实施方式和第三实施方式的多层布线基板的制造方法的说明图。 
图6是表示第一实施方式和第三实施方式的多层布线基板的制造方法的说明图。 
图7是表示第一实施方式和第三实施方式的多层布线基板的制造方法的说明图。 
图8是表示第一实施方式的多层布线基板的制造方法的说明图。 
图9是表示第一实施方式的多层布线基板的制造方法的说明图。 
图10是表示第一实施方式的多层布线基板的制造方法的说明图。 
图11是表示第一实施方式的多层布线基板的制造方法的说明图。 
图12是表示第一实施方式的多层布线基板的制造方法的说明图。 
图13是表示第一实施方式的制造方法的产品镀层的厚度偏差的测量结果的图表。 
图14是表示以往技术的制造方法的产品镀层的厚度偏差的测量结果的图表。 
图15是表示在第一实施方式的制造方法和以往技术的制造方法的各自中、IC芯片安装区域的尺寸和产品镀层的厚度偏差之间的关系的图表。 
图16是表示第二实施方式的多层布线基板的简要结构的剖视图。 
图17是表示第二实施方式和第四实施方式的多层布线基板的制造方法的说明图。 
图18是表示第二实施方式的多层布线基板的制造方法的说明图。 
图19是表示第二实施方式的多层布线基板的制造方法的说明图。 
图20是表示第三实施方式的多层布线基板的简要结构的剖视图。 
图21是表示第三实施方式的多层布线基板的简要结构的俯视图。 
图22是表示第三实施方式的多层布线基板的制造方法的说明图。 
图23是表示第三实施方式的多层布线基板的制造方法的说明图。 
图24是表示第三实施方式的多层布线基板的制造方法的说明图。 
图25是表示第三实施方式的多层布线基板的制造方法的说明图。 
图26是表示第三实施方式的多层布线基板的制造方法的说明图。 
图27是表示第三实施方式的多层布线基板的制造方法的说明图。 
图28是表示第四实施方式的多层布线基板的简要结构的剖视图。 
图29是表示第四实施方式的多层布线基板的制造方法的说明图。 
图30是表示第四实施方式的多层布线基板的制造方法的说明图。 
图31是表示第四实施方式的多层布线基板的制造方法的说明图。 
图32是表示第四实施方式的多层布线基板的制造方法的说明图。 
具体实施方式
（第一实施方式） 
以下，根据附图对将本发明的第一技术方案具体化为多层布线基板后的第一实施方式进行详细说明。图1为本实施方式的多层布线基板的简要结构的放大剖视图，图2为自上表面侧观察的多层布线基板的俯视图。 
如图1和图2所示，本实施方式的多层布线基板10是不包含芯基板而形成的无芯布线基板。多层布线基板10具有对以相同树脂绝缘材料为主体的多个树脂绝缘层20、21、22、23、24、25、26、27和由铜构成的多个导体层28进行交替层叠而多层化的布线层叠部30。各树脂绝缘层20～27例如使用以热固化性环氧树脂为主体的积层材料形成。 
在本实施方式的多层布线基板10中，在布线层叠部30的上表面31侧（基板主面侧）配置有连接对象为IC芯片（芯片零件） 的多个IC芯片连接端子41（芯片零件连接端子）、以及连接对象为芯片电容器（芯片零件）的多个电容器连接端子42（芯片零件连接端子）。在布线层叠部30的上表面31侧，多个IC芯片连接端子41在设于基板中央部的芯片安装区域43中配置成阵列状。此外，电容器连接端子42是面积比IC芯片连接端子41的面积大的连接端子，配置在比芯片安装区域43靠外周侧的位置。另外。如图2所示，本实施方式的芯片安装区域43成为纵尺寸为X（cm）且横尺寸为Y（cm）的矩形形状的芯片安装区域43。 
多个IC芯片连接端子41和多个电容器连接端子42凸设在最外层的树脂绝缘层27之上。该IC芯片连接端子41和电容器连接端子42构成为以铜层为主体，并具有由铜以外的镀层46（具体来说为镍-金镀层）覆盖铜层上表面和侧面的构造。 
另一方面，在布线层叠部30的下表面32侧（基板背面侧），连接对象为母板（母基板）的多个母基板连接端子45配置成阵列状。该母基板连接端子45是面积比上表面31侧的IC芯片连接端子41和电容器连接端子42的面积大的连接端子。 
在布线层叠部30的下表面32侧，在最外层的树脂绝缘层20上形成有多个开口部37，与这些多个开口部37对应地配置有母基板连接端子45。具体来说，母基板连接端子45以其端子外表面的高度比树脂绝缘层20的表面低的状态配置在开口部37内，端子外表面的外周部被最外层的树脂绝缘层20覆盖。母基板连接端子45构成为铜层为主体，并具有仅将铜层的在开口部37内暴露出的下表面利用铜以外的镀层48（具体来说为镍-金镀层）覆盖的构造。 
在树脂绝缘层21～27中分别设有导通孔33和填充通路导体34。各通路导体34均具有向同一方向（在图1中随着自下表面侧朝向上表面侧去）扩径的形状，并将各导体层28、IC芯片 连接端子41、电容器连接端子42、以及母基板连接端子45彼此电连接。 
例如以如下的顺序制作上述结构的多层布线基板10。 
首先，准备具有充分强度的支承基板50（玻璃环氧基板等），在该支承基板50之上，积层树脂绝缘层20～27和导体层28，从而形成布线层叠部30。 
详述的话，如图3所示，通过在支承基板50之上粘贴由环氧树脂构成的片状的绝缘树脂基材而形成基底树脂绝缘层51，获得由支承基板50和基底树脂绝缘层51组成的基材52。然后，在基材52的基底树脂绝缘层51的上表面上配置层叠金属片体54。这里，通过在基底树脂绝缘层51之上配置层叠金属片体54，确保了在以后的制造工序中层叠金属片体54不会自基底树脂绝缘层51剥离程度的紧密接合性。层叠金属片体54是两片铜箔55、56以能够剥离的状态紧密接合而成。具体来说，隔着金属镀（例如，铬镀、镍镀、钛镀或它们的复合镀）来形成配置有铜箔55、铜箔56的层叠金属片体54。 
接下来，在基材52之上，以包围层叠金属片体54的方式配置片状的树脂绝缘层20，粘贴树脂绝缘层20。这里，树脂绝缘层20与层叠金属片体54紧密接合，并且在该层叠金属片体54的周围区域中与基底树脂绝缘层51紧密接合，从而密封层叠金属片体54（参照图4）。然后，使用例如准分子激光、UV激光、CO2激光等实施激光加工，从而在树脂绝缘层20的预定位置形成使铜箔55的一部分暴露出的开口部37。之后，进行无电解铜镀，形成覆盖开口部37内和树脂绝缘层20的全面镀层。 
然后，在树脂绝缘层20的上表面层压抗镀层形成用的干膜，对该干膜进行曝光和显影，从而在树脂绝缘层20之上形成抗镀层。之后，以形成抗镀层的状态选择性地进行电解镀铜，在层 叠金属片体54的铜箔55之上形成金属导体部58，并且在树脂绝缘层20之上形成导体层28，之后剥离抗镀层（参照图5）。而且，去除因抗镀层的剥离而暴露出的、覆盖树脂绝缘层20的全面镀层。 
在形成有金属导体部58和导体层28的树脂绝缘层20的上表面配置片状的树脂绝缘层21，粘贴树脂绝缘层21。然后，使用例如准分子激光、UV激光、CO2激光等实施激光加工，从而在树脂绝缘层21的预定位置（金属导体部58的上部位置）形成导通孔33。接下来，进行使用高锰酸钾溶液等蚀刻液去除各导通孔33内的污迹的除污工序。另外，作为除污工序，除了使用了蚀刻液的处理以外，也可以进行例如利用O2等离子体的等离子灰化处理。 
在除污工序之后，通过按照以往公知的手法进行无电解镀铜和电解镀铜，在各导通孔33内形成通路导体34。而且，利用以往公知的手法（例如半加成法）进行蚀刻，在树脂绝缘层21之上图案形成导体层28（参照图6）。 
此外，对于其他树脂绝缘层22～27及导体层28，也利用与上述树脂绝缘层21和导体层28同样的方法形成，在树脂绝缘层21之上进行层叠。然后，对最外层的树脂绝缘层27实施激光孔加工，从而形成导通孔33（参照图7）。接下来，进行使用高锰酸钾溶液等蚀刻液去除各导通孔33内的污迹的除污工序。而且，进行无电解镀铜，形成覆盖树脂绝缘层27的导通孔33内及树脂绝缘层27的全面镀层。 
然后，在树脂绝缘层27的上表面层压抗镀层形成用的干膜，对该干膜进行曝光和显影，从而在树脂绝缘层27之上形成抗镀层。之后，以形成抗镀层的状态选择性地进行电解镀铜（镀层形成工序）。其结果，如图8所示，在树脂绝缘层27的导通孔33 内形成通路导体34，并且在通路导体34的上部形成成为IC芯片连接端子41和电容器连接端子42的铜层的产品镀层61。而且，在产品镀层61的周围形成虚拟镀层62。之后，在树脂绝缘层27的上表面留下产品镀层61和虚拟镀层62，同时去除全面镀层。另外，作为IC芯片连接端子41，除了隔着通路导体34与内层侧的导体层28相连接的连接端子以外，还存在不与内层侧的导体层相连接的连接端子。在图8中，仅图示了与通路导体34相连接的IC芯片连接端子41，但未与通路导体34连接的IC芯片连接端子41也形成于树脂绝缘层27之上的芯片安装区域43。 
如图9所示，本实施方式的虚拟镀层62在树脂绝缘层27的上表面以覆盖除去IC芯片连接端子41的形成区域（芯片安装区域43）、电容器连接端子42的形成区域以外的大致整个表面的方式形成为平坦状图案（蝶形图案）的导体层。这里，产品镀层61（IC芯片连接端子41和电容器连接端子42）相对于树脂绝缘层27的表面（成为基板主面的上表面31）的面积比例为7％左右，以该产品镀层61加上虚拟镀层62的镀层整体的面积比例为90％以上的方式形成虚拟镀层62。 
在上述的镀层形成工序之后，也可以进行对最外层的树脂绝缘层27的树脂表面自其上方施加例如180℃的热风的热处理。若进行该热处理，则暴露出的树脂绝缘层27的树脂表面变色。另一方面，被虚拟镀层62覆盖的树脂绝缘层27的树脂表面不变色。因而，只要例如预先在虚拟镀层62上设置预定的图案形状，就能够使树脂表面产生与该图案形状相应颜色的浓淡差异。另外，由于该阶段的热处理兼具退火，因此具有能够使树脂绝缘层27固化、并且释放施加于产品镀层61的内部应力这种优点。 
通过进行上述积层工序，在基材52之上形成将层叠金属片 体54、树脂绝缘层20～27、导体层28、产品镀层61以及虚拟镀层62层叠而成的布线层叠体60。 
然后，在布线层叠体60的上表面层压抗蚀涂层形成用的干膜，对该干膜进行曝光和显影，从而以覆盖产品镀层61的表面的方式形成抗蚀涂层65（参照图10）（抗蚀剂形成工序）。 
在形成抗蚀涂层65之后，利用切割装置（省略图示）来切割布线层叠体60，去除成为布线层叠部30的部分的周围区域。在该切割下，被树脂绝缘层20密封的层叠金属片体54的外缘部成为暴露出的状态。即，通过去除周围区域，失去基底树脂绝缘层51和树脂绝缘层20之间的紧密接合部分。其结果，布线层叠部30和基材52之间成为仅隔着层叠金属片体54相连结的状态。 
这里，如图11所示，通过在层叠金属片体54中的一对铜箔55、56的交界面进行剥离，自布线层叠部30去除基材52，从而使布线层叠部30的下表面32之上的铜箔55暴露出（基材分离工序）。 
之后，对布线层叠部30进行蚀刻，去除在布线层叠部30的上表面31侧暴露出的虚拟镀层62（镀层去除工序）。此外，与此同时，整体上去除在布线层叠部30的下表面32侧暴露出的铜箔55，并且去除金属导体部58下侧的一部分。其结果，在树脂绝缘层24中形成开口部37，并且残留在开口部37内的金属导体部58成为母基板连接端子45（参照图12）。 
而且，去除形成于布线层叠部30的上表面31的抗蚀涂层65。之后，对IC芯片连接端子41的表面、电容器连接端子42的表面、母基板连接端子45的表面依次实施无电解镀镍、无电解镀金。其结果，在各连接端子41、42、45的表面形成镀层46、48。经由以上的工序来制造图1的多层布线基板10。 
本发明人等对在如上述那样制造的多层布线基板10中形成于基板主面31侧的IC芯片连接端子41和电容器连接端子42的各产品镀层61的厚度偏差进行了测量。其结果在图13中示出。此外，对于不形成虚拟镀层62地形成产品镀层61的以往的制造方法的情况，也对各产品镀层61的厚度偏差进行了测量。其结果在图14中示出。另外，在此，测量四个测量部位P1～P4的厚度偏差。 
具体来说，第一测量部位P1是在芯片安装区域43的外周部未与通路导体34连接的IC芯片连接端子41的产品镀层61，第二测量部位P2是在芯片安装区域43的外周部与通路导体34相连接的IC芯片连接端子41的产品镀层61。此外，第三测量部位P3是芯片安装区域43的中央部的IC芯片连接端子41的产品镀层61，第四测量部位P4是电容器连接端子42的产品镀层61。另外，对于第一测量部位P1～第三测量部位P3，对60个IC芯片连接端子41的产品镀层61测量了厚度偏差。此外，对于第四测量部位，对48个电容器连接端子42的产品镀层61测量了厚度偏差。 
如图14所示，在以往的制造方法中，由于未形成有虚拟镀层62，各产品镀层61的厚度偏差较大。具体来说，第一测量部位P1的镀层厚度的平均值为24.72μm，标准偏差为2.50。第二测量部位P2的镀层厚度的平均值为20.99μm，标准偏差为5.20。第三测量部位P3的镀层厚度的平均值为10.08μm，标准偏差为2.31。第四测量部位P4的镀层厚度的平均值为36.58μm，标准偏差为8.92。 
如此，在成为IC芯片连接端子41的各产品镀层61（测量部位P1～P3）中，与所连接的通路导体34的有无、形成位置相应地产生厚度偏差。此外，对于成为电容器连接端子42的产品镀层61（测量部位P4），由于在基板主面的外周侧散布设置，因 此容易引起电流集中。因此，产品镀层61的镀层厚度变得相对较厚，并且厚度偏差也变大。 
另一方面，如图13所示，在本实施方式的制造方法中，各产品镀层61的厚度偏差变小。具体来说，第一测量部位P1的镀层厚度的平均值为12.85μm，标准偏差为1.16。第二测量部位P2的镀层厚度的平均值为12.51μm，标准偏差为1.53。第三测量部位P3的镀层厚度的平均值为12.90μm，标准偏差为1.47。第四测量部位P4的镀层厚度的平均值为12.51μm，标准偏差为1.21。如此，通过将虚拟镀层62设在产品镀层61的周围，能够抑制各产品镀层61的厚度偏差。 
而且，本发明人等为了调查IC芯片安装区域43的尺寸与产品镀层61的厚度偏差之间的关系而进行了以下试验。这里，改变IC芯片安装区域43的尺寸（即改变X、Y的值），利用第一实施方式的制造方法制作几个多层布线基板10。另外，设定形成于基板主面31侧的IC芯片连接端子41中的产品镀层61的厚度的设计值为Z（μm）。更具体来说，设定Z＝15μm而形成产品镀层61。此外，将虚拟镀层62占虚拟镀层形成区域的面积比例设定为30％～100％的范围内，并且将产品镀层61和虚拟镀层62之间的距离设定为0.1mm～10mm的范围内。然后，在IC芯片安装区域43的角落部和中央部，对产品镀层61的厚度（μm）各自测量五点。求得此时的产品镀层61的厚度的实测值的标准偏差σ（μm）。将其结果表示在图15的图表中。即，在图15的图表中，纵轴为标准偏差σ、横轴为I C芯片安装区域43的对角线的一半长度（换言之，IC芯片安装区域43的角落部与中央部之间的间距）。 
如图15所示，在由第一实施方式的制造方法制作的多层布线基板10中，明显的是，不论IC芯片安装区域43的尺寸如何， 标准偏差σ的值满足下述的关系式。 
σ ≤ 1.5 × ( Z / 15 ) × ( X 2 + Y 2 2 )
与此相对，由以往的制造方法制作了几个未形成虚拟镀层62而仅形成产品镀层61的多层布线基板10。而且，利用同样的方法，在IC芯片安装区域43的角落部和中央部对产品镀层61的厚度（μm）各自测量五点，求得产品镀层61的厚度的实测值的标准偏差σ（μm）。其结果也表示在图15的图表中。据此，知道在利用以往的制造方法的情况下，标准偏差σ的值明显变大，厚度偏差增大。所以，它们不满足上述关系式。 
因而，根据本发明的第一技术方的第一实施方式，能够获得以下的效果。 
（1）在第一实施方式中，在多层布线基板10的上表面31之上，除了成为IC芯片连接端子41和电容器连接端子42的产品镀层61之外，在该产品镀层61的周围形成虚拟镀层62。在该情况下，能够增加多层布线基板10的上表面31的镀层61、62的面积比例，从而避免电镀电流的集中，消除产品镀层61的厚度偏差。其结果，在多层布线基板10中，能够以均匀的厚度形成多个IC芯片连接端子41和多个电容器连接端子42。因此，只要使用多层布线基板10，就能够提高IC芯片、芯片电容器与各连接端子41、42之间的连接可靠性。 
（2）在第一实施方式中，在由抗蚀剂形成工序以覆盖产品镀层61的方式形成抗蚀涂层之后，由镀层去除工序利用蚀刻来去除虚拟镀层。在该情况下，在多层布线基板10的上表面上仅留下成为各连接端子41、42的产品镀层61。因此，能够将用于 提高焊料湿润性的镀层46可靠地仅形成在产品镀层61的表面。此外，由于去除虚拟镀层62，因此也避免IC芯片、芯片电容器错误地与虚拟镀层62连接这种问题。 
（3）在第一实施方式中，在基材分离工序之后进行镀层去除工序。在该情况下，能够在利用蚀刻来去除多层布线基板10的上表面31侧的虚拟镀层62的同时，利用蚀刻去除下表面32侧的铜箔55。因此，能够以与以往的制造方法相同的工时制造多层布线基板10，从而能够将制造成本抑制为较低。 
（4）在第一实施方式中，IC芯片连接端子41和电容器连接端子42的产品镀层61相对于树脂绝缘层27的上表面31的面积比例为7％左右，产品镀层61的面积比例相对较小。因此，以树脂绝缘层27的上表面31中的镀层的面积比例成为90％以上的方式形成面积较大的虚拟镀层62。在该情况下，以成为产品镀层61的10倍以上的面积比例的方式设有虚拟镀层62。这样，能够可靠地避免电镀电流的集中，从而能够以均匀的厚度形成各连接端子41、42的产品镀层61。 
（第二实施方式） 
以下，根据附图对将本发明的第一技术方案具体化为多层布线基板的第二实施方式进行详细说明。图16是表示本实施方式的多层布线基板的简要结构的放大剖视图。在上述第一实施方式中，具体化为以不包含芯基板的方式形成的无芯布线基板，在本实施方式中，具体化为具有芯基板的多层布线基板。 
如图16所示，本实施方式的多层布线基板100由矩形板状的芯基板101、形成于芯基板101的芯主面102之上的第一积层层111、形成于芯基板101的芯背面103之上的第二积层层112组成。 
本实施方式的芯基板101例如由对作为加强材料的玻璃纤 维布中浸渍环氧树脂而成的树脂绝缘材料（玻璃环氧材）构成。在芯基板101中，多个通孔导体106以贯穿芯主面102和芯背面103的方式形成。另外，通孔导体106的内部被例如环氧树脂等闭塞体107填埋。此外，在芯基板101的芯主面102和芯背面103上图案形成有由铜构成的导体层121，各导体层121与通孔导体106电连接。 
形成于芯基板101的芯主面102上的第一积层层111具有对由热固化性树脂（环氧树脂）构成的三层树脂绝缘层133、135、137和由铜构成的导体层122进行交替层叠的构造。在最外层的树脂绝缘层137的上表面141（基板主面）之上，多个IC芯片连接端子41（芯片零件连接端子）与上述第一实施方式同样地在基板中央部配置成阵列状，并且在比IC芯片连接端子41靠外侧处配置有多个电容器连接端子42（芯片零件连接端子）。该IC芯片连接端子41和电容器连接端子42以铜层为主体而构成，具有由镀层46覆盖铜层的上表面和侧面的构造。此外，在树脂绝缘层133、135、137中分别形成有导通孔33和填充通路导体34。各通路导体34与导体层121、122、各连接端子41、42电连接。 
形成于芯基板101的芯背面103之上的第二积层层112具有与上述第一积层层111大致相同的构造。即，第二积层层112具有对导体层122和三层树脂绝缘层134、136、138进行交替层叠的构造。在最外层的树脂绝缘层138的下表面142（基板背面）之上形成有多个母基板连接端子45。该母基板连接端子45以铜层作为主体而构成，具有以镀层48覆盖铜层的下表面和侧面的构造。此外，在树脂绝缘层134、136、138中也形成有导通孔33和通路导体34。各通路导体34与导体层121、122、连接端子45电连接。 
接下来，叙述本实施方式的多层布线基板100的制造方法。 
首先，准备在由玻璃环氧构成的基材的两面粘贴有铜箔的覆铜层叠板。然后，使用钻机进行开孔加工，预先在预定位置形成贯穿覆铜层叠板的表背面的贯穿孔（省略图示）。然后，对覆铜层叠板的贯穿孔的内表面进行无电解镀铜和电解镀铜，从而在贯穿孔内形成通孔导体106。之后，用绝缘树脂材料（环氧树脂）填埋通孔导体106的空洞部，形成闭塞体107。 
而且，通过进行无电解镀铜和电解镀铜，在包含闭塞体107的暴露部分在内的覆铜层叠板的表面形成镀铜层，之后，利用例如减去法对该镀铜层和铜箔进行图案形成。其结果，如图17所示，获得形成有导体层121和通孔导体106的芯基板101。 
而且，通过进行与上述第一实施方式相同的积层工序，在芯基板101的芯主面102之上形成第一积层层111，并且在芯基板101的芯背面103之上也形成第二积层层112。此时，在成为第一积层层111的最外层的树脂绝缘层137的上表面141上形成成为各连接端子41、42的产品镀层61，并且在该产品镀层61的周围形成虚拟镀层62（参照图18）。此外，在该工序中，在成为第二积层层112的最外层的树脂绝缘层138的下表面142上形成成为母基板连接端子45的产品镀层61，并且在该产品镀层61的周围也形成虚拟镀层62（参照图18）。 
之后，在第一积层层111的表面（树脂绝缘层137的上表面141）层压抗蚀涂层形成用的干膜，对该干膜进行曝光和显影，从而形成覆盖产品镀层61的表面的抗蚀涂层65（参照图19）。而且，在第二积层层112的表面（树脂绝缘层138的下表面142）层压抗蚀涂层形成用的干膜，对该干膜进行曝光和显影，从而形成覆盖产品镀层61的表面的抗蚀涂层65（参照图19）。 
通过在形成抗蚀涂层65之后进行蚀刻，去除在各积层层111、112的表面暴露出的虚拟镀层62，之后，去除抗蚀涂层65。 然后，对IC芯片连接端子41的表面、电容器连接端子42的表面、母基板连接端子45的表面依次实施无电解镀镍、无电解镀金。其结果，在各连接端子41、42、45的表面形成镀层46、48。通过进行以上的工序，制造图16的多层布线基板100。 
因而，根据本发明的第一技术方案的第二实施方式，能够获得以下的效果。 
（1）在第二实施方式中，在树脂绝缘层137的上表面141之上，除了成为IC芯片连接端子41和电容器连接端子42的产品镀层61之外，也在该产品镀层61的周围形成虚拟镀层62。在该情况下，能够增加树脂绝缘层137的上表面141的镀层61、62的面积比例，从而避免电镀电流的集中，消除产品镀层61的厚度偏差。其结果，在多层布线基板100中，能够以均匀的厚度形成多个IC芯片连接端子41和多个电容器连接端子42。因而，只要使用多层布线基板100，就能够提高IC芯片及芯片电容器的芯片零件与各连接端子41、42之间的连接可靠性。 
（2）在第二实施方式中，在树脂绝缘层138的下表面142之上，在成为母基板连接端子45的产品镀层61的周围形成有虚拟镀层62。这样，能够避免电镀电流的集中，从而能够抑制各连接端子45的产品镀层61的厚度偏差。其结果，在多层布线基板100中，能够以均匀的厚度形成多个母基板连接端子45，从而能够提高与母基板连接端子45之间的连接可靠性。 
另外，本发明的第一实施方式和第二实施方式也可以进行以下改变。 
在上述各实施方式中，蚀刻去除了虚拟镀层62，但也可以以残留该虚拟镀层62的状态完成多层布线基板10、100。在该情况下，由于虚拟镀层62未与内层侧的导体层28、122电连接，因此即使存在虚拟镀层62，多层布线基板10、100的电气性能 也不会恶化。此外，在多层布线基板10、100中，由于成为包括相对较大面积的虚拟镀层62的结构，因此能够提高散热性。而且，在如第一实施方式的多层布线基板10那样不具有芯的多层布线基板10中，基板强度变差，但通过设置虚拟镀层62，能够提高该基板强度。其结果，能够抑制多层布线基板10翘曲。 
在上述各实施方式中，虽然在多层布线基板10、100的上表面31、141，除了成为IC芯片连接端子41的产品镀层61之外，在成为电容器连接端子42的产品镀层61的周围也形成有虚拟镀层62，但并不限定于此。例如，电容器连接端子42即使存在厚度偏差也能够与芯片电容器连接，与电容器连接端子42相比，连接端子的厚度偏差在IC芯片连接端子41上更成为问题。因而，在镀层形成工序中，仅在成为IC芯片连接端子41的产品镀层61的周围形成虚拟镀层62，在成为电容器连接端子42的产品镀层61的周围不形成虚拟镀层62。即使如此，也能够抑制IC芯片连接端子41的厚度偏差，从而能够充分地确保与IC芯片之间的连接可靠性。 
在上述各实施方式中，在镀层形成工序中形成的虚拟镀层62为不具有网眼的蝶形图案，但并不限定于此。例如，也可以形成具有网眼的平坦状的虚拟镀层62。如此，通过形成具有网眼的平坦状的虚拟镀层62，能够更准确地调整镀层的面积比例。 
在上述各实施方式中，形成与内层侧的导体层28、122大致相同厚度（10μm左右的厚度）的各连接端子41、42，但并不限定于此。例如，也可以形成比内层侧的导体层28、122厚的、例如具有30μm以上厚度的柱状的连接端子（柱电极）。即使在如此形成相对较厚的连接端子的情况下，通过形成虚拟镀层62，能够以均匀的厚度形成各连接端子。 
接下来，除了权利要求书中记载的技术构思之外，以下列 举根据上述各实施方式掌握的技术构思。 
（1）在方案1中，提供一种多层布线基板的制造方法，其特征在于，在上述基板主面之上，作为上述芯片零件连接端子，设有能够与IC芯片连接的多个IC芯片连接端子和能够与芯片电容器连接的多个电容器连接端子。 
（2）在方案1中，提供一种多层布线基板的制造方法，其特征在于，上述虚拟镀层为平坦状图案。 
（3）在方案1中，提供一种多层布线基板的制造方法，其特征在于，上述虚拟镀层是具有网眼的平坦状图案。 
（4）在方案1中，提供一种多层布线基板的制造方法，其特征在于，上述虚拟镀层具有与相邻的上述产品镀层的形状和尺寸相对应的图案。 
（5）在方案1中，提供一种多层布线基板的制造方法，其特征在于，在上述镀层形成工序中，与上述镀层同时形成与内层侧的上述导体层和上述芯片零件连接端子相连的填充通路。 
（6）在方案1中，提供一种多层布线基板的制造方法，其特征在于，在上述镀层形成工序中，以上述虚拟镀层成为上述产品镀层的10倍以上的面积比例的方式形成上述虚拟镀层。 
（7）在方案1中，提供一种多层布线基板的制造方法，其特征在于，上述产品镀层和上述虚拟镀层由镀铜形成。 
（8）在方案1中，提供一种多层布线基板的制造方法，其特征在于，上述树脂绝缘层使用以热固化性树脂为主体的积层材料来形成。 
用于实施本发明的第二技术方案的方式 
（第三实施方式） 
以下，根据附图对将本发明的第二技术方案具体化为多层布线基板的第三实施方式进行详细说明。图20是表示本实施方 式的多层布线基板的简要结构的放大剖视图，图21是自上表面侧观察的多层布线基板的俯视图。 
如图20和图21所示，本实施方式的多层布线基板10是不包含芯基板而形成的无芯布线基板。 
该多层布线基板的基本结构和制作步骤与第一实施方式相同。因而，以下仅叙述与第一实施方式不同的结构和制作步骤。 
如图21所示，在多层布线基板10中，在上表面31侧暴露出的最外层的树脂绝缘层27包括利用树脂表面颜色的浓淡差异而形成的识别标记71、72、73。在本实施方式中，作为识别标记，在外缘部（在图21中为左上缘部）形成用于表示公司名等的文字的标记71、用于表示制造序号的数字的标记72，并且在芯片安装区域43的角部附近形成有IC芯片的定位用标记73。而且，最外层的树脂绝缘层27包括利用树脂表面颜色的浓淡差异而形成的、网眼状的图案按规则排列而成的图样74。该图样74形成于在上表面31侧暴露出的树脂绝缘层27的大致整个表面。 
此外，在多层布线基板10中，在成为上表面31侧的外缘部的基板角部（在图21中为基板右上角部）设有使导体部75暴露出而成的定位用标记76。在本实施方式中，定位用标记76的导体部75通过在最外层的树脂绝缘层27之上施镀而形成。通过由未图示的检测装置检测最外层的树脂绝缘层27的树脂表面和导体部75表面之间的光反射率差异来识别该定位用标记76。 
如上述，上述结构的多层布线基板10的例示性制作步骤与第一实施方式基本相同。因而，以下仅对与第一实施方式不同的例示性制作步骤进行叙述。 
在镀层形成工序中，进行与第一实施方式相同的步骤。其结果，如图22所示，在树脂绝缘层27的导通孔33内形成通路导体34，并且在通路导体34的上部形成成为IC芯片连接端子41和 电容器连接端子42的铜层的产品镀层61。此外，在成为基板角部的位置形成成为定位用标记76的导体部75的产品镀层61。而且，在各产品镀层61的周围形成虚拟镀层62。之后，在树脂绝缘层27的上表面残留产品镀层61和虚拟镀层62，同时去除整面镀层。 
如图23所示，在树脂绝缘层27的上表面，本实施方式的虚拟镀层62以覆盖除了IC芯片连接端子41的形成区域（芯片安装区域43）、电容器连接端子42的形成区域之外的大致整个面的方式作为平坦状图案的导体层而形成。该虚拟镀层62形成为具有与图样74对应的网眼状的空缺图案即网眼63。而且，在虚拟镀层62中，在成为外缘部的位置形成与文字的识别标记71、数字的识别标记72相应的空缺图案64、65a，并且在成为芯片安装区域43的角部附近的位置形成与定位用的识别标记73相应的空缺图案66。 
在镀层形成工序之后，如图24所示，进行对最外层的树脂绝缘层27的树脂表面自其上方施加例如180℃的热风68的热处理（识别标记形成工序）。通过该热处理，使在虚拟镀层62中形成网眼63、空缺图案64～66而暴露出的、树脂绝缘层27的树脂表面变色。此外，这里的热处理兼具退火，使树脂绝缘层27固化，并且释放对产品镀层61施加的内部应力。 
通过进行上述积层工序，形成在基材52之上将层叠金属片体54、树脂绝缘层20～27、导体层28、产品镀层61以及虚拟镀层62层叠而成的布线层叠体60。 
然后，在布线层叠体60的上表面层压抗蚀涂层形成用的干膜，通过对该干膜进行曝光和显影，以覆盖产品镀层61的表面的方式形成抗蚀涂层69（参照图25）。 
在形成抗蚀涂层69之后，利用切割装置（省略图示）切割 布线层叠体60，去除成为布线层叠部30部分的周围区域。通过该切割，被树脂绝缘层20密封的、层叠金属片体54的外缘部成为暴露出的状态。即，通过去除周围区域，失去基底树脂绝缘层51和树脂绝缘层20之间的紧密接合部分。其结果，成为布线层叠部30和基材52之间仅借助层叠金属片体54连结的状态。 
这里，如图26所示，通过在层叠金属片体54中的一对铜箔55、56的交界面进行剥离，自布线层叠部30去除基材52，使布线层叠部30的下表面32之上的铜箔55暴露出（基材分离工序）。 
之后，通过对布线层叠部30进行蚀刻，去除在布线层叠部30的上表面31侧暴露出的虚拟镀层62（虚拟镀层去除工序）。此外，与此同时，整体上去除在布线层叠部30的下表面32侧暴露出的铜箔55，并且去除金属导体部58下侧的一部分。其结果，在树脂绝缘层24上形成开口部37，并且残留在开口部37内的金属导体部58成为母基板连接端子45（参照图27）。此外，通过在布线层叠部30（树脂绝缘层27）的上表面31上蚀刻去除虚拟镀层62，使未变色的树脂绝缘层27的表面暴露出。其结果，在树脂表面产生与虚拟镀层62的网眼63、空缺图案64～66的形状相应的颜色的浓淡差异，利用该浓淡差异形成识别标记71～73、网眼状的图样74。 
而且，去除形成在布线层叠部30的上表面31上的抗蚀涂层69。之后，对IC芯片连接端子41的表面、电容器连接端子42的表面、母基板连接端子45的表面依次实施无电解镀镍、无电解镀金。其结果，在各连接端子41、42、45的表面形成镀层46、48。通过进行以上的工序，制造图20的多层布线基板10。 
因而，根据本发明的第二技术方案的第三实施方式，能够获得以下的效果。 
（1）在第三实施方式的多层布线基板10中，在用于安装IC 芯片的上表面31之上，利用树脂表面颜色的浓淡差异形成识别标记71～73。在该情况下，由于即使不像以往技术那样形成导体层、开口部也能够识别识别标记71～73，因此能够抑制多层布线基板10的制造成本。 
（2）在第三实施方式的多层布线基板10中，还包括在上表面31侧的外缘部使导体部75暴露出而成、且利用最外层的树脂绝缘层27的树脂表面和导体部75表面之间的光反射率差异而识别的定位用标记76。如此，能够与用途相应地形成利用颜色的浓淡差异的识别标记71～73和利用光反射率差异的定位用标记76。此外，能够利用光反射率差异迅速且可靠地识别定位用标记76的形成位置。因此，能够更准确地进行多层布线基板10的定位。而且，识别标记73是用于定位IC芯片的标记，设在芯片安装区域43的附近。该识别标记73利用颜色的浓淡差异形成，未形成有导体部75。因此，能够避免IC芯片误与导体部75连接这样的问题。 
（3）在第三实施方式的多层布线基板10中，在最外层的树脂绝缘层27中，包括利用树脂表面颜色的浓淡差异而形成的网眼状的图样74。由于该图样74在树脂绝缘层27的整个上表面按规则形成，因此能够提高多层布线基板10的外观性。 
（4）在第三实施方式中，虽然为了形成识别标记71～73，进行用于使树脂绝缘层27的树脂表面变色的热处理，但是该热处理兼具树脂绝缘层27的退火。在该情况下，不需要以各自的热处理来进行一直以来进行的退火工序和识别标记形成工序，能够将多层布线基板10的制造成本抑制为较低。 
（5）在第三实施方式中，在基材分离工序之后进行虚拟镀层去除工序。在该情况下，能够在利用蚀刻去除多层布线基板10的上表面31侧的虚拟镀层62的同时，利用蚀刻去除下表面32 侧的铜箔55。如此，能够以与以往的制造方法相同的工时制造多层布线基板10，从而能够将制造成本抑制为较低。 
（6）在第三实施方式中，在多层布线基板10的上表面31之上，除了成为IC芯片连接端子41和电容器连接端子42的产品镀层61之外，还在该产品镀层61的周围形成虚拟镀层62。如此，能够增加多层布线基板10的上表面31中的镀层61、62的面积比例。因此，避免施镀时的电流集中，消除产品镀层61的厚度偏差。其结果，能够在多层布线基板10中以均匀的厚度形成多个IC芯片连接端子41和多个电容器连接端子42。因而，只要使用多层布线基板10，就能够提高IC芯片、芯片电容器的芯片零件与各连接端子41、42之间的连接可靠性。 
（第四实施方式） 
以下，根据附图对将本发明的第二技术方案具体化为多层布线基板的第四实施方式进行详细说明。图28是表示本实施方式的多层布线基板的简要结构的放大剖视图。在上述第三实施方式中，具体化为以不包含芯基板的方式形成的无芯布线基板，但是在本实施方式中，具体化为具有芯基板的多层布线基板。该多层布线基板的结构和其制造方法与第二实施方式基本相同。因而，以下仅对与第二实施方式不同的特征进行叙述。 
在第四实施方式的多层布线基板100中，在于第一积层层111的上表面侧暴露出的最外层的树脂绝缘层137上，与第三实施方式的多层布线基板10同样地也设有利用树脂表面颜色的浓淡差异而形成的识别标记71、72、73（参照图21）。此外，在最外层的树脂绝缘层137上，形成有利用树脂表面颜色的浓淡差异形成的网眼状的图样74。 
而且，在于第二积层层112的下表面侧暴露出的最外层的树脂绝缘层138上也设有利用树脂表面颜色的浓淡差异而形成的 网眼状的图样74。另外，在多层布线基板100中，识别标记71、72、73中表示公司名的文字的标记71、表示制造序号的数字的标记72并不形成在第一积层层111的上表面侧，而是形成在第二积层层112的下表面侧。 
接下来，对第四实施方式的多层布线基板100的制造方法进行叙述。如上所述，该多层布线基板100的制造与第二实施方式基本相同。因而，以下仅对与第二实施方式不同的工序进行叙述。 
直至形成虚拟镀层62的工序，进行与第二实施方式相同的步骤（参照图29）。此外，在成为第二积层层112的最外层的树脂绝缘层138的下表面142上形成成为母基板连接端子45的产品镀层61，并且在该产品镀层61的周围也形成虚拟镀层62（参照图29）。 
这里，在形成在树脂绝缘层137的上表面141上的虚拟镀层62上形成与图样74对应的网眼63，并且形成有与各识别标记71～73对应的空缺图案64～66（参照图23）。此外，在形成于树脂绝缘层138的下表面142上的虚拟镀层62上形成与图样74对应的网眼63。 
在形成各镀层61、62之后，对成为第一积层层111的最外层的树脂绝缘层137的树脂表面进行自其上方施加热风68的热处理（参照图30）。通过该热处理，使在虚拟镀层62中形成网眼63、空缺图案64～66而暴露出的、树脂绝缘层137的树脂表面变色。此外，与此同时，对成为第二积层层112的最外层的树脂绝缘层138的树脂表面进行自其下方施加热风68的热处理（参照图31）。通过该热处理，使在虚拟镀层62中形成网眼63而暴露出的树脂绝缘层138的树脂表面变色。 
之后，在第一积层层111中的树脂绝缘层137的上表面141 层压抗蚀涂层形成用的干膜，对该干膜进行曝光和显影，从而形成覆盖产品镀层61表面的抗蚀涂层69（参照图32）。而且，在第二积层层112中的树脂绝缘层138的下表面142层压抗蚀涂层形成用的干膜，对该干膜进行曝光和显影，从而形成覆盖产品镀层61表面的抗蚀涂层69（参照图32）。 
通过在形成抗蚀涂层69之后进行蚀刻，去除在各积层层111、112的表面暴露出的虚拟镀层62，之后，去除抗蚀涂层69。此时，通过去除虚拟镀层62，在第一积层层111的上表面141上，未变色的树脂绝缘层137的表面暴露出，并且在第二积层层112的下表面142，未变色的树脂绝缘层138的表面也暴露出。其结果，在树脂绝缘层137的树脂表面上，与虚拟镀层62的网眼63、空缺图案64～66的形状相应地产生颜色的浓淡差异，利用该浓淡差异形成识别标记71～73、网眼状的图样74。此外，在树脂绝缘层138的树脂表面上，与虚拟镀层62的网眼63的形状相应地产生颜色的浓淡差异，利用该浓淡差异形成网眼状的图样74。 
之后，对IC芯片连接端子41的表面、电容器连接端子42的表面、母基板连接端子45的表面依次实施无电解镀镍、无电解镀金。其结果，在各连接端子41、42、45的表面形成镀层46、48。通过进行以上的工序来制造图17的多层布线基板100。 
因而，根据本发明的第二方案的第四实施方式，能够获得以下的效果。 
（1）在第四实施方式的多层布线基板100中，在用于安装IC芯片的第一积层层111的上表面141之上利用树脂表面颜色的浓淡差异而形成识别标记71～73。在该情况下，由于即使不像以往技术那样形成导体层、开口部也能够识别出识别标记71～73，因此能够抑制多层布线基板100的制造成本。 
（2）在第四实施方式的多层布线基板100中，除了第一积 层层111的上表面141之外，在第二积层层112的下表面142也利用树脂表面颜色的浓淡差异而形成网眼状的图样74。这样，能够充分地提高多层布线基板100的外观性。 
另外，本发明的第三实施方式和第四实施方式也可以分别进行如下改变。 
在上述第三实施方式和第四实施方式中，在树脂绝缘层27、137、138的表面上以覆盖除了各连接端子41、42、45的形成区域之外的大致整个表面的方式形成有虚拟镀层62，但并不限于此。例如，也可以仅在识别标记71～73的形成区域形成虚拟镀层62。但是，如上述第三实施方式和第四实施方式那样，在形成面积较大的平坦状的虚拟镀层62的情况下，能够抑制成为各连接端子41、42、45的产品镀层61的厚度偏差。此外，在该情况下，通过在虚拟镀层62中形成网眼63，能够在基板的整个表面形成图样74。另外，作为图样74，也可以是网眼状以外的图样，例如，也可以是圆、多边形状的图案、花纹等按规则排列的图样。 
在上述第三实施方式和第四实施方式中，在多层布线基板10、100的上表面31、141的外缘部形成有用于表示公司名等的识别标记71、用于表示制造序号的识别标记72，但该识别标记71、72的形成位置能够适当改变。例如，也可以将表示制造序号的识别标记72形成在芯片安装区域43的附近。此外，在不形成图样74的情况下，也可以形成使用树脂绝缘层27、137的暴露出的整个表面来表示公司名等的识别标记71。这些识别标记71、72利用树脂表面颜色的浓淡差异形成。因此，即使当在各连接端子41、42、定位用标记76的附近设置各识别标记71、72的情况下，也不会对各连接端子41、42的连接、定位用标记76的检测等产生影响。 
在上述第三实施方式的多层布线基板10中，在成为最外层的树脂绝缘层27的表面形成有利用树脂表面和导体部75表面之间的光反射率差异而识别的定位用标记76，但不限定于此。例如，也可以在第二层的树脂绝缘层26表面设置导体部75，并且在最外层的树脂绝缘层27设置使导体部75的表面暴露出的开口部而形成定位用标记76。即使如此，也能够利用树脂表面和导体部75表面之间的光反射率差异来识别定位用标记76。 
在上述第一实施方式～第四实施方式的各自中，在多层布线基板10、100的上表面31、141上，作为芯片零件连接端子而设置有IC芯片连接端子41和电容器连接端子42，但也可以省略电容器连接端子42，仅形成IC芯片连接端子41。此外，在多层布线基板10、100的上表面31、141之上，除了IC芯片连接端子41、电容器连接端子42以外，也可以设置用于安装芯片电感器等芯片零件的其他芯片零件连接端子。 
上述第一实施方式～第四实施方式的各自中，利用铜镀形成产品镀层61和虚拟镀层62，但也可以利用锡镀、镍镀等其他的镀层来形成产品镀层61和虚拟镀层62。但是，在利用铜镀形成产品镀层61和虚拟镀层62的情况下，能够将IC芯片连接端子41、电容器连接端子42的电阻抑制为较低，在实用上优选。 
接下来，以下列举除了权利要求书中所述的技术构思之外、根据上述第三实施方式和第四实施方式的各自实施方式所掌握的技术构思。 
（1）在方案2中，提供一种多层布线基板，其特征在于，上述识别标记为定位用标记。 
（2）在方案3中，提供一种多层布线基板的制造方法，其特征在于，上述产品镀层和上述虚拟镀层由铜镀形成。 
（3）在方案3中，提供一种多层布线基板的制造方法，其 特征在于，上述识别标记形成工序兼具退火。 
（4）在方案3中，提供一种多层布线基板的制造方法，其特征在于，上述识别标记形成工序中的热处理是使热风吹到暴露出的树脂绝缘层表面的处理。 
（5）在方案3中，提供一种多层布线基板的制造方法，其特征在于，上述树脂绝缘层使用以热固化性树脂为主体的积层材料形成。 
（6）提供一种制造多层布线基板的方法，其特征在于，其用于制造方案2所述的多层布线基板，该制造多层布线基板的方法包括以下工序：层叠工序，在支承基材之上隔着金属箔层叠上述多个树脂绝缘层和上述多个导体层；镀层形成工序，在于上述基板主面侧暴露出的最外层的树脂绝缘层表面上形成构成上述多个芯片零件连接端子的产品镀层，并且形成具有与上述识别标记对应形状的虚拟镀层；识别标记形成工序，通过对上述最外层的树脂绝缘层进行热处理，使该最外层的树脂绝缘层的表面变色，并且进行退火；抗蚀剂形成工序，在上述基板主面侧，以覆盖上述产品镀层的方式形成抗蚀涂层；基材分离工序，在上述金属箔的交界面上分离上述支承基材，使上述金属箔在上述基板背面侧暴露出；去除工序，在利用蚀刻去除在上述基板主面侧暴露出的上述虚拟镀层的同时，利用蚀刻去除在上述基板背面侧暴露出的上述金属箔。 
附图标记说明
10、100多层布线基板 
20～27、133～138树脂绝缘层 
28、122导体层 
31、141作为基板主面的上表面 
32、142作为基板背面的下表面 
41作为芯片零件连接端子的IC芯片连接端子 
42作为芯片零件连接端子的电容器连接端子 
52支承基材 
55作为金属箔的铜箔 
61产品镀层 
62虚拟镀层 
65抗蚀涂层 
69抗蚀涂层 
71～73识别图案 
74图样 
75导体部 
76定位用标记。 

Claims (10)

1.一种多层布线基板的制造方法，其特征在于，该多层布线基板（10、100）具有基板主面（31、141）和基板背面（32，142），且具有层叠多个树脂绝缘层（20～27、133～138）和多个导体层（28、122）而成的构造，在上述基板主面（31、141）之上配设有能够连接芯片零件的多个芯片零件连接端子（41、42），
该多层布线基板的制造方法包括镀层形成工序，
在上述镀层形成工序中，在于上述基板主面（31、141）侧暴露出的、最外层的树脂绝缘层（27、137）的表面之上，形成成为上述多个芯片零件连接端子（41、42）的产品镀层（61），并且在上述产品镀层（61）的周围形成虚拟镀层（62）。
2.根据权利要求1所述的多层布线基板的制造方法，其特征在于，
上述多层布线基板的制造方法还包括：
抗蚀剂形成工序，在上述基板主面（31、141）侧，以覆盖上述产品镀层（61）的方式形成抗蚀涂层（65）；以及
镀层去除工序，利用蚀刻来去除在上述基板主面（31、141）侧暴露出的上述虚拟镀层（62）。
3.根据权利要求1或2所述的多层布线基板的制造方法，其特征在于，
在上述镀层形成工序中，以镀层（61、62）相对于上述基板主面（31、141）的表面面积的面积比例成为60％～95％的方式形成上述虚拟镀层（62）。
4.根据权利要求2所述的多层布线基板的制造方法，其特征在于，
上述多层布线基板的制造方法包括：
层叠工序，在支承基材（52）之上隔着金属箔（55）层叠上述多个树脂绝缘层（20～27）和上述多个导体层（28）；以及
基材分离工序，分离上述金属箔（55）和上述支承基材（52）而使上述金属箔（55）在上述基板背面（32）侧暴露出；
在上述基材分离工序之后进行上述镀层去除工序，利用蚀刻来去除上述基板主面（31）侧的虚拟镀层（62），同时利用蚀刻来去除上述基板背面（32）侧的上述金属箔（55）。
5.根据权利要求1或2所述的多层布线基板的制造方法，其特征在于，
在上述镀层形成工序中，在上述虚拟镀层（62）在由上述虚拟镀层（62）的外缘划定的虚拟镀层形成区域中所占据的面积比例设为30％～100％的情况下，以上述产品镀层（61）和上述虚拟镀层（62）之间的距离为0.1mm～10mm的方式形成上述虚拟镀层（62）。
6.根据权利要求5所述的多层布线基板的制造方法，其特征在于，
上述多个芯片零件连接端子（41）是能够与作为上述芯片零件的I C芯片相连接的多个IC芯片连接端子（41），将上述多个IC芯片连接端子（41）配置为阵列状而成的矩形状的芯片安装区域（43）的纵尺寸为X且横尺寸为Y，X和Y的单位为cm，上述多个IC芯片连接端子（41）中的上述产品镀层（61）的厚度的设计值为Z，Z的单位为μm，此时，该产品镀层（61）的厚度的实测值的标准偏差σ由下式表示：
σ ≤ 1.5 × ( Z / 15 ) × ( X 2 + Y 2 2 )
标准偏差σ的单位为μm。
7.一种多层布线基板，其特征在于，该多层布线基板具有基板主面（31、141）和基板背面（32、142），且具有层叠多个树脂绝缘层（20～27，133～138）和多个导体层（28、122）而成的构造，在上述基板主面（31、141）之上配设有能够连接芯片零件的多个芯片零件连接端子（41、42），
在上述基板主面（31，141）侧暴露出的最外层的树脂绝缘层（27、137）包括利用树脂表面颜色的浓淡差异形成的识别标记（71～73）。
8.根据权利要求7所述的多层布线基板，其特征在于，
上述多层布线基板还包括定位用标记（76），通过使导体部（75）在上述基板主面（31）侧的外缘部处暴露出而形成该定位用标记（76），利用上述最外层的树脂绝缘层（27）的树脂表面和上述导体部（75）表面之间的光反射率差异而识别该定位用标记（76）。
9.根据权利要求7或8所述的多层布线基板，其特征在于，
在于上述基板主面（31、141）侧暴露出的最外层的树脂绝缘层（27、137）中还包括图样（74），该图样（74）利用树脂表面颜色的浓淡差异形成，并按规则排列有预定模式的图案。
10.一种多层布线基板的制造方法，其特征在于，该多层布线基板的制造方法用于制造权利要求7所述的多层布线基板，并包括：
镀层形成工序，在于上述基板主面（31、141）侧暴露出的最外层的树脂绝缘层（27、137）的表面上，形成成为上述多个芯片零件连接端子的产品镀层（61），并且形成具有与上述识别标记（71～73）对应形状的虚拟镀层（62）；
识别标记形成工序，通过对上述最外层的树脂绝缘层（27、137）进行热处理，使该最外层的树脂绝缘层（27、137）的表面变色；以及
虚拟镀层去除工序，在上述基板主面（31、141）侧以覆盖上述产品镀层（61）的方式形成抗蚀涂层（69），之后利用蚀刻来去除上述虚拟镀层（62）。
CN2012101892261A 2011-06-09 2012-06-08 多层布线基板的制造方法及多层布线基板 Pending CN102821559A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2011129372 2011-06-09
JP2011129371A JP5679911B2 (ja) 2011-06-09 2011-06-09 多層配線基板及びその製造方法
JP2011-129371 2011-06-09
JP2011-129372 2011-06-09
JP2012-092657 2012-04-16
JP2012092657A JP5865769B2 (ja) 2011-06-09 2012-04-16 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN102821559A true CN102821559A (zh) 2012-12-12

Family

ID=47292182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101892261A Pending CN102821559A (zh) 2011-06-09 2012-06-08 多层布线基板的制造方法及多层布线基板

Country Status (2)

Country Link
US (1) US9006580B2 (zh)
CN (1) CN102821559A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104349581A (zh) * 2013-07-25 2015-02-11 日东电工株式会社 布线电路基板和其制造方法
CN108141967A (zh) * 2015-10-22 2018-06-08 旭硝子株式会社 配线基板的制造方法
CN108141968A (zh) * 2015-10-22 2018-06-08 旭硝子株式会社 配线基板的制造方法
CN109196776A (zh) * 2016-05-20 2019-01-11 高通股份有限公司 在多个堆叠绝缘体上实现的无源组件
CN111683471A (zh) * 2019-03-11 2020-09-18 株式会社村田制作所 多层布线基板
CN111954388A (zh) * 2019-05-17 2020-11-17 欣兴电子股份有限公司 线路板及其制作方法
US11219130B2 (en) 2019-05-17 2022-01-04 Unimicron Technology Corp. Circuit board and manufacturing method thereof
CN114173475A (zh) * 2020-09-11 2022-03-11 铠侠股份有限公司 印制布线基板以及存储系统

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11131431B2 (en) 2014-09-28 2021-09-28 Jiaxing Super Lighting Electric Appliance Co., Ltd LED tube lamp
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
US11480305B2 (en) 2014-09-25 2022-10-25 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED tube lamp
CN115095808A (zh) 2014-09-28 2022-09-23 嘉兴山蒲照明电器有限公司 一种led直管灯
US10560989B2 (en) 2014-09-28 2020-02-11 Jiaxing Super Lighting Electric Appliance Co., Ltd LED tube lamp
KR101654433B1 (ko) * 2014-12-03 2016-09-05 앰코 테크놀로지 코리아 주식회사 센서 패키지 및 그 제조 방법
US10514134B2 (en) 2014-12-05 2019-12-24 Jiaxing Super Lighting Electric Appliance Co., Ltd LED tube lamp
US11028973B2 (en) 2015-03-10 2021-06-08 Jiaxing Super Lighting Electric Appliance Co., Ltd. Led tube lamp
US9897265B2 (en) 2015-03-10 2018-02-20 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED tube lamp having LED light strip
US11519565B2 (en) 2015-03-10 2022-12-06 Jiaxing Super Lighting Electric Appliance Co., Ltd LED lamp and its power source module
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR101706470B1 (ko) 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
US11035526B2 (en) 2015-12-09 2021-06-15 Jiaxing Super Lighting Electric Appliance Co., Ltd. LED tube lamp
JP6935268B2 (ja) * 2017-08-09 2021-09-15 日本メクトロン株式会社 多層プリント配線板の製造方法、および多層プリント配線板
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
US11088037B2 (en) * 2018-08-29 2021-08-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having probe pads and seal ring
DE102019108870A1 (de) * 2019-04-04 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger mit verkleinerter Durchkontaktierung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01144695A (ja) * 1987-11-30 1989-06-06 Toshiba Corp 印刷基板の識別方法
JP2003051650A (ja) * 2001-08-06 2003-02-21 Ibiden Co Ltd プリント配線板、多層プリント配線板およびその製造方法
CN1535102A (zh) * 2002-12-27 2004-10-06 株式会社东芝 印刷电路板、印刷电路板的检查装置和检查方法
TW200726353A (en) * 2005-12-20 2007-07-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04112595A (ja) 1990-08-31 1992-04-14 Matsushita Electric Ind Co Ltd プリント配線板の識別方法
JP3279789B2 (ja) 1993-12-10 2002-04-30 株式会社小松製作所 着色レーザマーキング装置
JPH08288626A (ja) 1995-04-19 1996-11-01 Canon Inc Ｉｃ及びプリント配線基板
JPH0918148A (ja) 1995-06-30 1997-01-17 Kyocera Corp 低温焼成セラミック多層回路基板の製造方法
JP3070908B2 (ja) 1995-07-14 2000-07-31 日立電子株式会社 位置合わせマークを有するフィルム原版及び基板
JPH0947889A (ja) 1995-08-02 1997-02-18 Komatsu Ltd レーザマーカ
JPH09116243A (ja) 1995-10-19 1997-05-02 Alps Electric Co Ltd 回路基板
JP3123538B2 (ja) 1999-03-09 2001-01-15 豊丸産業株式会社 パチンコ機
JP3745176B2 (ja) 1999-11-10 2006-02-15 キヤノン株式会社 プリント配線板
US6616041B1 (en) 2000-02-28 2003-09-09 General Electric Company Part marking method applicable to industrial parts
JP2002204057A (ja) 2001-01-05 2002-07-19 Ibiden Co Ltd 多層プリント配線板の製造方法および多層プリント配線板
JP2005272874A (ja) 2004-03-23 2005-10-06 Sumitomo Bakelite Co Ltd 回路基板の製造方法
JP2005277115A (ja) 2004-03-25 2005-10-06 Hitachi Ltd チップコンデンサ実装構造及びプリント配線板
JP2009283541A (ja) 2008-05-20 2009-12-03 Shinko Electric Ind Co Ltd 多数個取り配線基板及び多数個取り配線基板へのマーキング方法
KR101059630B1 (ko) 2009-08-26 2011-08-25 삼성전기주식회사 더미패턴을 구비하는 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01144695A (ja) * 1987-11-30 1989-06-06 Toshiba Corp 印刷基板の識別方法
JP2003051650A (ja) * 2001-08-06 2003-02-21 Ibiden Co Ltd プリント配線板、多層プリント配線板およびその製造方法
CN1535102A (zh) * 2002-12-27 2004-10-06 株式会社东芝 印刷电路板、印刷电路板的检查装置和检查方法
TW200726353A (en) * 2005-12-20 2007-07-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104349581B (zh) * 2013-07-25 2018-05-01 日东电工株式会社 布线电路基板和其制造方法
CN104349581A (zh) * 2013-07-25 2015-02-11 日东电工株式会社 布线电路基板和其制造方法
TWI713610B (zh) * 2015-10-22 2020-12-21 日商Ａｇｃ股份有限公司 配線基板之製造方法、配線基板及天線
CN108141967A (zh) * 2015-10-22 2018-06-08 旭硝子株式会社 配线基板的制造方法
CN108141968A (zh) * 2015-10-22 2018-06-08 旭硝子株式会社 配线基板的制造方法
CN108141968B (zh) * 2015-10-22 2020-07-07 Ａｇｃ株式会社 配线基板的制造方法
CN109196776A (zh) * 2016-05-20 2019-01-11 高通股份有限公司 在多个堆叠绝缘体上实现的无源组件
CN111683471A (zh) * 2019-03-11 2020-09-18 株式会社村田制作所 多层布线基板
CN111683471B (zh) * 2019-03-11 2023-11-21 株式会社村田制作所 多层布线基板
CN111954388A (zh) * 2019-05-17 2020-11-17 欣兴电子股份有限公司 线路板及其制作方法
US11219130B2 (en) 2019-05-17 2022-01-04 Unimicron Technology Corp. Circuit board and manufacturing method thereof
CN111954388B (zh) * 2019-05-17 2022-03-15 欣兴电子股份有限公司 线路板及其制作方法
CN114173475A (zh) * 2020-09-11 2022-03-11 铠侠股份有限公司 印制布线基板以及存储系统
CN114173475B (zh) * 2020-09-11 2023-11-14 铠侠股份有限公司 印制布线基板以及存储系统

Also Published As

Publication number Publication date
US20120312590A1 (en) 2012-12-13
US9006580B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
CN102821559A (zh) 多层布线基板的制造方法及多层布线基板
US9277640B2 (en) Flexible printed circuit board and method for manufacturing same
CN103458628B (zh) 多层电路板及其制作方法
CN102111952B (zh) 多层布线基板
CN101662895A (zh) 多层电路板、该电路板的制作方法及其对准度的检测方法
CN102111968A (zh) 多层布线基板的制造方法及多层布线基板
TW201427510A (zh) 具有內埋元件的電路板及其製作方法
CN101351088B (zh) 内埋式线路结构及其工艺
CN105472864B (zh) 带有劣化检测用布线图案的印制电路板以及其制造方法
CN103763854A (zh) 印刷线路板及其制造方法
US9786589B2 (en) Method for manufacturing package structure
TW201427509A (zh) 具有內埋元件的電路板及其製作方法
JP2015213169A (ja) リジッドフレキシブルプリント回路基板およびリジッドフレキシブルプリント回路基板の製造方法
US9198296B1 (en) Double sided board with buried element and method for manufacturing the same
CN105530768B (zh) 一种电路板的制作方法及电路板
CN103052267B (zh) 盲埋孔线路板的加工方法
JP5865769B2 (ja) 多層配線基板の製造方法
CN101351092B (zh) 具有导电孔的内埋式线路板工艺
TW200536455A (en) Structure for connecting circuits and manufacturing process thereof
CN104703399A (zh) 电路板及其制作方法
CN102149255B (zh) 多引线通孔的形成方法
CN201717256U (zh) 无源器件、无源器件埋入式电路板
TW200623997A (en) Method for fabricating a multi-layer packaging substrate
CN106211632B (zh) 电路板的填孔方法及其所制成的电路板
KR20120137300A (ko) 다층 배선기판의 제조방법과 다층 배선기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20170301