CN102149255B - 多引线通孔的形成方法 - Google Patents
多引线通孔的形成方法 Download PDFInfo
- Publication number
- CN102149255B CN102149255B CN 201010119994 CN201010119994A CN102149255B CN 102149255 B CN102149255 B CN 102149255B CN 201010119994 CN201010119994 CN 201010119994 CN 201010119994 A CN201010119994 A CN 201010119994A CN 102149255 B CN102149255 B CN 102149255B
- Authority
- CN
- China
- Prior art keywords
- hole
- conductive layer
- patterning
- layer
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
一种多引线通孔的形成方法,包括提供一基材,至少具有一第一表面和一孔洞,孔洞具有孔壁;形成一第一导电层于基材的整个表面和孔壁上;形成一光阻层于第一导电层的整个表面上,且选择性地图案化光阻层,以在第一导电层上定义出多个侧向分离区域;以图案化光阻层为一屏蔽,在该些侧向分离区域上电镀一第二导电层,且第二导电层的厚度实质上大于第一导电层的厚度;移除图案化光阻层;以及实质上地移除未被第二导电层覆盖的部分第一导电层因而形成多条在第一表面上延伸并通过孔洞的侧向分离的引线。
Description
技术领域
本发明是有关于一种通孔的形成方法及其结构,且特别是有关于一种多引线通孔(multi-trace via)的形成方法及其结构。
背景技术
印刷电路板(Printed Circuit Board,PCB;简称电路板)是消费性电子产品的一个不可或缺的重要机构组件,其依照电路设计,将连接电路零组件的电气布线绘成图形,结合原材料及铜箔基板(Copper-clad Laminate简称CCL)再经由机械加工、表面处理等过程,使电气导体在绝缘体上重现,利用电路板所具有的电子线路将各项零组件连接以发挥其功能。
电路板可略分三大类:单面板、双面板及多层板。早期单面板的制作方式是以铜箔直接蚀刻为主,但由于电子产品走向多功能、小型化,过去的单面板已无法承担日益复杂的线路,因此开发出双面板以承载双面线路。在集成电路世代来临后,计算机应用日益普及,电子零组件朝小型化发展下,多层板的使用需求日渐升高。在多层板中,介电层(Dielectric)用来保持线路及各层之间的绝缘性,俗称为基材。而导通孔(Plated Through Hole,PTH)则是让两层以上的线路可以彼此导通。
随着电子设备越来越复杂,产品尺寸也越来越小,除了需要的零件数变多,PCB上头的线路与零件的密集度也越来越高。若导通孔的尺寸变小就可以在一定面积中增加导通孔的数目,但碍于工艺上的限制,过小的导通孔较难制作,可能会影响到制成导通孔的稳定度。目前在半导体工艺中已有单一个导通孔可供多条引线使用的相关技术提出,以符合市场上对于小尺寸和多功能电子产品的需求。如美国专利案,案号US 6,073,344提出以激光方式对基材上位于通孔旁的导电层进行激光切割,以形成多条独立引线,该些引线可经由同一通孔进行不同层线路的导通。然而,此种直接在导电材料上使用激光而形成线路图案的方式,十分耗费时间,而且很容易造成导电材料下方的介电层/绝缘基材的表面有所损伤,进而影响产品良率。
发明内容
本发明有关于一种多引线通孔(multi-trace via)的形成方法及其结构,以快速形成多引线通孔,且形成的各层结构也十分完整没有损伤,进而提高产品良率。
根据本发明第一方面,提出一种形成至少一多引线通孔(multi-trace via)的方法,包括:
提供一基材,至少具有一第一表面和一孔洞,孔洞具有一孔壁,且该孔壁包括一电性绝缘材料;
形成一第一导电层于基材的整个表面和孔壁上;
形成一光阻层于第一导电层的整个表面上,且选择性地图案化光阻层,以在第一导电层上定义出数个由该第一表面延伸至孔壁上的侧向分离区域(laterallyseparated regions);
以图案化光阻层为一屏蔽,在该些侧向分离区域上电镀一第二导电层,且第二导电层的厚度实质上大于第一导电层的厚度;
移除图案化光阻层;以及
实质上地移除未被第二导电层覆盖的部分第一导电层因而形成数个侧向分离的引线,而该些侧向分离的引线延伸在第一表面上且通过孔洞。
根据本发明第二方面,提出另一种形成至少一多引线通孔(multi-trace via)的方法,包括:
提供一基材,具有一第一表面和一孔洞,孔洞具有一孔壁;
形成一第一导电层于基材的第一表面和孔壁上;
对于孔洞内和孔洞周围的第一导电层选择性地进行图案化,以定义出数个绝缘区(insulating regions),其中该些绝缘区由移除第一导电层所形成,并且每一该些绝缘区由基材的第一表面延伸至孔壁上;
覆盖一光阻层于第一导电层的整个表面和该些绝缘区,且选择性地图案化光阻层,以在第一导电层上定义出数个第一区域(laterally separated regions)和暴露出该些绝缘区的一第二区域,其中至少两个第一区域与第二区域连接;
以图案化光阻层为一屏蔽,在该些第一区域上和第二区域上该些绝缘区的外的区域电镀一第二导电层,而对应第二区域的该些绝缘区以图案化光阻层为一屏蔽进行电镀,且所形成的第二导电层的厚度实质上大于第一导电层的厚度;
移除图案化光阻层;以及
实质上地移除未被第二导电层覆盖的第一导电层的部分,因而形成数个侧向分离的引线,而该些侧向分离的引线在第一表面上延伸且通过孔洞。
为让本发明的上述内容能更明显易懂,下文特举实施例,并配合所附图式,作详细说明如下:
附图说明
图1~7C绘示依照本发明第一实施例的形成多引线通孔(multi-trace via)的过程示意图。
图8~15B绘示依照本发明第二实施例的形成多引线通孔(multi-trace via)的过程示意图。
图16绘示依照本发明实施例于基材上形成多条无连接盘的引线(landless trace)的示意图。
图17~18为在电子显微镜下所拍摄的照片。
主要组件符号说明:
10、50:基材
101:第一表面
102:第二表面
104a~104d:绝缘区
11:孔洞
112:孔壁
116a、116b、116c、116d:独立空间
12:第一导电层
121、122、123、124:侧向分离区域
125a~125d:区域
第一区域:126~129
第二区域:130
14、34、54:光阻层
14’、34’、54’:图案化光阻层
16、56:第二导电层
16’:图案化的第二导电层
161~164、561~564、661~664:引线
20、40、60:屏蔽
211~214、410、610:不透光区
220、420、620:透光区
具体实施方式
实施例所提出的多引线通孔(multi-trace via)的形成方法,除了可形成完整的引线和通孔结构,引线以外所裸露出的电性绝缘材料亦无损坏,因此可提高产品良率。以下提出本发明的相关实施例。然而,实施例中所提出的形成方法及结构的程序步骤与细部内容仅为举例说明之用,并非对本发明欲保护的范围做限缩。再者,实施例中的图标亦省略不必要的组件,以利清楚显示本发明的技术特点。
第一实施例
请参照图1~7C,其绘示依照本发明第一实施例的形成多引线通孔(multi-tracevia)的过程示意图。首先,如图1所示,提供一基材10,其具有一第一表面101、第二表面102和一孔洞11,孔洞11具有一孔壁112,且第一表面101和孔壁112处均包括电性绝缘材料(electrically insulating material,未显示)。基材10可以是一有机基材(organic substrate),例如一铜箔基板(copper clad laminate,CCL),其在一介电层的上下表面各形成一金属层(例如压合一铜箔),或在一介电层的上下表面的一形成一金属层(例如压合一铜箔)。介电层可以是树脂材料,例如二氟化铵树脂(Ammonium BifluorideAjinomoto build-up film,ABF)、双马来酰亚胺树脂(Bismaleimide Triazine,BT)、聚亚醯胺树脂(Polyimide,PI)、液晶聚合树脂物(LCP)、环氧树脂(Epoxy)。这些树脂材料可混以玻璃纤维例如纤维棉垫或填充特殊纤维,以加强介电层的结构强度。此外,基材10可以是一陶瓷基板(ceramic substrate)或半导体基材(例如硅基材)。孔洞11可以选择性蚀刻,机械钻孔或激光钻孔形成。如果选用半导体基材则表面(包含孔壁表面)需覆盖一层绝缘材料。接着,如图2所示,形成一第一导电层12于基材10的第一表面101和孔壁112上,并沿着孔壁112延伸地形成于第二表面102上。其中,该第一导电层12可以是一无电电镀(electrolessly plating)铜层或溅镀形成的铜层。
之后,如图3所示,形成一光阻层(photoresist layer)14于第一导电层12的整个表面上,包括第一表面101和第二表面102至少其中之一,且光阻层14填满孔洞11。此时孔洞11内的光阻以第一导电层12与孔壁112隔开。在一应用例中,例如是利用压合一干膜光阻(dry film photoresist)于基材10上,使得光阻填满孔洞11而形成光阻层14。在另一应用例中,也可利用涂布一光阻液(photoresist solution)于基材10上的方式使得光阻填满孔洞11,之后干燥光阻液以形成光阻层14。
值得注意的是,实际应用时可同时或相继对基材10上下的第一表面101和第二表面102进行相关工艺,但为清楚说明实施例,以下部分图式以第一表面101的上视角度作绘示。
接着,选择性地图案化光阻层14,以在第一导电层12上定义出数个侧向分离区域(laterally separated regions)121、122、123、124,如图4A所示。
在第一实施例中,以一干膜光阻做为光阻层14的材料,并提供如图4B所示的屏蔽(mask)20对干膜光阻进行选择性图案化,其中屏蔽20具有数个不透光区211~214和至少一透光区220,且该些不透光区211~214的位置和形状与图4A的侧向分离区域121~124的位置和形状相对应。曝光后,干膜光阻上与屏蔽20的透光区220对应的照光部分产生聚合反应而留下,形成图案化光阻层14’;而干膜光阻上与屏蔽20的不透光区211~214对应的未照光部分则被移除,以露出侧向分离区域121~124处的第一导电层12。其中侧向分离区域121~124在孔洞11内延伸的部分实质上相互平行,且垂直于基材10的第一表面101。再者,由于孔洞11的存在且孔洞11内填满了干膜光阻(光阻层14),使用图4B的屏蔽20,其图案设计使干膜光阻曝光后在孔洞11内形成如图4A所示的光阻阻挡部(PR barrier portion),其实质上具有一十字形截面。光阻阻挡部可将孔洞11内区隔出数个独立空间116a、116b、116c、116d,而该些侧向分离区域121~124自第一表面101分别经由孔洞11内的独立空间116a~116d延伸至第二表面102。
之后,如图5所示,以图案化光阻层14’为一屏蔽,在该些侧向分离区域121~124上电镀一第二导电层16,且第二导电层16的厚度实质上大于第一导电层12的厚度。所形成的第二导电层16自第一表面101分别经由孔洞11内光阻阻挡部所隔出的独立空间116a~116d而延伸至第二表面102。其中,第二导电层16的材料例如是一铜层、或是其它导电材料。
接着,移除图案化光阻层14’,此时在侧向分离区域121~124包括第一导电层12、和第二导电层16覆盖于第一导电层12上,而侧向分离区域121~124以外的区域则覆盖有第一导电层12,如图6A所示。图6B为图6A中沿着剖面线6B-6B所绘制的剖面图。
然后,例如经由蚀刻第一导电层12和第二导电层16的方式,实质上地移除未被第二导电层16覆盖的第一导电层12的部分,因而形成数个侧向分离的引线(laterally separated conductive traces)161、162、163、164,如图7A所示,而这些侧向分离的引线161~164在第一表面101上延伸并通过孔洞11。其中,孔洞11内壁上未被第二导电层16覆盖的第一导电层12也会被一并移除。图7B为图7A中沿着剖面线7B-7B所绘制的剖面图。从图7B可看出这些侧向分离的引线161~164包括图案化的第一导电层12和图案化的第二导电层16’。图7C为依照本发明第一实施例的方法所形成的多引线通孔的示意图。从图7C可看出在第一表面101上延伸的侧向分离的引线161~164通过孔洞11延伸至第二表面102,且在孔洞内的引线161~164相互隔开一距离,而不会有短路问题。
第二实施例
请参照图8~15B,其绘示依照本发明第二实施例的形成多引线通孔(multi-tracevia)的过程示意图。
首先,和第一实施例相同的是,先提供一基材10,同样具有一第一表面101、第二表面102和一孔洞11,孔洞11具有一孔壁112,且第一表面101和孔壁112处均包括电性绝缘材料。接着,形成一第一导电层12于基材10的第一表面101和孔壁112上,并沿着孔壁112延伸地形成于第二表面102上。可参考第1、2图的各组件,在此不再另外绘制图标。
之后,对于孔洞11内和孔洞11周围的第一导电层12选择性地进行图案化,以定义出数个绝缘区104a~104d(如图10所示),其中绝缘区104a~104d由移除第一导电层12所形成,且每一绝缘区104a~104d由基材10的第一表面101延伸至孔壁112上。而定义出绝缘区104a~104d的一实施方式如下,请同时参照第8、9A、9B图。
如图8所示,形成一光阻层(photoresist layer)34于第一导电层12的整个表面上,包括第一表面101和第二表面102至少其中之一,且光阻层34同样填满孔洞11。接着提供如图9B所示的屏蔽40并对图8所示的光阻层34进行选择性地图案化。其中屏蔽40具有不透光区410和一透光区420,且不透光区410的形状例如是一十字形。在第二实施例中,同样以一干膜光阻做为光阻层34材料作说明。当然也可使用光阻液、或是其它光敏性材料做为光阻层34的材料。曝光后,如图9A所示,干膜光阻上与屏蔽40的透光区420对应的照光部分产生聚合反应而留下,形成图案化光阻层34’;而干膜光阻上与屏蔽40的不透光区410对应的未照光部分则被移除,因而在第一导电层12上形成区域125a~125d。至于孔洞11内也暂时留下与部分透光区420对应的聚合干膜(照光后形成)。因此,选择性地图案化光阻层34’后可使得在区域125a~125d处(即位于图10的该些绝缘区104a~104d上)的第一导电层12裸露于图案化光阻层34’外,如图9A所示。
之后,以图案化光阻层34’为一屏蔽,蚀刻移除裸露于图9A的区域125a~125d上的第一导电层12,而形成如图10所示的数个绝缘区104a~104d。其中该些绝缘区104a~104d裸露出基材10的表面(如第一表面101)。
接着,移除图10所示的图案化光阻层34’,以形成一具有绝缘区104a~104d的基材10,如图11所示。与第一实施例的制法相较,第二实施例主要是在基材10表面上以微影工艺将未来欲形成的引线先以绝缘区104a~104d隔绝开来,且每一绝缘区104a~104d由基材10的第一表面101延伸至孔壁112上。
在提供如图11所示的具有绝缘区104a~104d的基材10之后,如图12所示,覆盖一光阻层54于第一导电层12的整个表面(如第一表面)和绝缘区104a~104d上,且光阻层54填满孔洞11。光阻层54的材料例如是干膜光阻、光阻液或是其它光敏性材料。在此步骤中,同样以干膜光阻为光阻层54的材料做实施例说明,但本发明并不以此为限。
接着,利用如图13B所示的屏蔽60对图12所示的光阻层54进行图案化,依据屏蔽60上的透光区620和不透光区610的位置和形状,进行曝光后,有照光的干膜光阻(光阻层54)部分产生聚合反应而留下,未照光的部分则被移除,所形成的图案如图13A所示。请同时参照图13A、13C,在选择性地图案化光阻层54后,参照图13C,图13A所形成的图案可视为:在第一导电层12上定义出数个第一区域(first regions)126~129,和一第二区域(second region)130(即图13C中虚线大圆所指的区域),其中第二区域130暴露出绝缘区104a~104d,且至少两个第一区域(126~129)与一个第二区域130连接。在此实施例中,第二区域130中暴露出该些绝缘区104a~104d的部份,而图案化光阻层54’覆盖于第一区域126~129和第二区域130以外的区域,如图13A所示。
之后,以图案化光阻层54’为一屏蔽,在第一区域126~129上以及第二区域130上该些绝缘区104a~104d之外的区域电镀一第二导电层56,其中第二导电层56的厚度实质上大于第一导电层12的厚度。进行电镀时,第二导电层56形成于未被图案化光阻层54’覆盖的第一导电层12上(参见图13A)。所形成的第二导电层56除了在第一表面101上延伸,亦分别经由孔洞11而延伸至第二表面102。
接着,移除图案化光阻层54’,此时在第一区域126~129以及第二区域130上该些绝缘区104a~104d之外的区域均包括第一导电层12、和覆盖于第一导电层12上的第二导电层56;绝缘区104a~104d裸露出基板10,而孔洞11、第一区域126~129和第二区域130以外的区域则覆盖第一导电层12,如图14所示。
然后,例如以蚀刻第一导电层12和第二导电层56的方式,实质上地移除未被第二导电层56覆盖的第一导电层12的部分,因而形成数个侧向分离的引线(laterally separated conductive traces)561、562、563、564,如图15A所示,而这些侧向分离的引线561~564延伸在第一表面101上并通过孔洞11。图15B为图15A中沿着剖面线15B-15B所绘制的剖面图。从图15B可看出第二实施例的这些侧向分离的引线561~564亦包括第一导电层12和蚀刻后的第二导电层56’,与第一实施例相同。而在第一表面101上延伸的侧向分离的引线561~564亦经由孔洞11延伸至第二表面102,且该些引线561~564相互隔开一距离而不会接触造成短路。
虽然上述实施例中以具连接盘的引线(trace with land)为图式作说明,但也可如图16所示在基材50上形成多条无连接盘的引线(landless trace)661~664。应用时,引线的实际图形,包括形状、位置和数目等详细参数均可依据实际应用所需而对实施例相关步骤进行修饰,因此实施例中所提出的屏蔽图形仅为众多实施方式之一,并非用以限制本发明。
根据上述实施例的方法所形成的多引线通孔,以电子显微镜观察,可发现:这些侧向分离的引线(如第一实施例的引线161~164和第二实施例的引线561~564),其边缘相当平整,且引线以外裸露出的基材表面的电性绝缘材料也很完整没有损伤(请参考图17,其为以实施例的方法所形成的通孔在电子显微镜下所拍摄的照片)。因此,和传统使用激光切割的工艺相比,实施例所提出的方法不但可快速和准确地依实际应用所需形成多引线通孔,十分有效率,所形成的各层结构也很完整,进而提高产品良率。
综上所述,虽然本发明已以实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。
Claims (11)
1.一种多引线通孔的形成方法,包括:
提供一基材,至少具有一第一表面和一孔洞,该孔洞具有一孔壁;
形成一第一导电层于该基材的整个该第一表面和该孔壁上;
形成一光阻层于该第一导电层的整个一表面上,且选择性地图案化该光阻层而形成一图案化光阻层,以在该第一导电层上定义出数个由该第一表面延伸至该孔壁上的侧向分离区域;
以该图案化光阻层为一屏蔽,在该些侧向分离区域上电镀一第二导电层,且该第二导电层的厚度大于该第一导电层的厚度;
移除该图案化光阻层;以及
移除未被该第二导电层覆盖的部分该第一导电层因而形成数个侧向分离的引线,而该些侧向分离的引线延伸在该第一表面上且通过该孔洞。
2.如权利要求1所述的多引线通孔形成方法,其中该基材具有一第二表面相对于该第一表面,该孔洞在该第一表面和该第二表面之间延伸,该第一导电层更覆盖该基材的该第二表面,且该些侧向分离区域自该第一表面经由该孔洞延伸至该第二表面。
3.如权利要求1所述的多引线通孔形成方法,其中该光阻层形成步骤包含压合一干膜光阻于该基材上使得该光阻层填满该孔洞。
4.如权利要求1所述的多引线通孔形成方法,其中该光阻层形成步骤包含涂布一光阻液于该基材上使得该光阻液填满该孔洞,以及干燥该光阻液以形成该光阻层。
5.如权利要求2所述的多引线通孔形成方法,其中选择性地图案化该光阻层的步骤中,更包括形成一光阻阻挡部于该孔洞内,以将该孔洞内区隔出数个独立空间,该些侧向分离区域自该第一表面分别经由该孔洞内的该些独立空间延伸至该第二表面。
6.如权利要求5所述的多引线通孔形成方法,其中在该些侧向分离区域上电镀该第二导电层后,该第二导电层自该第一表面分别经由该孔洞内的该些独立空间延伸至该第二表面。
7.如权利要求5所述的多引线通孔形成方法,其中该孔洞内的该光阻阻挡部具有一十字形截面。
8.一种多引线通孔的形成方法,包括:
提供一基材,具有一第一表面和一孔洞,该孔洞具有一孔壁;
形成一第一导电层于该基材的该第一表面和该孔壁上;
对于该孔洞内和该孔洞周围的该第一导电层选择性地进行图案化,以定义出数个绝缘区,其中该些绝缘区由移除该第一导电层所形成,并且每一该些绝缘区由该基材的该第一表面延伸至该孔壁上;
覆盖一光阻层于该第一导电层的整个一表面和该些绝缘区上,且选择性地图案化该光阻层而形成一图案化光阻层,以在该第一导电层上定义出数个第一区域和暴露出该些绝缘区的一第二区域,其中至少两个该第一区域与该第二区域连接;
以该图案化光阻层为一屏蔽,在该些第一区域上和该第二区域上该些绝缘区的外的区域电镀一第二导电层,且所形成的该第二导电层的厚度大于该第一导电层的厚度;
移除该图案化光阻层;以及
移除未被该第二导电层覆盖的该第一导电层的部分,因而形成数个侧向分离的引线,而该些侧向分离的引线延伸在该第一表面上且通过该孔洞。
9.如权利要求8所述的多引线通孔形成方法,其中在图案化该第一导电层后,所定义出的该些绝缘区暴露出该基材的该第一表面。
10.如权利要求9所述的多引线通孔形成方法,其中该基材具有一第二表面相对于该第一表面,该孔洞在该第一表面和该第二表面之间延伸,该第一导电层更覆盖该基材的该第二表面,且该些绝缘区自该第一表面经由该孔洞延伸至该第二表面。
11.如权利要求8所述的多引线通孔形成方法,其中该第一导电层选择性图案化步骤包括:
形成一光阻于该第一导电层的整个该表面上,且选择性地图案化该光阻形成一图案化光阻,使得在该些绝缘区上的该第一导电层裸露于该图案化光阻上;
以该图案化光阻蚀刻移除裸露的该第一导电层而形成该些绝缘区;以及
移除该图案化光阻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010119994 CN102149255B (zh) | 2010-02-04 | 2010-02-04 | 多引线通孔的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010119994 CN102149255B (zh) | 2010-02-04 | 2010-02-04 | 多引线通孔的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102149255A CN102149255A (zh) | 2011-08-10 |
CN102149255B true CN102149255B (zh) | 2013-07-24 |
Family
ID=44423160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010119994 Active CN102149255B (zh) | 2010-02-04 | 2010-02-04 | 多引线通孔的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102149255B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104219880A (zh) * | 2014-09-26 | 2014-12-17 | 杭州华三通信技术有限公司 | Pcb板及其加工方法 |
CN107986229B (zh) * | 2017-12-04 | 2020-09-29 | 成都振芯科技股份有限公司 | 一种微机电器件的开孔装置及其制备的复用方法 |
TWI706705B (zh) * | 2019-06-21 | 2020-10-01 | 唐虞企業股份有限公司 | 電路板及其製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1162867A1 (en) * | 1999-10-26 | 2001-12-12 | Ibiden Co., Ltd. | Multilayer printed wiring board and method of producing multilayer printed wiring board |
CN1596064A (zh) * | 2003-09-08 | 2005-03-16 | Fcm株式会社 | 提高了导电层密合性的导电性薄板以及包含它的产品 |
CN101466207A (zh) * | 2007-12-19 | 2009-06-24 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
-
2010
- 2010-02-04 CN CN 201010119994 patent/CN102149255B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1162867A1 (en) * | 1999-10-26 | 2001-12-12 | Ibiden Co., Ltd. | Multilayer printed wiring board and method of producing multilayer printed wiring board |
CN1596064A (zh) * | 2003-09-08 | 2005-03-16 | Fcm株式会社 | 提高了导电层密合性的导电性薄板以及包含它的产品 |
CN101466207A (zh) * | 2007-12-19 | 2009-06-24 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102149255A (zh) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101286454B (zh) | 印制电路板的制作方法 | |
US20050196898A1 (en) | Process of plating through hole | |
TW561803B (en) | Circuit substrate and manufacturing method thereof | |
US9301405B1 (en) | Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole | |
CN107801310A (zh) | 电路板制作方法及电路板 | |
TW201414379A (zh) | 電路板及其製作方法 | |
CN107920415A (zh) | 具厚铜线路的电路板及其制作方法 | |
CN100534271C (zh) | 用于印刷电路板的导孔的制作方法 | |
US6350365B1 (en) | Method of producing multilayer circuit board | |
CN105530768B (zh) | 一种电路板的制作方法及电路板 | |
CN102149255B (zh) | 多引线通孔的形成方法 | |
KR101089986B1 (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
CN109661125B (zh) | 电路板及其制作方法 | |
TWI414223B (zh) | 多引線通孔之形成方法 | |
CN104302099A (zh) | 电路板及其制造方法 | |
JP4203425B2 (ja) | 両面型回路配線基板の製造方法 | |
CN210694480U (zh) | 具有层间导孔的线路结构 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
CN109757037A (zh) | 高密度电路板及其制作方法 | |
CN211457534U (zh) | 微细层间线路结构 | |
CN103906354A (zh) | 电路板及其制造方法 | |
CN202396084U (zh) | 可挠性电路板 | |
CN102686052A (zh) | 软性印刷电路板及其制造方法 | |
CN110650587A (zh) | 柔性线路板及所述柔性线路板的制作方法 | |
JP2009088337A (ja) | プリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |