TWI414223B - 多引線通孔之形成方法 - Google Patents

多引線通孔之形成方法 Download PDF

Info

Publication number
TWI414223B
TWI414223B TW099101677A TW99101677A TWI414223B TW I414223 B TWI414223 B TW I414223B TW 099101677 A TW099101677 A TW 099101677A TW 99101677 A TW99101677 A TW 99101677A TW I414223 B TWI414223 B TW I414223B
Authority
TW
Taiwan
Prior art keywords
conductive layer
hole
substrate
layer
photoresist
Prior art date
Application number
TW099101677A
Other languages
English (en)
Other versions
TW201127244A (en
Inventor
min yao Chen
Mao Chang Chuang
Ming Chiang Lee
Chien Hao Wang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW099101677A priority Critical patent/TWI414223B/zh
Priority to US12/790,417 priority patent/US8510940B2/en
Publication of TW201127244A publication Critical patent/TW201127244A/zh
Application granted granted Critical
Publication of TWI414223B publication Critical patent/TWI414223B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

多引線通孔之形成方法
本發明是有關於一種通孔之形成方法及其結構，且特別是有關於一種多引線通孔(multi-trace via)之形成方法及其結構。
印刷電路板(Printed Circuit Board，PCB；簡稱電路板)是消費性電子產品的一個不可或缺之重要機構元件，其依照電路設計，將連接電路零組件的電氣佈線繪成圖形，結合原材料及銅箔基板(Copper-clad Laminate簡稱CCL)再經由機械加工、表面處理等過程，使電氣導體在絕緣體上重現，利用電路板所具有的電子線路將各項零組件連接以發揮其功能。
電路板可略分三大類：單面板、雙面板及多層板。早期單面板的製作方式是以銅箔直接蝕刻為主，但由於電子產品走向多功能、小型化，過去的單面板已無法承擔日益複雜的線路，因此開發出雙面板以承載雙面線路。在積體電路世代來臨後，電腦應用日益普及，電子零組件朝小型化發展下，多層板的使用需求日漸升高。在多層板中，介電層(Dielectric)係用來保持線路及各層之間的絕緣性，俗稱為基材。而導通孔(Plated Through Hole，PTH)則是讓兩層以上的線路可以彼此導通。
隨著電子設備越來越複雜，產品尺寸也越來越小，除了需要的零件數變多，PCB上頭的線路與零件的密集度也越來越高。若導通孔的尺寸變小就可以在一定面積中增加導通孔的數目，但礙於製程上的限制，過小的導通孔較難製作，可能會影響到製成導通孔之穩定度。目前在半導體製程中已有單一個導通孔可供多條引線使用之相關技術提出，以符合市場上對於小尺寸和多功能電子產品的需求。如美國專利案，案號US 6,073,344係提出以雷射方式對基材上位於通孔旁的導電層進行雷射切割，以形成多條獨立引線，該些引線可經由同一通孔進行不同層線路的導通。然而，此種直接在導電材料上使用雷射而形成線路圖案的方式，十分耗費時間，而且很容易造成導電材料下方的介電層/絕緣基材的表面有所損傷，進而影響產品良率。
本發明係有關於一種多引線通孔(multi-trace via)之形成方法及其結構，以快速形成多引線通孔，且形成之各層結構也十分完整沒有損傷，進而提高產品良率。
根據本發明第一方面，係提出一種形成至少一多引線通孔(multi-trace via)之方法，包括：提供一基材，至少具有一第一表面和一孔洞，孔洞具有一孔壁，且該孔壁包括一電性絕緣材料；形成一第一導電層於基材之整個表面和孔壁上；形成一光阻層於第一導電層之整個表面上，且選擇性地圖案化光阻層，以在第一導電層上定義出複數個由該第一表面延伸至孔壁上之側向分離區域(laterally separated regions)；以圖案化光阻層為一遮罩，在該些側向分離區域上電鍍一第二導電層，且第二導電層之厚度實質上大於第一導電層之厚度；移除圖案化光阻層；以及實質上地移除未被第二導電層覆蓋之部分第一導電層因而形成複數個側向分離之引線，而該些側向分離之引線係延伸在第一表面上且通過孔洞。
根據本發明第二方面，係提出另一種形成至少一多引線通孔(multi-trace via)之方法，包括：提供一基材，具有一第一表面和一孔洞，孔洞具有一孔壁；形成一第一導電層於基材之第一表面和孔壁上；對於孔洞內和孔洞周圍之第一導電層選擇性地進行圖案化，以定義出複數個絕緣區(insulating regions)，其中該些絕緣區係由移除第一導電層所形成，並且每一該些絕緣區係由基材之第一表面延伸至孔壁上；覆蓋一光阻層於第一導電層之整個表面和該些絕緣區，且選擇性地圖案化光阻層，以在第一導電層上定義出複數個第一區域(laterally separated regions)和暴露出該些絕緣區之一第二區域，其中至少兩個第一區域與第二區域連接；以圖案化光阻層為一遮罩，在該些第一區域上和第二區域上該些絕緣區之外的區域電鍍一第二導電層，而對應第二區域之該些絕緣區係以圖案化光阻層為一遮罩進行電鍍，且所形成的第二導電層之厚度實質上大於第一導電層之厚度；移除圖案化光阻層；以及實質上地移除未被第二導電層覆蓋之第一導電層的部分，因而形成複數個側向分離之引線，而該些側向分離之引線係在第一表面上延伸且通過孔洞。
為讓本發明之上述內容能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：
實施例所提出的多引線通孔(multi-trace via)之形成方法，除了可形成完整的引線和通孔結構，引線以外所裸露出的電性絕緣材料亦無損壞，因此可提高產品良率。以下係提出本發明之相關實施例。然而，實施例中所提出的形成方法及結構之程序步驟與細部內容僅為舉例說明之用，並非對本發明欲保護之範圍做限縮。再者，實施例中之圖示亦省略不必要之元件，以利清楚顯示本發明之技術特點。
第一實施例
請參照第1～7C圖，其繪示依照本發明第一實施例之形成多引線通孔(multi-trace via)之過程示意圖。首先，如第1圖所示，提供一基材10，其具有一第一表面101，第二表面102和一孔洞11，孔洞11具有一孔壁112，且第一表面101和孔壁112處均包括電性絕緣材料(electrically insulating material，未顯示)。基材10可以是一有機基材(organic substrate)，例如一銅箔基板(copper clad laminate，CCL)，其係在一介電層的上下表面各形成一金屬層(例如壓合一銅箔)，或在一介電層的上下表面之一形成一金屬層(例如壓合一銅箔)。介電層可以是樹脂材料，例如二氟化銨樹脂(Ammonium BifluorideAjinomoto build-up film，ABF)、雙馬來酰亞胺樹脂(Bismaleimide Triazine，BT)、聚亞醯胺樹脂(Polyimide，PI)、液晶聚合樹脂物(LCP)、環氧樹脂(Epoxy)。這些樹脂材料可混以玻璃纖維例如纖維棉墊或填充特殊纖維，以加強介電層的結構強度。此外，基材10可以是一陶瓷基板(ceramic substrate)或半導體基材(例如矽基材)。孔洞11可以選擇性蝕刻，機械鑽孔或雷射鑽孔形成。如果選用半導體基材則表面(包含孔壁表面)需覆蓋一層絕緣材料。接著，如第2圖所示，形成一第一導電層12於基材10之第一表面101和孔壁112上，並沿著孔壁112延伸地形成於第二表面102上。其中，該第一導電層12可以是一無電電鍍(electrolessly plating)銅層或濺鍍形成之銅層。
之後，如第3圖所示，形成一光阻層(photoresist layer)14於第一導電層12之整個表面上，包括第一表面101和第二表面102至少其中之一，且光阻層14係填滿孔洞11。此時孔洞11內的光阻係以第一導電層12與孔壁112隔開。在一應用例中，例如是利用壓合一乾膜光阻(dry film photoresist)於基材10上，使得光阻填滿孔洞11而形成光阻層14。在另一應用例中，也可利用塗佈一光阻液(photoresist solution)於基材10上的方式使得光阻填滿孔洞11，之後乾燥光阻液以形成光阻層14。
值得注意的是，實際應用時可同時或相繼對基材10上下之第一表面101和第二表面102進行相關製程，但為清楚說明實施例，以下部分圖式係以第一表面101之上視角度作繪示。
接著，選擇性地圖案化光阻層14，以在第一導電層12上定義出複數個側向分離區域(laterally separated regions)121、122、123、124，如第4A圖所示。
在第一實施例中，係以一乾膜光阻做為光阻層14的材料，並提供如第4B圖所示之遮罩(mask)20對乾膜光阻進行選擇性圖案化，其中遮罩20具有複數個不透光區211~214和至少一透光區220，且該些不透光區211~214之位置和形狀係與第4A圖之側向分離區域121~124之位置和形狀相對應。曝光後，乾膜光阻上與遮罩20之透光區220對應的照光部分係產生聚合反應而留下，形成圖案化光阻層14’；而乾膜光阻上與遮罩20之不透光區211~214對應之未照光部分則被移除，以露出側向分離區域121~124處之第一導電層12。其中側向分離區域121～124在孔洞11內延伸之部分係實質上相互平行，且垂直於基材10之第一表面101。再者，由於孔洞11的存在且孔洞11內填滿了乾膜光阻(光阻層14)，使用第4B圖之遮罩20，其圖案設計使乾膜光阻曝光後在孔洞11內形成如第4A圖所示之光阻阻擋部(PR barrier portion)，其實質上具有一十字形截面。光阻阻擋部可將孔洞11內區隔出複數個獨立空間116a、116b、116c、116d，而該些側向分離區域121~124係自第一表面101分別經由孔洞11內之獨立空間116a~116d延伸至第二表面102。
之後，如第5圖所示，以圖案化光阻層14’為一遮罩，在該些側向分離區域121~124上電鍍一第二導電層16，且第二導電層16之厚度實質上大於第一導電層12之厚度。所形成之第二導電層16係自第一表面101分別經由孔洞11內光阻阻擋部所隔出的獨立空間116a~116d而延伸至第二表面102。其中，第二導電層16之材料例如是一銅層、或是其他導電材料。
接著，移除圖案化光阻層14’，此時在側向分離區域121~124係包括第一導電層12、和第二導電層16覆蓋於第一導電層12上，而側向分離區域121~124以外的區域則覆蓋有第一導電層12，如第6A圖所示。第6B圖係為第6A圖中沿著剖面線6B-6B所繪製之剖面圖。
然後，例如藉由蝕刻第一導電層12和第二導電層16之方式，實質上地移除未被第二導電層16覆蓋之第一導電層12的部分，因而形成複數個側向分離之引線(laterally separated conductive traces)161、162、163、164，如第7A圖所示，而這些側向分離之引線161～164係在第一表面101上延伸並通過孔洞11。其中，孔洞11內壁上未被第二導電層16覆蓋的第一導電層12也會被一併移除。第7B圖係為第7A圖中沿著剖面線7B-7B所繪製之剖面圖。從第7B圖可看出這些側向分離之引線161～164係包括圖案化之第一導電層12和圖案化之第二導電層16’。第7C圖係為依照本發明第一實施例之方法所形成的多引線通孔之示意圖。從第7C圖可看出在第一表面101上延伸的側向分離之引線161～164係通過孔洞11延伸至第二表面102，且在孔洞內的引線161～164係相互隔開一距離，而不會有短路問題。
第二實施例
請參照第8～15B圖，其繪示依照本發明第二實施例之形成多引線通孔(multi-trace via)之過程示意圖。
首先，和第一實施例相同的是，先提供一基材10，同樣具有一第一表面101、第二表面102和一孔洞11，孔洞11具有一孔壁112，且第一表面101和孔壁112處均包括電性絕緣材料。接著，形成一第一導電層12於基材10之第一表面101和孔壁112上，並沿著孔壁112延伸地形成於第二表面102上。可參考第1、2圖之各元件，在此不再另外繪製圖示。
之後，對於孔洞11內和孔洞11周圍之第一導電層12選擇性地進行圖案化，以定義出複數個絕緣區104a~104d(如第10圖所示)，其中絕緣區104a~104d係由移除第一導電層12所形成，且每一絕緣區104a~104d係由基材10之第一表面101延伸至孔壁112上。而定義出絕緣區104a~104d之一實施方式如下，請同時參照第8、9A、9B圖。
如第8圖所示，形成一光阻層(photoresist layer)34於第一導電層12之整個表面上，包括第一表面101和第二表面102至少其中之一，且光阻層34同樣填滿孔洞11。接著提供如第9B圖所示之遮罩40並對第8圖所示之光阻層34進行選擇性地圖案化。其中遮罩40具有不透光區410和一透光區420，且不透光區410之形狀例如是一十字形。在第二實施例中，同樣以一乾膜光阻做為光阻層34材料作說明。當然也可使用光阻液、或是其他光敏性材料做為光阻層34之材料。曝光後，如第9A圖所示，乾膜光阻上與遮罩40之透光區420對應的照光部分係產生聚合反應而留下，形成圖案化光阻層34’；而乾膜光阻上與遮罩40之不透光區410對應之未照光部分則被移除，因而在第一導電層12上形成區域125a~125d。至於孔洞11內也暫時留下與部分透光區420對應的聚合乾膜(照光後形成)。因此，選擇性地圖案化光阻層34’後可使得在區域125a~125d處(即位於第10圖之該些絕緣區104a~104d上)之第一導電層12裸露於圖案化光阻層34’外，如第9A圖所示。
之後，以圖案化光阻層34’為一遮罩，蝕刻移除裸露於第9A圖之區域125a~125d上的第一導電層12，而形成如第10圖所示之複數個絕緣區104a~104d。其中該些絕緣區104a~104d係裸露出基材10之表面(如第一表面101)。
接著，移除第10圖所示之圖案化光阻層34’，以形成一具有絕緣區104a~104d之基材10，如第11圖所示。與第一實施例之製法相較，第二實施例主要是在基材10表面上以微影製程將未來欲形成的引線先以絕緣區104a~104d隔絕開來，且每一絕緣區104a~104d係由基材10之第一表面101延伸至孔壁112上。
在提供如第11圖所示之具有絕緣區104a~104d的基材10之後，如第12圖所示，覆蓋一光阻層54於第一導電層12之整個表面(如第一表面)和絕緣區104a~104d上，且光阻層54係填滿孔洞11。光阻層54的材料例如是乾膜光阻、光阻液或是其他光敏性材料。在此步驟中，同樣以乾膜光阻為光阻層54之材料做實施例說明，但本發明並不以此為限。
接著，利用如第13B圖所示之遮罩60對第12圖所示之光阻層54進行圖案化，依據遮罩60上之透光區620和不透光區610之位置和形狀，進行曝光後，有照光的乾膜光阻(光阻層54)部分係產生聚合反應而留下，未照光的部分則被移除，所形成的圖案如第13A圖所示。請同時參照第13A、13C圖，在選擇性地圖案化光阻層54後，參照第13C圖，第13A圖所形成的圖案可視為：在第一導電層12上定義出複數個第一區域(first regions)126～129，和一第二區域(second region)130(即第13C圖中虛線大圓所指之區域)，其中第二區域130係暴露出絕緣區104a~104d，且至少兩個第一區域(126～129)與一個第二區域130連接。在此實施例中，第二區域130中係暴露出該些絕緣區104a~104d之部份，而圖案化光阻層54’係覆蓋於第一區域126～129和第二區域130以外之區域，如第13A圖所示。
之後，以圖案化光阻層54’為一遮罩，在第一區域126～129上以及第二區域130上該些絕緣區104a~104d之外的區域電鍍一第二導電層56，其中第二導電層56之厚度實質上大於第一導電層12之厚度。進行電鍍時，第二導電層56係形成於未被圖案化光阻層54’覆蓋之第一導電層12上(參見第13A圖)。所形成之第二導電層56除了在第一表面101上延伸，亦分別經由孔洞11而延伸至第二表面102。
接著，移除圖案化光阻層54’，此時在第一區域126～129以及第二區域130上該些絕緣區104a~104d之外的區域均包括第一導電層12、和覆蓋於第一導電層12上的第二導電層56；絕緣區104a~104d係裸露出基板10，而孔洞11、第一區域126～129和第二區域130以外的區域則覆蓋第一導電層12，如第14圖所示。
然後，例如以蝕刻第一導電層12和第二導電層56之方式，實質上地移除未被第二導電層56覆蓋之第一導電層12的部分，因而形成複數個側向分離之引線(laterally separated conductive traces)561、562、563、564，如第15A圖所示，而這些側向分離之引線561～564係延伸在第一表面101上並通過孔洞11。第15B圖係為第15A圖中沿著剖面線15B-15B所繪製之剖面圖。從第15B圖可看出第二實施例的這些側向分離之引線561～564亦包括第一導電層12和蝕刻後之第二導電層56’，與第一實施例相同。而在第一表面101上延伸的側向分離之引線561～564亦經由孔洞11延伸至第二表面102，且該些引線561～564相互隔開一距離而不會接觸造成短路。
雖然上述實施例中係以具連接盤之引線(trace with land)為圖式作說明，但也可如第16圖所示在基材50上形成多條無連接盤之引線(landless trace)661～664。應用時，引線的實際圖形，包括形狀、位置和數目等詳細參數均可依據實際應用所需而對實施例相關步驟進行修飾，因此實施例中所提出之遮罩圖形僅為眾多實施方式之一，並非用以限制本發明。
根據上述實施例之方法所形成的多引線通孔，以電子顯微鏡觀察，可發現：這些側向分離之引線(如第一實施例之引線161～164和第二實施例之引線561～564)，其邊緣相當平整，且引線以外裸露出的基材表面之電性絕緣材料也很完整沒有損傷(請參考附圖一，其為以實施例之方法所形成之通孔在電子顯微鏡下所拍攝之照片)。因此，和傳統使用雷射切割之製程相比，實施例所提出之方法不但可快速和準確地依實際應用所需形成多引線通孔，十分有效率，所形成之各層結構也很完整，進而提高產品良率。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、50．．．基材
101．．．第一表面
102．．．第二表面
104a~104d．．．絕緣區
11．．．孔洞
112．．．孔壁
116a、116b、116c、116d．．．獨立空間
12．．．第一導電層
121、122、123、124．．．側向分離區域
125a~125d．．．區域
126~129．．．第一區域
130．．．第二區域
14、34、54．．．光阻層
14’、34’、54’．．．圖案化光阻層
16、56．．．第二導電層
16’．．．圖案化之第二導電層
161～164、561～564、661～664．．．引線
20、40、60．．．遮罩
211~214、410、610．．．不透光區
220、420、620．．．透光區
第1～7C圖繪示依照本發明第一實施例之形成多引線通孔(multi-trace via)之過程示意圖。
第8～15B圖繪示依照本發明第二實施例之形成多引線通孔(multi-trace via)之過程示意圖。
第16圖繪示依照本發明實施例於基材上形成多條無連接盤之引線(landless trace)之示意圖。
10‧‧‧基材
11‧‧‧孔洞
121、122、123、124‧‧‧側向分離區域
14’‧‧‧圖案化光阻層

Claims (11)

  1. 一種多引線通孔(multi-trace via)之形成方法，包括：提供一基材，至少具有一第一表面和一孔洞，該孔洞具有一孔壁；形成一第一導電層於該基材之整個表面和該孔壁上；形成一光阻層於該第一導電層之整個表面上，且選擇性地圖案化該光阻層，以在該第一導電層上定義出複數個由該第一表面延伸至該孔壁上之側向分離區域(laterally separated regions)；以該圖案化光阻層為一遮罩(mask)，在該些側向分離區域上電鍍一第二導電層，且該第二導電層之厚度實質上大於該第一導電層之厚度；移除該圖案化光阻層；以及實質上地移除未被該第二導電層覆蓋之部分該第一導電層因而形成複數個側向分離之引線，而該些側向分離之引線係延伸在該第一表面上且通過該孔洞。
  2. 如申請專利範圍第1項所述之多引線通孔形成方法，其中該基材具有一第二表面相對於該第一表面，該孔洞係在該第一表面和該第二表面之間延伸，該第一導電層更覆蓋該基材之該第二表面，且該些側向分離區域係自該第一表面經由該孔洞延伸至該第二表面。
  3. 如申請專利範圍第1項所述之多引線通孔形成方法，其中該光阻層形成步驟包含壓合一乾膜光阻(dry film photoresist)於該基材上使得光阻填滿該孔洞。
  4. 如申請專利範圍第1項所述之多引線通孔形成方法，其中該光阻層形成步驟包含塗佈一光阻液(photoresist solution)於該基材上使得光阻填滿該孔洞，以及乾燥該光阻液以形成該光阻層。
  5. 如申請專利範圍第1項所述之多引線通孔形成方法，其中選擇性地圖案化該光阻層之步驟中，更包括形成一光阻阻擋部(PR barrier portion)於該孔洞內，以將該孔洞內區隔出複數個獨立空間，該些側向分離區域係自該第一表面分別經由該孔洞內之該些獨立空間延伸至該第二表面。
  6. 如申請專利範圍第5項所述之多引線通孔形成方法，其中在該些側向分離區域上電鍍該第二導電層後，該第二導電層係自該第一表面分別經由該孔洞內之該些獨立空間延伸至該第二表面。
  7. 如申請專利範圍第5項所述之多引線通孔形成方法，其中該孔洞內之該光阻阻擋部實質上具有一十字形截面。
  8. 一種多引線通孔(multi-trace via)之形成方法，包括：提供一基材，具有一第一表面和一孔洞，該孔洞具有一孔壁；形成一第一導電層於該基材之該第一表面和該孔壁上；對於該孔洞內和該孔洞周圍之該第一導電層選擇性地進行圖案化，以定義出複數個絕緣區(insulating regions)，其中該些絕緣區係由移除該第一導電層所形成，並且每一該些絕緣區係由該基材之該第一表面延伸至該孔壁上；覆蓋一光阻層於該第一導電層之整個表面和該些絕緣區上，且選擇性地圖案化該光阻層，以在該第一導電層上定義出複數個第一區域(laterally separated regions)和暴露出該些絕緣區之一第二區域，其中至少兩個該第一區域與該第二區域連接；以該圖案化光阻層為一遮罩，在該些第一區域上和該第二區域上該些絕緣區之外的區域電鍍一第二導電層，且所形成的該第二導電層之厚度實質上大於該第一導電層之厚度；移除該圖案化光阻層；以及實質上地移除未被該第二導電層覆蓋之該第一導電層的部分，因而形成複數個側向分離之引線，而該些側向分離之引線係延伸在該第一表面上且通過該孔洞。
  9. 如申請專利範圍第8項所述之多引線通孔形成方法，其中在圖案化該第一導電層後，所定義出之該些絕緣區係暴露出該基材之該第一表面。
  10. 如申請專利範圍第9項所述之多引線通孔形成方法，其中該基材具有一第二表面相對於該第一表面，該孔洞係在該第一表面和該第二表面之間延伸，該第一導電層更覆蓋該基材之該第二表面，且該些絕緣區係自該第一表面經由該孔洞延伸至該第二表面。
  11. 如申請專利範圍第8項所述之多引線通孔形成方法，其中該第一導電層選擇性圖案化步驟包括：形成一光阻層於該第一導電層之整個表面上，且選擇性地圖案化該光阻層使得在該些絕緣區上之第一導電層裸露於該圖案化光阻層上；以及以該圖案化光阻層為一遮罩，蝕刻移除裸露之第一導電層而形成該些絕緣區。
TW099101677A 2010-01-21 2010-01-21 多引線通孔之形成方法 TWI414223B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099101677A TWI414223B (zh) 2010-01-21 2010-01-21 多引線通孔之形成方法
US12/790,417 US8510940B2 (en) 2010-01-21 2010-05-28 Method of fabricating a multi-trace via substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099101677A TWI414223B (zh) 2010-01-21 2010-01-21 多引線通孔之形成方法

Publications (2)

Publication Number Publication Date
TW201127244A TW201127244A (en) 2011-08-01
TWI414223B true TWI414223B (zh) 2013-11-01

Family

ID=44276708

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099101677A TWI414223B (zh) 2010-01-21 2010-01-21 多引線通孔之形成方法

Country Status (2)

Country Link
US (1) US8510940B2 (zh)
TW (1) TWI414223B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015173347A1 (de) * 2014-05-14 2015-11-19 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterzug mit verbreiterungsfreiem übergang zwischen leiterbahn und kontaktstruktur
CN105502277A (zh) * 2014-09-24 2016-04-20 中芯国际集成电路制造(上海)有限公司 一种mems麦克风及其制作方法和电子装置
CN107251660B (zh) * 2015-02-20 2022-08-26 奈科斯特金技术私人有限公司 用于制造印刷电路板的方法
CN114980523A (zh) 2016-08-19 2022-08-30 奈科斯特金技术私人有限公司 用于制造印刷电路板的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200723988A (en) * 2005-12-07 2007-06-16 High Tech Comp Corp Via structure of printed circuit board
TW200922413A (en) * 2007-11-14 2009-05-16 Inventec Corp Circuit board and conductive through hole structure thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW323430B (zh) 1995-04-25 1997-12-21 Goon Kagaku Kogyo Kk
US6467160B1 (en) * 2000-03-28 2002-10-22 International Business Machines Corporation Fine pitch circuitization with unfilled plated through holes
TWI389205B (zh) * 2005-03-04 2013-03-11 Sanmina Sci Corp 使用抗鍍層分隔介層結構
US7452804B2 (en) * 2005-08-16 2008-11-18 Infineon Technologies Ag Single damascene with disposable stencil and method therefore
US7517798B2 (en) * 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
KR100688701B1 (ko) 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
TWI298613B (en) * 2006-05-19 2008-07-01 Foxconn Advanced Tech Inc Method for manufacturing via holes used in printed circuit boards

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200723988A (en) * 2005-12-07 2007-06-16 High Tech Comp Corp Via structure of printed circuit board
TW200922413A (en) * 2007-11-14 2009-05-16 Inventec Corp Circuit board and conductive through hole structure thereof

Also Published As

Publication number Publication date
US8510940B2 (en) 2013-08-20
US20110174529A1 (en) 2011-07-21
TW201127244A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
TW561805B (en) Fabrication method of micro-via
US8237255B2 (en) Multi-layer printed circuit board having built-in integrated circuit package
US20080251495A1 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
KR20070082537A (ko) 회로 기판 구조체 및 그 제조 방법
US20050196898A1 (en) Process of plating through hole
JP2014131017A (ja) 多層基板
US9301405B1 (en) Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole
US10271433B2 (en) Method of fabricating an electrical device package structure
US20070272654A1 (en) Method for Manufacturing Circuit Board
TWI414223B (zh) 多引線通孔之形成方法
CN101076229A (zh) 用于印刷电路板的导孔的制作方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR20130078107A (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
US7629692B2 (en) Via hole having fine hole land and method for forming the same
CN102149255B (zh) 多引线通孔的形成方法
US8288663B2 (en) Electrical interconnect structure and process thereof and circuit board structure
TWI519221B (zh) 電路板及其製造方法
KR20130031592A (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
CN210694480U (zh) 具有层间导孔的线路结构
TWI651022B (zh) 多層線路結構及其製作方法
JPH07106771A (ja) 多層プリント基板の配線構造
JP7397718B2 (ja) 印刷配線板及び印刷配線板の製造方法
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2009088337A (ja) プリント配線板およびその製造方法