JP2009283541A - 多数個取り配線基板及び多数個取り配線基板へのマーキング方法 - Google Patents

多数個取り配線基板及び多数個取り配線基板へのマーキング方法 Download PDF

Info

Publication number
JP2009283541A
JP2009283541A JP2008131767A JP2008131767A JP2009283541A JP 2009283541 A JP2009283541 A JP 2009283541A JP 2008131767 A JP2008131767 A JP 2008131767A JP 2008131767 A JP2008131767 A JP 2008131767A JP 2009283541 A JP2009283541 A JP 2009283541A
Authority
JP
Japan
Prior art keywords
wiring board
pass
identification mark
fail identification
fail
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008131767A
Other languages
English (en)
Inventor
Masakuni Tokida
政邦 常田
Hiroe Yamazaki
洋栄 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008131767A priority Critical patent/JP2009283541A/ja
Publication of JP2009283541A publication Critical patent/JP2009283541A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】不良品の配線基板領域に関係づけたマークをレーザ照射で変色させることにより各配線基板領域の良否を識別する多数個取り配線基板において、画像認識装置及び肉眼によるマークの認識を確実に行うことができると共に、ゴミ(異物)の発生が抑制される配線基板を提供する。
【解決手段】良品と不良品が混在する複数の配線基板領域WRが設けられ、配線基板領域WRにそれぞれ関係づけた良否識別マークMを備えた多数個取り配線基板であって、不良品の配線基板領域WRに関連づけた良否識別マークMは、その中央側がレーザ照射によって変色しており、かつその周縁側がレーザ照射によって変色しない程度に粗面化されている。
【選択図】図8

Description

本発明は多数個取り配線基板及び多数個取り配線基板へのマーキング方法に係り、さらに詳しくは、電子部品(半導体チップなど)が実装されて個々の電子部品装置を構成するための複数の配線基板領域が設けられた多数個取り配線基板及び多数個取り配線基板へのマーキング方法に関する。
従来、半導体チップが実装されて個々の半導体装置を構成するための複数の配線基板領域が設けられた多数個取り配線基板がある。そのような多数個取り配線基板では、複数の配線基板領域のうち不良品と判定された配線基板領域に半導体チップを実装しないように、良品の配線基板領域及び不良品の配線基板領域が良否識別マークによって識別できるようになっている。
特許文献1には、多数個取り配線基板において、不良品の配線基板領域の位置合わせマークをレーザで除去し、位置合わせマークの有無を画像認識装置で認識させることにより、各配線基板領域の良否を識別することが記載されている。
特許文献2には、多数個取り配線基板において、不良箇所を有する配線基板領域の導体部をレーザ照射によって変色させることにより、不良の配線基板領域を識別することが記載されている。
特開2001−127399号公報 特開2005−317571号公報
上記したような多数個取り配線基板において、不良品の配線基板領域に関係づけたマークをレーザ照射によって変色させて各配線基板領域の良否を識別する技術は、必ずしも確立されていない状況にある。後述する関連技術の欄で説明するように、画像認識装置や人間の肉眼でのマーク認識を確実に行おうとすると、マークの外側領域(ソルダレジストなど)まで高出力のレーザで処理する必要があるため、マークの周囲のソルダレジストが飛散してゴミ(異物)が発生しやすい問題がある。
本発明は以上の課題を鑑みて創作されたものであり、不良品の配線基板領域に関係づけたマークをレーザ照射で変色させることにより各配線基板領域の良否を識別する多数個取り配線基板において、画像認識装置及び肉眼によるマークの認識を確実に行うことができると共に、ゴミ(異物)の発生が抑制される多数個取り配線基板及びそれへのマーキング方法を提供することを目的とする。
上記課題を解決するため、本発明は多数個取り配線基板に係り、良品と不良品とが混在する複数の配線基板領域が設けられ、前記配線基板領域にそれぞれ関係づけた良否識別マークを備えた多数個取り配線基板であって、前記不良品の配線基板領域に関係づけた前記良否識別マークは、その中央側がレーザ照射によって変色しており、かつその周縁側がレーザ照射によって変色しない程度に粗面化されていることを特徴とする。
本発明の多数個取り配線基板では、複数の配線基板領域が作り込まれており、良品と不良品が混在した状態となっている。そして、各配線基板領域に関係づけられた良否識別マークがそれぞれ設けられており、不良品の配線基板領域に対応する良否識別マークにはレーザによってマーキングが施されている。
不良品の配線基板領域に対応する良否識別マークは、その中央側が強いレーザ照射によって肉眼で確認できる程度に変色しており、その周縁側が弱いレーザ照射によって肉眼では変色が確認できない程度に粗面化されている。
画像認識として輪郭サーチ手法を採用する場合、不良品として認識させるためには良否識別マークの全体をレーザ処理する必要がある。本発明と違って、良否識別マークの全体を強レーザで変色させる場合、その外側の保護絶縁層が強レーザによって炭化して樹脂カスが周りに飛散するため、配線基板の品質を低下させるおそれがある。
本願発明者は、輪郭サーチ手法による画像認識技術について鋭意研究した結果、良否識別マークを完全に変色させなくとも、表面を変色しない程度に粗面化するだけで良否識別マークを認識できなくなくなり、不良品として識別できることを見出した。
しかしながら、良否識別マークを粗面化するだけでは、人間の肉眼で識別することが困難になるので、良否識別マークの周縁側を除く中央側に強レーザを照射して中央側を部分的に変色させるようにしている。
これにより、画像認識装置及び人間の肉眼によって良品と不良品の良否識別マークを確実に識別できるようになる。しかも、良否識別マークの周縁側から外側領域は弱いレーザが照射されるだけなので、良否識別マークの周囲の保護絶縁層の樹脂カスが飛散することを低減することができ、多数個取り配線基板の品質低下を回避することができる。
本発明の多数個取り配線基板では、良否識別マークを画像認識することに基づいて、良品と不良品の各配線基板領域が識別され、良品の配線基板領域に電子部品が実装された後に、配線基板領域ごとに切断される。
また、上記課題を解決するため、本発明は多数個取り配線基板へのマーキング方法に係り、良品と不良品とが混在する複数の配線基板領域が設けられ、前記配線基板領域にそれぞれ関係づけた良否識別マークを備えた多数個取り配線基板を用意する工程と、前記不良品の配線基板領域に関係づけた前記良否識別マークをマーキングする工程であって、前記良否識別マークの少なくとも周縁側に弱レーザを照射することにより前記周縁側を変色しない程度に粗面化し、かつ、前記良否識別マークの中央側に前記弱レーザより強いレーザ強度の強レーザを照射することにより、前記中央側を部分的に変色させる工程とを有することを特徴とする。
本発明のマーキング方法を採用することにより、上記した発明の多数個取り配線基板の良否識別マークに施されるマーキングを容易に形成することができる。良否識別マークの周縁側に弱レーザを照射して粗面化する工程と、中央側に強レーザを照射して変色させる工程は順不同であり、どちらの工程を先に行ってもよい。
また、良否識別マークの周縁側に弱レーザを照射して粗面化する工程では、良否識別マークの周縁側からその外側領域までのリング状領域に部分的にレーザ照射してもよいし、良否識別マークより一回り大きな領域にレーザ照射してもよい。
以上説明したように、本発明の多数個取り配線基板では、画像認識装置及び肉眼によるマークの認識を確実に行うことができると共に、ゴミ(異物)の発生が抑制される。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
本発明の実施形態を説明する前に、本発明に関連する関連技術の問題点について説明する。図1は本発明に関連する関連技術の多数個取り配線基板を示す平面図、図2は同じく多数個取り配線基板の良否識別マークの構造を示す断面図、図3〜図5は同じく多数個取り配線基板の良否識別マークがマーキングされる様子及びその際の問題点を示す図である。
図1に示すように、関連技術の多数個取り配線基板では、基板100内に複数の配線基板領域WRが形成されている。各配線基板領域WRには多層配線層がそれぞれ設けられており、最上に接続パッドPが設けられている。さらに、接続パッドPの上に開口部220が設けられたソルダレジスト200が一体的に形成されている。
また、縦方向に並んだ3つの配線基板領域WRの下側には、それらの配線基板領域WRが良品か又は不良品かを判定するため3つの良否識別マークMが設けられている。縦方向に並んだ3つの配線基板領域WRとそれらの良否識別マークMとが横方向にも同様な構成で並んで配置されている。
図2に示すように、良否識別マークMの構造は上記した接続パッドPと同一構造となっており、層間絶縁層300の上に導体部400が配置されており、その上に開口部220が設けられたソルダレジスト200が形成されている。
関連技術の多数個取り配線基板では、各配線基板領域WR(図1の裏面)に半導体チップが実装された後に、切断されて個々の半導体装置が構成される。このとき、不良品と判定された配線基板領域WRに半導体チップを実装しないようにするために、基板製造工程において、不良品の配線基板領域WRに対応する良否識別マークMにマーキングを施すようにしている。不良品の配線基板領域WRのマップは、各配線基板領域WRを通電テストしたプローブ装置からフィードバックされる。
良否識別マークMにマーキングを施す方法としては、不良品の配線基板領域WRに関係づけた良否識別マークMを黒く塗り潰す手法が一般的に採用される。そして、素子実装機のアライメント用カメラによって良否識別マークMが画像認識される。図3(a)に示すように、黒く塗り潰されていない良否識別マークMは画像認識によって正常に認識されることで良品と識別され、図3(b)に示すように、黒く塗り潰された良否識別マークMは正常に画像認識されないため不良品として識別される。
マーキング方式としては、黒マジックインクなどの速乾性インクやUV硬化型の黒インクによって良否識別マークMを塗り潰す手法が採用されている。しかしながら、マジックインクを使用する場合は、洗浄工程で色落ちが発生しやすく、良否を識別できなくなることがある。また、UV硬化型のインクを使用する場合は、インクがマーク上に盛り上がって形成されるため、後に半導体チップを樹脂モールドする際などに障害になりやすい。さらには、これらのマーキング方法はランニングコストが高くなる問題もある。
そこで、レーザ照射によって良否識別マークMを潰して暗色系の色に変色させる方法が提案されている。近年では、素子実装機のアライメント用カメラで良否識別マークMを画像認識する方法として、マークの欠損や汚れなどに影響されずに確実にマークを認識できる輪郭サーチ手法が採用されることが多い。図3(b)に示したように、輪郭サーチ手法を使用する場合、不良品のマークとして画像認識(認識不可)させるためには、良否識別マークMの全体(ソルダレジスト200の開口部220の全体)を変色させる必要がある。
つまり、図4(a)に示すように、良否識別マークMの中央部のみを変色させる場合は、周縁部が変色していないので、良品として誤判断されてしまう。また同様に、図4(b)に示すように、レーザでの処理が位置ずれして良否識別マークMの周縁部の一部が変色していない場合も同様に良品として誤判断されてしまう。
従って、図5に示すように、レーザによるマーク輪郭部の未処理を回避するために、良否識別マークMよりも一回り大きな領域(斜線部)をレーザ処理して良否識別マークMの全体を確実に変色させる必要がある。
しかしながら、同じく図5の断面図に示すように、良否識別マークMの周囲にはソルダレジスト200が存在するので、良否識別マークMの全体を十分に変色させる高パワーでレーザ照射すると、ソルダレジスト200へのダメージが大きく、ソルダレジスト200が炭化して周囲に樹脂カス240(ゴミ(異物))が飛び散ってしまう。このため、樹脂カス240の影響により多数個取り配線基板の品質低下を招くことがある。
次に説明する本発明の実施形態では上述した不具合を解消することができる。
(実施の形態)
図6は本発明の実施形態の多数個取り配線基板を示す平面図、図7は同じく多数個取り配線基板の良否識別マークの構造を示す断面図、図8は同じく多数個取り配線基板の良否識別マークへのマーキング方法の基本概念を示す平面図、図9〜図12は同じく多数個取り配線基板の良否識別マークへのマーキング方法を示す平面図及び断面図である。
本実施形態では、多数個取り配線基板として、BOC(Board On Chip)タイプのパッケージ構造を有する複数の半導体装置を得るための配線基板を例に挙げて説明する。
図6に示すように、本実施形態の多数個取り配線基板1では、基板10内に複数の配線基板領域WRが形成されている。各配線基板領域WRの中央部には縦方向に延びる長手状の開口部11がそれぞれ設けられている。各配線基板領域WRには多層配線層(不図示)がそれぞれ設けられており、最上の配線層は接続パッドPを備えている。各配線基板領域WRにおいて、接続パッドPは、チップ接続用パッドP1と接続端子用パッドP2とから構成される。チップ接続用パッドP1は開口部11の近傍の基板10の上に配置され、接続端子用パッドP2は中央部から周縁部にかけてエリアアレイ型で配置されている。
また、各配線基板領域WRにおいて、接続パッドP上に開口部20aが設けられたソルダレジスト20(保護絶縁層)が一体的に形成されている。接続パッドPは銅などからなる配線層(不図示)とその上にニッケル(Ni)層/金(Au)層が順に形成されたコンタクト部(不図示)とにより構成される。コンタクト部は、配線層の上に開口部20aが設けられたソルダレジスト20が形成された後に、配線層の上にめっきによってNi層/Au層が順に形成されて得られる。
また、縦方向に並んだ3つの配線基板領域WRの下側には、それらの配線基板領域WRが良品か又は不良品かを識別するため3つの良否識別マークMが設けられている。縦方向に並んだ3つの配線基板領域WRとそれらの良否識別マークMとが横方向にも同様な構成で並んで配置されている。
そして、縦方向に並んだ3つの配線基板領域WRとその下側に配置された3つの良否識別マークMとがそれぞれ関係づけられている。例えば、左側の良否識別マークMが上側の配線基板領域WRの良否を判定するマークであり、中央の良否識別マークMが中央の配線基板領域WRの良否を判定するマークであり、右側の良否識別マークMが下側の配線基板領域WRの良否を判定するマークである。
図7に示すように、良否識別マークMの構造は上記した接続パッドPと同一の構造となっている。つまり、層間絶縁層30の上に最上の配線層と同一層からなる配線部42が形成されており、その上に開口部20aが設けられたソルダレジスト20が形成されている。
さらに、ソルダレジスト20の開口部20a内の配線部42の上に接続パッドPのコンタクト部(Ni層/Au層)と同一層からなるカバー金属層44が設けられている。配線部42及びカバー金属層44により導体部40が構成され、それが良否識別マークMとなっている。
本願発明者は、前述した関連技術の良否識別マークへのマーキング方法の問題点を解決すべく鋭意研究した。それによれば、素子実装機のアライメント用カメラで不良品の良否識別マークMを画像認識(認識不可)させる際に、導体部40を暗色に変色させるほどの強いレーザを照射する必要はなく、変色しない程度に導体部40の表面を荒らして粗面化するだけで、認識不可となって不良品として識別できることが分った。
つまり、輪郭サーチ手法による画像認識では、カメラの照明光が導体部40の粗化面で乱反射することにより輪郭を認識できなくなり、不良品の良否識別マークMであることを識別することができる。
これにより、レーザの強度をかなり低く設定できるので、良否識別マークMよりも一回り大きな領域にレーザを照射するとしても周囲のソルダレジスト20へのダメージが低減され、樹脂カスの飛散を格段に低減させることができる。
しかしながら、多数個取り配線基板の製造工程では、不良品の配線基板領域WRに対応する良否識別マークMに間違いなくマーキングが施されているかどうか人間の肉眼によって抜き取り検査などによって確認する必要がある。
上記したような弱いレーザを照射して良否識別マークMの表面を変色しない程度に粗面化する場合、画像認識では白黒判定はできるものの、ほとんど変色していないため肉眼で不良品の良否識別マークMを識別することは困難である。
そこで、本願発明者は、図8に示すように、不良品に対応する良否識別マークMの中央側に強レーザを照射して暗色系の色に十分に変色させ、良否識別マークMの周縁部からその外側近傍のソルダレジスト20までのリング状領域に弱レーザを照射して良否識別マークMの周縁部の全体を変色しない程度に粗面化する方法を見出した。
不良品に対応する良否識別マークMの周縁部の表面粗さは、変色させた領域の表面粗さより小さく、かつ、良品に対応する良否識別マークM(例えばレーザ処理されていない金層の表面)の表面粗さより大きく設定される。
強レーザを照射する領域は、たとえ位置ずれしても良否識別マークMの外周から外側にはみ出さない領域に設定されるので、良否識別マークMの外側のソルダレジスト20にダメージを与えて樹脂カスが飛散することがない。
このようにすることにより、良否識別マークMの周縁部はその全体にわたって弱レーザで粗面化されているので、輪郭サーチ手法を利用する画像認識によって認識不可となって不良品であることを確実に識別できるようになる。一方、良品の配線基板領域WRに対応する良否識別マークMは変色したり粗面化されたりしていないので、画像認識装置で正常に認識されて良品であることが識別される。
また、良否識別マークMの中央部は人間の肉眼で視認できる程度に十分に暗色系に変色しているので、プローブ装置からの不良品の配線基板領域WRのマップ情報に基づいて、不良品の配線基板領域WRに対応する良否識別マークMに間違いなくマーキングされているかどうか肉眼で容易に確認することができる。
このようにして、複数の配線基板領域WRが良品か又は不良品であるかを画像認識装置で認識できると共に、人間の肉眼によっても容易に確認することができる。しかも、良否識別マークMの周囲のソルダレジスト20から樹脂カスが飛散することが格段に低減されるので、多数個取り配線基板の品質低下を阻止することができ、関連技術よりも歩留りを向上させることができる。
次に、上記した技術思想に基づいて良否識別マークをマーキングする方法について説明する。本実施形態のレーザによるマーキング方法は2ステップのレーザ処理によって行われる。つまり、良否識別マークMの周縁部を変色させない程度に粗面化するレーザ強度の弱い弱レーザ処理と、弱レーザ処理よりもレーザ強度が強く設定されて良否識別マークMの中央部を暗色系の色に変色させる強レーザ処理とが使用される。弱レーザ処理と強レーザ処理はどちらを先に行ってもよい。
(第1のマーキング方法)
第1のマーキング方法では、図9(a)に示すように、最初に、弱レーザ処理として、弱いレーザを良否識別マークMの領域より一回り大きな領域に照射する。これにより、弱レーザによって良否識別マークMの全体が変色しない程度に粗面化される。また同時に、良否識別マークMの外側のソルダレジスト20のリング状領域が粗面化される。
このとき、弱いレーザが照射されるので、良否識別マークMの外側のソルダレジスト20(保護絶縁層)に大きなダメージを与えず、関連技術よりも樹脂カスの飛散を格段に低減させることができる。
例えば、良否識別マークMの径は0.4mm程度であり、弱レーザ処理が行われる領域の径は0.74mm程度に設定され、良否識別マークMの外周から0.17mm程度外側にはみ出した円領域に弱レーザ処理が行われる。
弱レーザ処理では、レーザとして第2高調波(波長:532nm)のグリーンレーザが使用され、その条件の一例としては、レーザパワー:30%、描画スピード:400mm/sec、パルス周期:15μsec、ハッチングピッチ:24μmの条件が採用される。
その後に、図9(b)に示すように、強レーザ処理として、弱レーザ処理より強いレーザ強度に設定された強いレーザを良否識別マークMの領域より一回り小さい中央部に照射する。これにより、良否識別マークMの周縁部を除く中心部が十分に変色する。このとき、レーザ照射が位置ずれするとしても、良否識別マークMの外側にレーザ照射されないように、マージンをもった領域をターゲットにしてレーザ照射される。
例えば、強レーザ処理が行われる領域の径は0.32mm程度に設定され、良否識別マークM(径:0.4mm)の外周から0.04mm程度内側の円領域に強レーザ処理が行われる。
これにより、不良品の配線基板領域WRに対応する良否識別マークMはその周縁部の全体が粗面化されるので、画像認識装置で認識不可となって不良品であることを確実に識別することができる。さらに、良否識別マークMの中央部が暗色系の色に十分に変色するので、人間の肉眼でも容易にマーキングされたことを識別することが可能になる。
強レーザ処理では、レーザとして第2高調波(波長:532nm)のグリーンレーザが使用され、その条件の一例としては、レーザパワー:60%、描画スピード:150mm/sec、パルス周期:15μsec、ハッチングピッチ:10μmの条件が採用される。
グリーンレーザは良否識別マークMの導体部40(金層、ニッケル層、銅層など)への吸収率が比較的高く反射が少ないので、良否識別マークMを効率よく、粗面化したり、暗色に変色させたりすることができる。
なお、弱レーザ処理及び強レーザ処理において、グリーンレーザと同様な特性を有する第3高調波(波長:352nm)のレーザを使用してもよい。
さらに、良否識別マークMの材料によっては、YAGレーザやCO2レーザを使用することも可能である。
(第2のマーキング方法)
第2のマーキング方法では、上記した第1のマーキング方法において、弱レーザ処理と強レーザ処理との順番が逆に設定される。
すなわち、図10(a)に示すように、最初に、強レーザ処理として、強レーザを良否識別マークMの領域より一回り小さな円領域に照射することにより、周縁部を除く中央部を十分に変色させる。
その後に、図10(b)に示すように、弱レーザ処理として、強レーザ処理よりレーザ強度の弱いレーザを良否識別マークMの領域より一回り大きな円領域に照射する。これにより、良否識別マークMの周縁部の全体が弱レーザによって適度に粗面化される。また同時に、良否識別マークMの外側のソルダレジスト20のリング状領域が粗面化される。
以上により、第1のマーキング方法と同様に、画像認識装置及び肉眼によってマーキングされた良否識別マークMが不良品であることを識別できると共に、ソルダレジスト20からのゴミ(異物)の発生を抑制することができる。
(第3のマーキング方法)
第3のマーキング方法では、図11(a)に示すように、最初に、上記した第2のマーキング方法と同様な方法により、強レーザ処理として、強レーザを良否識別マークMの領域より一回り小さな円領域に照射することにより、周縁部を除く中央部を十分に変色させる。
その後に、図11(b)に示すように、弱レーザ処理として、強レーザ処理よりレーザ強度の弱いレーザを良否識別マークMの周縁側からその外側近傍のソルダレジスト20までのリング状領域に照射する。これにより、良否識別マークMの周縁部の全体が弱レーザによって適度に粗面化される。また同時に、良否識別マークMの外側のソルダレジスト20のリング状領域が粗面化される。
以上により、第1のマーキング方法と同様に、画像認識装置及び肉眼によってマーキングされた良否識別マークMが不良品であることを識別できると共に、ソルダレジスト20からのゴミ(異物)の発生を抑制することができる。
(第4のマーキング方法)
第4のマーキング方法は、上記した第3のマーキング方法において、強レーザ処理と弱レーザ処理との順番が逆に設定される。
すなわち、図12(a)に示すように、最初に、弱レーザ処理として、弱レーザを良否識別マークMの周縁側からその外側近傍のソルダレジスト20までのリング状領域に照射する。これにより、良否識別マークMの周縁部の全体が弱レーザによって適度に粗面化される。また同時に、良否識別マークMの外側のソルダレジスト20のリング状領域が粗面化される。
その後に、図12(b)に示すように、強レーザ処理として、上記した強レーザを良否識別マークMの領域より一回り小さな領域に照射することにより、良否識別マークMの周縁部を除く中央部を十分に変色させる。
以上により、第1のマーキング方法と同様に、画像認識装置及び肉眼によってマーキングされた良否識別マークMが不良品であることを識別できると共に、ソルダレジスト20からのゴミ(異物)の発生を抑制することができる。
なお、本実施形態では、所定個数の配線基板領域WRごとにそれらに関係づけた良否識別マークMを多数個取り配線基板1の一端側にまとめて設けているが、各配線基板領域WRの隅にそれぞれ設けられたアライメントマークAM(図6)を良否識別マークMとして兼用するようにしてもよい。
アライメントマークAMは、素子実装機で半導体チップを各配線基板領域WRに実装する際の位置合わせに使用されるものであり、良否判別マークMと同様な構造を有する。この場合、図6の良否識別マークMが省略され、図6のアライメントマークAMを同様な方法でレーザ処理して変色させることにより、その配線基板領域WRが不良品であることを画像認識及び肉眼で識別することができる。
図13には、本実施形態の多数個取り配線基板1を使用して得られるBOCタイプのパッケージ構造を有する個々の半導体装置2が示されている。図13の半導体装置2を得るには、まず、不良品の配線基板領域WRに対応する良否識別マークMに前述したマーキングが施された図6の多数個取り配線基板1を用意する。そして、素子実装機(不図示)のアライメント用カメラによってアライメントマークAM(図6)を認識することにより、半導体チップ50(電子部品)が位置合わせされた状態で各配線基板領域WRの裏面に接着剤52によって実装される。
このとき、素子実装機のアライメント用カメラで前述した良否識別マークMを認識することにより、良品の各配線基板領域WRのみに半導体チップ50が実装される。レーザ処理でマーキングされた不良品の良否識別マークMは、アライメント用カメラで認識できないので、それに対応する配線基板領域WRには半導体チップが実装されないようになっている。
その後に、多数個取り配線基板1の各開口部11に露出する半導体チップ50の接続部をワイヤ54によって多数個取り配線基板1のチップ接続用パッドP1に電気接続する。さらに、ワイヤ54が封止樹脂56で封止された後に、個々の半導体装置が得られるように多数個取り配線基板1が配線基板領域WRごとに切断される。多数個取り配線基板1を切断する前又は後に、接続端子用パッドP2にはんだボールを搭載するなどして外部接続端子58が設けられる。
なお、本実施形態では、多数個取り配線基板として、BOCタイプのパッケージを構成する配線基板を例示したが、P−BGA(Plastic−Ball Grid Array)などの各種のパッケージを構成する多数個取り配線基板に適用することができる。つまり、1枚の多数個取り配線基板から複数の配線基板を得る各種の基板に適用することができる。また、半導体装置の他に、各種の電子部品が実装された個々の電子部品装置を得ることができる。
図1は関連技術の多数個取り配線基板を示す平面図である。 図2は関連技術の多数個取り配線基板の良否識別マークの構造を示す断面図である。 図3(a)及び(b)は関連技術に係る良否識別マークがマーキングされる様子を示す平面図である。 図4(a)及び(b)は関連技術に係る良否識別マークへのマーキング方法において画像認識で誤判断されるマーキングを示す平面図である。 図5は関連技術に係る良否識別マークへのマーキング方法の問題点を示す平面図及び断面図である。 図6は本発明の実施形態の多数個取り配線基板を示す平面図である。 図7は本発明の実施形態の多数個取り配線基板の良否識別マークの構造を示す断面図である。 図8は本発明の実施形態の多数個取り配線基板の良否識別マークへのマーキング方法の基本概念を示す平面図である。 図9(a)及び(b)は本発明の実施形態の多数個取り配線基板への第1のマーキング方法を示す平面図及び断面図である。 図10(a)及び(b)は本発明の実施形態の多数個取り配線基板への第2のマーキング方法を示す平面図及び断面図である。 図11(a)及び(b)は本発明の実施形態の多数個取り配線基板への第3のマーキング方法を示す平面図及び断面図である。 図12(a)及び(b)は本発明の実施形態の多数個取り配線基板への第4のマーキング方法を示す平面図及び断面図である。 図13は本発明の実施形態の多数個取り配線基板を使用して得られる個々の半導体装置を示す断面図である。
符号の説明
1…多数個取り配線基板、2…半導体装置、10…基板、11,20a…開口部、20…ソルダレジスト(保護絶縁層)、30…層間絶縁層、40…導体部、42…配線部、44…カバー金属層、50…半導体チップ(電子部品)、52…接着剤、54…ワイヤ、56…封止樹脂、58…外部接続端子、AM…アライメントマーク、M…良否識別マーク、P…接続パッド、P1…チップ接続用パッド、P2…接続端子用パッド、WR…配線基板領域。

Claims (10)

  1. 良品と不良品とが混在する複数の配線基板領域が設けられ、前記配線基板領域にそれぞれ関係づけた良否識別マークを備えた多数個取り配線基板であって、
    前記複数の良否識別マークのうち前記不良品の配線基板領域に関係づけた前記良否識別マークは、その中央側がレーザ照射によって変色しており、かつ、その周縁側がレーザ照射によって変色しない程度に粗面化されていることを特徴とする多数個取り配線基板。
  2. 前記良否識別マークは、最上に金層が形成された導体部からなることを特徴とする請求項1に記載の多数個取り配線基板。
  3. 前記多数個取り配線基板は、最上に、前記良否識別マークの上に開口部が設けられた保護絶縁層を備えており、前記良否識別マークの前記周縁側からその外側近傍の前記保護絶縁層までのリング状領域が前記レーザ照射によって粗面化されていることを特徴とする請求項1に記載の多数個取り配線基板。
  4. 前記多数個取り配線基板に電子部品を実装する際に使用されるアライメントマークが前記良否識別マークを兼ねていることを特徴とする請求項1に記載の多数個取り配線基板。
  5. 前記良否識別マークを画像認識することに基づいて、前記良品及び前記不良品の各配線基板領域が識別され、前記良品の配線基板領域に電子部品が実装された後に、前記多数個取り配線基板が前記配線基板領域ごとに切断されることを特徴とする請求項1乃至4のいずれか一項に記載の多数個取り配線基板。
  6. 良品と不良品とが混在する複数の配線基板領域が設けられ、前記配線基板領域にそれぞれ関係づけた良否識別マークを備えた多数個取り配線基板を用意する工程と、
    前記複数の良否識別マークのうち前記不良品の配線基板領域に関係づけた前記良否識別マークをマーキングする工程であって、前記良否識別マークの少なくとも周縁側に弱レーザを照射することにより前記周縁側を変色しない程度に粗面化し、かつ、前記良否識別マークの中央側に前記弱レーザより強いレーザ強度の強レーザを照射することにより、前記中央側を部分的に変色させる工程とを有することを特徴とする多数個取り配線基板へのマーキング方法。
  7. 前記良否識別マークをマーキングする工程は、
    前記良否識別マークより一回り大きな領域に前記弱レーザを照射することにより、前記良否識別マークの全体を粗面化する工程と、
    前記良否識別マークの全体を粗面化する工程の前又は後に、
    前記良否識別マークの中央側に前記強レーザを照射することにより、前記中央側を部分的に変色させる工程とを含むことを特徴とする請求項6に記載の多数個取り配線基板へのマーキング方法。
  8. 前記良否識別マークをマーキングする工程は、
    前記良否識別マークの中央側に前記強レーザを照射することにより、前記中央側を部分的に変色させる工程と、
    前記良否識別マークの中央側を部分的に変色させる工程の前又は後に、
    前記良否識別マークの前記周縁側からその外側領域までのリング状領域に前記弱レーザを照射することにより、前記良否識別マークの前記周縁側の全体を粗面化する工程とを含むことを特徴とする請求項6に記載の多数個取り配線基板へのマーキング方法。
  9. 前記多数個取り配線基板は、最上に、前記良否識別マークの上に開口部が設けられた保護絶縁層を備えており、
    前記良否識別マークの前記周縁側を粗面化する際に、前記良否識別マークの外側の前記保護絶縁層のリング状領域が同時に粗面化されることを特徴とする請求項6乃至8のいずれか一項に記載の多数個取り配線基板へのマーキング方法。
  10. 前記不良品の配線基板領域に対応する前記良否識別マークがマーキングされた前記多数個取り配線基板では、前記良否識別マークを認識することに基づいて、前記良品及び前記不良品の各配線基板領域が識別され、前記良品の配線基板領域に電子部品が実装された後に、前記配線基板領域ごとに切断されることを特徴とする請求項6乃至9のいずれか一項に記載の多数個取り配線基板のマーキング方法。
JP2008131767A 2008-05-20 2008-05-20 多数個取り配線基板及び多数個取り配線基板へのマーキング方法 Withdrawn JP2009283541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008131767A JP2009283541A (ja) 2008-05-20 2008-05-20 多数個取り配線基板及び多数個取り配線基板へのマーキング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008131767A JP2009283541A (ja) 2008-05-20 2008-05-20 多数個取り配線基板及び多数個取り配線基板へのマーキング方法

Publications (1)

Publication Number Publication Date
JP2009283541A true JP2009283541A (ja) 2009-12-03

Family

ID=41453730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008131767A Withdrawn JP2009283541A (ja) 2008-05-20 2008-05-20 多数個取り配線基板及び多数個取り配線基板へのマーキング方法

Country Status (1)

Country Link
JP (1) JP2009283541A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256752A (ja) * 2011-06-09 2012-12-27 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
KR101366164B1 (ko) * 2012-03-27 2014-02-25 스템코 주식회사 연성 회로 기판
US9006580B2 (en) 2011-06-09 2015-04-14 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
CN111526664A (zh) * 2020-04-28 2020-08-11 苏州狮威电子科技有限公司 一种电路板bin值标记方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256752A (ja) * 2011-06-09 2012-12-27 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
US9006580B2 (en) 2011-06-09 2015-04-14 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
KR101366164B1 (ko) * 2012-03-27 2014-02-25 스템코 주식회사 연성 회로 기판
CN111526664A (zh) * 2020-04-28 2020-08-11 苏州狮威电子科技有限公司 一种电路板bin值标记方法

Similar Documents

Publication Publication Date Title
US10993304B2 (en) Wire, stripping method and light strip
US6889902B2 (en) Descriptor for identifying a defective die site and methods of formation
US20060231959A1 (en) Bonding pad for a packaged integrated circuit
US8097965B2 (en) Semiconductor device and method of manufacturing the same
JP2011066340A (ja) 半導体装置の製造方法
TWI487898B (zh) 電路板之盲孔內缺陷的檢測設備、檢測系統及其檢測方法
JP2009283541A (ja) 多数個取り配線基板及び多数個取り配線基板へのマーキング方法
CN111123075B (zh) 封装器件的失效分析方法
KR20060047586A (ko) 전자부품 실장용 필름 캐리어 테이프용 절연 필름 검사방법과, 그 검사 장치, 상기 절연 필름을 펀칭하기 위한펀칭 장치 및 상기 펀칭 장치를 제어하기 위한 제어 방법
JP4481111B2 (ja) 導体パターンの電気検査用前処理方法、導体パターンの電気検査方法、導体パターンの電気検査用前処理装置、導体パターンの電気検査装置、検査済みプリント配線板、及び検査済み半導体装置
JP4403777B2 (ja) 配線パターン検査装置及び方法
JP5634191B2 (ja) 多数個取り配線基板
JP5829501B2 (ja) 半導体素子画像認識装置及び半導体素子画像認識方法
JP2013157626A (ja) 半導体装置の製造方法
JP2008101926A (ja) 金属パターンを有する基板の検査方法及び検査装置
JP2010210373A (ja) 外観検査装置
JP2008085088A (ja) 配線基板とそれを用いた半導体装置
JP6202739B2 (ja) 基板の飛散半田ボール検査方法
JP2009152450A (ja) 半導体装置の製造方法
JP2013219404A (ja) アンテナ部品の製造方法
JP3544343B2 (ja) 半導体集積回路の不良チップ除外装置
JP3558411B2 (ja) 半導体集積回路装置の製造方法
JP2008147370A (ja) 半導体装置及びその製造方法
KR20120073900A (ko) 광섬유를 이용한 금도금 박리 장치
JP2012134276A (ja) 半導体装置、その製造方法、及び半導体装置の検査方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110802