JP5829501B2 - 半導体素子画像認識装置及び半導体素子画像認識方法 - Google Patents

半導体素子画像認識装置及び半導体素子画像認識方法 Download PDF

Info

Publication number
JP5829501B2
JP5829501B2 JP2011263815A JP2011263815A JP5829501B2 JP 5829501 B2 JP5829501 B2 JP 5829501B2 JP 2011263815 A JP2011263815 A JP 2011263815A JP 2011263815 A JP2011263815 A JP 2011263815A JP 5829501 B2 JP5829501 B2 JP 5829501B2
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
phosphor
light
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011263815A
Other languages
English (en)
Other versions
JP2013117390A (ja
Inventor
謙磁 塚田
謙磁 塚田
雅登 鈴木
雅登 鈴木
明宏 川尻
明宏 川尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Corp
Original Assignee
Fuji Machine Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Machine Manufacturing Co Ltd filed Critical Fuji Machine Manufacturing Co Ltd
Priority to JP2011263815A priority Critical patent/JP5829501B2/ja
Priority to PCT/JP2012/080581 priority patent/WO2013080956A1/ja
Publication of JP2013117390A publication Critical patent/JP2013117390A/ja
Application granted granted Critical
Publication of JP5829501B2 publication Critical patent/JP5829501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/645—Specially adapted constructive features of fluorimeters
    • G01N21/6456—Spatial resolved fluorescence measurements; Imaging
    • G01N2021/646—Detecting fluorescent inhomogeneities at a position, e.g. for detecting defects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/62—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light
    • G01N21/63—Systems in which the material investigated is excited whereby it emits light or causes a change in wavelength of the incident light optically excited
    • G01N21/64—Fluorescence; Phosphorescence
    • G01N21/645—Specially adapted constructive features of fluorimeters
    • G01N21/6456—Spatial resolved fluorescence measurements; Imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/82051—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

本発明は、半導体素子搭載物をその装着面側から撮像装置で撮像してその撮像画像を処理して該半導体素子の形状を認識する半導体素子画像認識装置及び半導体素子画像認識方法に関する発明である。
近年、特許文献１（特許第３９９２０３８号公報）に記載されているように、ワイヤボンディングに代わる接続信頼性の高い配線構造を低コストで実現することを目的として、搭載部材（回路基板、リードフレーム等）に搭載した半導体素子の周囲に流動性の樹脂材料をディスペンサで吐出して、半導体素子の上面と配線基板の表面との間を傾斜面でつなぐ樹脂スロープを形成した後、半導体素子上面の電極と配線基板のパッドとの間を接続する配線パターンを液滴吐出法により樹脂スロープ上に形成する配線技術が提案されている。
更に、特許文献２（特開２００５−５０９１１号公報）では、液滴吐出法により形成する配線パターンの位置精度を向上させることを目的として、リードフレームとこれに搭載した１つの半導体素子を撮像装置で撮像してその撮像画像から半導体素子上面の電極とリードフレームの位置を認識して、両者を接続する配線パターンの位置を決めて、配線パターンを液滴吐出法により形成することが提案されている。
特許第３９９２０３８号公報 特開２００５−５０９１１号公報
近年の半導体素子は、益々、小型化が進み、例えばＬＥＤチップ等のように、数１００μｍ程度の超小型の半導体素子が増えてきている。このような超小型の半導体素子を撮像装置で撮像して画像処理しても、該半導体素子が搭載されるリードフレーム等の搭載部材の表面の凹凸によって照明光が乱反射するため、超小型の半導体素子を画像認識することは難しかった。
そこで、本発明が解決しようとする課題は、搭載部材に搭載された半導体素子を明瞭に画像認識できる半導体素子画像認識装置及び半導体素子画像認識方法を提供することである。
上記課題を解決するために、請求項１に係る発明は、半導体素子の周囲を樹脂で取り囲むように搭載した半導体素子搭載物をその装着面側から撮像装置で撮像して該半導体素子の形状を画像認識する半導体素子画像認識装置において、前記半導体素子搭載物の装着面に光を照射する光源を備え、前記半導体素子の周囲を取り囲む樹脂には、前記光源から照射された光により蛍光を発する蛍光体が混入され、前記撮像装置には、前記半導体素子搭載物の装着面で反射された反射光をカットして前記樹脂中の蛍光体からの蛍光を透過させる光学フィルタが装着され、前記光源から前記半導体素子搭載物の装着面に光を照射して前記半導体素子の周囲を取り囲む樹脂中の蛍光体を発光させた状態で、該半導体素子搭載物の装着面を前記光学フィルタを通して前記撮像装置で撮像して、前記蛍光体の蛍光で明るくなった前記樹脂で取り囲まれた前記半導体素子の形状を画像認識するようにしたものである。
この構成では、半導体素子の周囲を取り囲む樹脂に蛍光体が混入され、撮像対象となる半導体素子搭載物の装着面で反射された反射光をカットして蛍光体からの蛍光を透過させる光学フィルタが撮像装置に装着されているため、光源から半導体素子搭載物の装着面に光を照射して樹脂中の蛍光体を発光させた状態で、半導体素子搭載物の装着面を光学フィルタを通して撮像装置で撮像すれば、画像認識を難しくする原因となる反射光をカットして、蛍光体の蛍光で明るくなった樹脂で取り囲まれた半導体素子の形状（暗く写る部分）を明瞭に画像認識することができる。これにより、搭載部材に搭載された半導体素子が小さくても、該半導体素子を明瞭に画像認識することができる。
本発明は、半導体素子の周囲を樹脂で取り囲み、該半導体素子の装着面を露出させた半導体素子搭載物であれば、半導体素子の種類を問わず、適用可能であり、例えば、ＬＥＤ等の発光素子にも適用可能である。
この場合、半導体素子の画像認識のためのみに蛍光体を樹脂に混入しても良いが、ＬＥＤ等の発光素子では、請求項２のように、発光素子の周囲を取り囲む透明樹脂に、発光素子の発光色（光の波長）を変える手段として蛍光体を混入したものがある。このような発光素子の画像認識に本発明を適用すれば、発光素子の発光色を変えるために透明樹脂に混入した蛍光体を、発光素子の画像認識のための蛍光体としても兼用でき、発光素子パッケージの製造工数を増加させることなく、本発明を適用できる。
また、請求項３のように、撮像装置で半導体素子搭載物を撮像した画像に基づいて半導体素子の位置を画像認識するようにしても良い。本発明では、半導体素子の形状を明瞭に画像認識できるため、画像認識した半導体素子の形状から該半導体素子の位置を精度良く認識することができる。
また、請求項４のように、撮像装置で半導体素子搭載物を撮像した画像に基づいて半導体素子の周囲を取り囲む樹脂の形状を画像認識して該樹脂の充填不良の有無を判定するようにしても良い。撮像装置で撮像した画像は、蛍光体が混入された樹脂のみが明るく写るため、樹脂の形状を明瞭に画像認識でき、その樹脂の形状から該樹脂の充填不良の有無を判定することができる。
また、請求項５のように、樹脂上に半導体素子の装着面側の電極部と接続する配線を液滴吐出法で形成しても良い。本発明では、半導体素子の形状、位置やその周囲を取り囲む樹脂の形状、位置を明瞭に画像認識できるため、半導体素子が小さくても、半導体素子の装着面側の電極部の位置を精度良く判定して、樹脂上に半導体素子の装着面側の電極部と接続する配線を液滴吐出法で精度良く形成することができる。
また、請求項６のように、本発明を適用する半導体素子搭載物は、半導体素子の装着面側が露出するように搭載された構造のものが半導体素子の形状を画像認識しやすいが、半導体素子の装着面側が露出していない半導体素子搭載物であっても、半導体素子の装着面側が蛍光体混入樹脂で覆われていなければ、本発明を適用可能である。
尚、請求項７に係る発明は、請求項１に係る「半導体素子画像認識装置」の発明と実質的に同一の技術思想を、カテゴリーの異なる「半導体素子画像認識方法」の発明として記載したものである。
図１は本発明の一実施例を示すＬＥＤ素子画像認識装置の斜視図である。 図２はＬＥＤ搭載構造を図４のＡ−Ａ線に沿って示す断面図である。 図３は図４のＢ−Ｂ線に沿って示す断面図である。 図４はＬＥＤ搭載構造の平面図である。
以下、本発明を実施するための形態をＬＥＤ素子画像認識装置に適用して具体化した一実施例を説明する。
まず、図２乃至図４に基づいて撮像対象であるＬＥＤ搭載物（半導体素子搭載物）の構造を説明する。
搭載部材１１は、リードフレーム、回路基板等により形成され、その所定位置に素子搭載凹部１２が形成されている。この搭載部材１１の素子搭載凹部１２の底面中央部には、半導体素子であるＬＥＤ素子１３（発光素子）がダイボンディング（接合）されている。素子搭載凹部１２の深さ寸法（高さ寸法）は、ＬＥＤ素子１３の高さ寸法とほぼ同一に設定され、素子搭載凹部１２内に搭載したＬＥＤ素子１３の装着面側（上面側）の電極部１４が搭載部材１１の装着面側（上面側）の電極部１５とほぼ同じ高さとなっている。
搭載部材１１の素子搭載凹部１２内のうちのＬＥＤ素子１３の周囲に、透明な絶縁性樹脂１６がインクジェット、ディスペンサ等の液滴吐出法により充填されている。これにより、素子搭載凹部１２内に搭載したＬＥＤ素子１３は、その周囲が絶縁性樹脂１６で取り囲まれ、該ＬＥＤ素子１３の装着面のみが露出した状態となっている。透明な絶縁性樹脂１６には、ＬＥＤ素子１３の周囲から放射される光を他の波長（色）の光に変換する蛍光体が混入されている。
ＬＥＤ素子１３の装着面側の電極部１４と搭載部材１１の装着面側の電極部１５との間をつなぐ配線経路は、絶縁性樹脂１６で平坦化され、該配線経路上に、配線１７がＬＥＤ素子１３の装着面側の電極部１４と搭載部材１１の装着面側の電極部１５とに跨がって形成されている。この配線１７は、インクジェット、ディスペンサ等の液滴吐出法により導電性のインク（Ａｇ等の導体粒子を含むインク）を吐出して形成されている。尚、配線１７と絶縁性樹脂１６との間に、配線１７の密着性等を高めるための下地層（図示せず）を形成しても良い。
図２乃至図４には、ＬＥＤ素子１３の１個分のＬＥＤ搭載構造しか図示されていないが、生産ラインで生産する際には、図１に示すように、１枚の搭載部材１１に多数のＬＥＤ素子１３が所定ピッチで搭載されて多数のＬＥＤパッケージが一体に生産され、生産終了後に、最終的に各ＬＥＤパッケージが１個ずつ分割され、回路基板等に実装される。
撮像対象物であるＬＥＤ素子１３の搭載部材１１を撮像する際には、撮像装置２１を搭載部材１１の上方に配置すると共に、ＬＥＤ素子１３の搭載部材１１の装着面に光（例えば紫外光、青色光等）を照射してＬＥＤ素子１３の周囲を取り囲む絶縁性樹脂１６中の蛍光体を発光させる光源２３を配置する。撮像装置２１には、ＬＥＤ素子１３の搭載部材１１の装着面で反射された反射光をカットして絶縁性樹脂１６中の蛍光体からの蛍光を透過させる光学フィルタ２２を装着する。
撮像時には、光源２３からＬＥＤ素子１３の搭載部材１１の装着面に光を照射してＬＥＤ素子１３の周囲を取り囲む絶縁性樹脂１６中の蛍光体を発光させた状態で、ＬＥＤ素子１３の搭載部材１１の装着面を光学フィルタ２２を通して撮像装置２１で撮像して、蛍光体の蛍光で明るくなった絶縁性樹脂１６で取り囲まれたＬＥＤ素子１３の形状を画像認識すると共に、ＬＥＤ素子１３の位置を画像認識する。更に、撮像装置２１の撮像画像に基づいてＬＥＤ素子１３の周囲を取り囲む絶縁性樹脂１６の形状を画像認識して該絶縁性樹脂１６の充填不良の有無を判定する。
以上説明した本実施例によれば、ＬＥＤ素子１３の周囲を取り囲む絶縁性樹脂１６に蛍光体が混入され、撮像対象となるＬＥＤ素子１３の搭載部材１１の装着面で反射された反射光をカットして蛍光体からの蛍光を透過させる光学フィルタ２２が撮像装置２１に装着されているため、光源２３からＬＥＤ素子１３の搭載部材１１の装着面に光を照射して絶縁性樹脂１６中の蛍光体を発光させた状態で、ＬＥＤ素子１３の搭載部材１１の装着面を光学フィルタ２２を通して撮像装置２１で撮像すれば、画像認識を難しくする原因となる反射光をカットして、蛍光体の蛍光で明るくなった絶縁性樹脂１６で取り囲まれたＬＥＤ素子１３の形状（暗く写る部分）を明瞭に画像認識することができる。これにより、搭載部材１１に搭載されたＬＥＤ素子１３が小さくても、該ＬＥＤ素子１３を明瞭に画像認識することができる。
しかも、撮像装置２１で撮像した画像は、蛍光体が混入された絶縁性樹脂１６のみが明るく写るため、絶縁性樹脂１６の形状を明瞭に画像認識でき、その絶縁性樹脂１６の形状から該絶縁性樹脂１６の充填不良の有無を判定することができる。
更に、本実施例では、ＬＥＤ素子１３の形状、位置やその周囲を取り囲む絶縁性樹脂１６の形状、位置を明瞭に画像認識できるため、ＬＥＤ素子１３が小さくても、該ＬＥＤ素子１３の装着面側の電極部１４の位置を精度良く判定して、絶縁性樹脂１６上にＬＥＤ素子１３の装着面側の電極部１４と接続する配線１７を液滴吐出法で精度良く形成することができる利点がある。
但し、本発明は、液滴吐出法で配線１７を形成する構成に限定されず、ワイヤボンディングで配線しても良いことは言うまでもない。
また、本実施例では、ＬＥＤ素子１３の周囲を取り囲む透明な絶縁性樹脂１６に、ＬＥＤ素子１３の発光色を変える手段として蛍光体を混入し、該ＬＥＤ素子１３を画像認識するようにすれば、ＬＥＤ素子１３の発光色を変えるために透明な絶縁性樹脂１６に混入した蛍光体を、ＬＥＤ素子１３の画像認識のための蛍光体としても兼用でき、ＬＥＤパッケージの製造工数を増加させることなく、本発明を適用できる利点がある。
但し、本発明は、ＬＥＤ素子等の半導体素子の画像認識のためのみに蛍光体を樹脂に混入した構成としても良い。
また、本実施例では、搭載部材１１の素子搭載凹部１２内にＬＥＤ素子１３を搭載して、該素子搭載凹部１２内のうちのＬＥＤ素子１３の周囲に、透明な絶縁性樹脂１６を充填するようにしたが、搭載部材（回路基板、リードフレーム等）の平坦面上に搭載したＬＥＤ素子等の半導体素子の周囲に、蛍光体を混入した流動性の樹脂材料をディスペンサで吐出して、半導体素子の装着面と配線基板の表面との間を傾斜面でつなぐ蛍光体混入樹脂スロープを形成した後、半導体素子の装着面側の電極と配線基板のパッドとの間を接続する配線パターンを液滴吐出法により蛍光体混入樹脂スロープ上に形成する構成としても良い。この構成でも、半導体素子の周囲が蛍光体混入樹脂スロープで取り囲まれているため、半導体素子を明瞭に認識できる。
また、本発明を適用する半導体素子搭載物は、半導体素子の装着面側が露出するように搭載された構造のものが半導体素子の形状を画像認識しやすいが、半導体素子の装着面側が露出していない半導体素子搭載物であっても、半導体素子の装着面側が蛍光体混入樹脂で覆われていなければ、本発明を適用可能である。
その他、本発明は、ＬＥＤ素子に限定されず、半導体素子の周囲を樹脂で取り囲むように搭載した半導体素子搭載物であれば、半導体素子の種類を問わず、適用可能である等、要旨を逸脱しない範囲内で種々変更して実施できる。
１１…搭載部材、１２…素子搭載凹部、１３…ＬＥＤ素子（半導体素子）、１４…電極部、１５…電極部、１６…絶縁性樹脂、１７…配線、２１…撮像装置、２２…光学フィルタ、２３…光源

Claims (7)

  1. 半導体素子の周囲を樹脂で取り囲むように搭載した半導体素子搭載物をその装着面側から撮像装置で撮像して該半導体素子の形状を画像認識する半導体素子画像認識装置において、
    前記半導体素子搭載物の装着面に光を照射する光源を備え、
    前記半導体素子の周囲を取り囲む樹脂には、前記光源から照射された光により蛍光を発する蛍光体が混入され、
    前記撮像装置には、前記半導体素子搭載物の装着面で反射された反射光をカットして前記樹脂中の蛍光体からの蛍光を透過させる光学フィルタが装着され、
    前記光源から前記半導体素子搭載物の装着面に光を照射して前記半導体素子の周囲を取り囲む樹脂中の蛍光体を発光させた状態で、該半導体素子搭載物の装着面を前記光学フィルタを通して前記撮像装置で撮像して、前記蛍光体の蛍光で明るくなった前記樹脂で取り囲まれた前記半導体素子の形状を画像認識することを特徴とする半導体素子画像認識装置。
  2. 前記半導体素子は、発光素子であり、
    前記半導体素子の周囲を取り囲む前記樹脂は、透明樹脂であり、該樹脂に混入された前記蛍光体は、前記発光素子の周囲から放射される光を他の波長の光に変換する蛍光体であることを特徴とする請求項１に記載の半導体素子画像認識装置。
  3. 前記撮像装置で前記半導体素子搭載物を撮像した画像に基づいて前記半導体素子の位置を画像認識する手段を備えていることを特徴とする請求項１又は２に記載の半導体素子画像認識装置。
  4. 前記撮像装置で前記半導体素子搭載物を撮像した画像に基づいて前記半導体素子の周囲を取り囲む前記樹脂の形状を画像認識して該樹脂の充填不良の有無を判定する手段を備えていることを特徴とする請求項１乃至３のいずれかに記載の半導体素子画像認識装置。
  5. 前記樹脂上に前記半導体素子の装着面側の電極部と接続する配線が液滴吐出法で形成されていることを特徴とする請求項１乃至４のいずれかに記載の半導体素子画像認識装置。
  6. 前記半導体素子搭載物には、前記半導体素子の装着面側が露出するように搭載されていることを特徴とする請求項１乃至５のいずれかに記載の半導体素子画像認識装置。
  7. 半導体素子の周囲を樹脂で取り囲むように搭載した半導体素子搭載物をその装着面側から撮像装置で撮像して該半導体素子の形状を画像認識する半導体素子画像認識方法において、
    前記半導体素子の周囲を取り囲む樹脂には、光源から照射された光により蛍光を発する蛍光体を混入すると共に、前記撮像装置には、前記半導体素子搭載物の装着面で反射された反射光をカットして前記樹脂中の蛍光体からの蛍光を透過させる光学フィルタを装着し、
    前記光源から前記半導体素子搭載物の装着面に光を照射して前記半導体素子の周囲を取り囲む樹脂中の蛍光体を発光させた状態で、該半導体素子搭載物の装着面を前記光学フィルタを通して前記撮像装置で撮像して、前記蛍光体の蛍光で明るくなった樹脂で取り囲まれた前記半導体素子の形状を画像認識することを特徴とする半導体素子画像認識方法。
JP2011263815A 2011-12-01 2011-12-01 半導体素子画像認識装置及び半導体素子画像認識方法 Active JP5829501B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011263815A JP5829501B2 (ja) 2011-12-01 2011-12-01 半導体素子画像認識装置及び半導体素子画像認識方法
PCT/JP2012/080581 WO2013080956A1 (ja) 2011-12-01 2012-11-27 半導体素子画像認識装置及び半導体素子画像認識方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011263815A JP5829501B2 (ja) 2011-12-01 2011-12-01 半導体素子画像認識装置及び半導体素子画像認識方法

Publications (2)

Publication Number Publication Date
JP2013117390A JP2013117390A (ja) 2013-06-13
JP5829501B2 true JP5829501B2 (ja) 2015-12-09

Family

ID=48535411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011263815A Active JP5829501B2 (ja) 2011-12-01 2011-12-01 半導体素子画像認識装置及び半導体素子画像認識方法

Country Status (2)

Country Link
JP (1) JP5829501B2 (ja)
WO (1) WO2013080956A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355166B2 (en) 2016-03-23 2019-07-16 Korea Photonics Technology Institute Light-emitting diode structure, transfer assembly, and transfer method using the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016080474A (ja) * 2014-10-15 2016-05-16 東京エレクトロン株式会社 液滴検査装置、液滴検査方法、プログラム及びコンピュータ記憶媒体
CN105161436B (zh) * 2015-09-11 2018-05-22 柯全 倒装芯片的封装方法
JP7446156B2 (ja) * 2020-05-21 2024-03-08 三菱電機株式会社 半導体装置、電力変換装置、半導体装置の検査方法、半導体装置の製造方法、学習装置および推論装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2969401B2 (ja) * 1991-10-29 1999-11-02 株式会社新川 ボンデイングワイヤ検査装置
JPH10267628A (ja) * 1997-01-23 1998-10-09 Hitachi Ltd ３次元形状検出方法およびその装置並びに基板の製造方法
JPH11345865A (ja) * 1998-06-01 1999-12-14 Sony Corp 半導体製造装置
JP2008197026A (ja) * 2007-02-15 2008-08-28 Sharp Corp 透明樹脂の検査方法および検査装置
JP2009180524A (ja) * 2008-01-29 2009-08-13 Konica Minolta Medical & Graphic Inc 測定装置及び測定方法
CN102076267B (zh) * 2008-07-08 2013-02-06 株式会社日立制作所 光计测装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355166B2 (en) 2016-03-23 2019-07-16 Korea Photonics Technology Institute Light-emitting diode structure, transfer assembly, and transfer method using the same

Also Published As

Publication number Publication date
WO2013080956A1 (ja) 2013-06-06
JP2013117390A (ja) 2013-06-13

Similar Documents

Publication Publication Date Title
US10763245B2 (en) Optoelectronic component with a first potting material covering parts of a first optoelectronic semiconductor chip and a second potting material covering the first potting material
JP6073428B2 (ja) オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
US9490398B2 (en) Manufacturing method of light emitting device in a flip-chip configuration with reduced package size
JP6063610B2 (ja) オプトエレクトロニクス部品の製造方法
EP3944314A1 (en) Light-emitting device package and application thereof
US9105771B2 (en) Method for producing at least one optoelectronic semiconductor component
TWI648880B (zh) 形成發光裝置之方法
CN113597675A (zh) 发光元件封装件及其应用
JP5550886B2 (ja) Ｌｅｄ発光装置
JP5829501B2 (ja) 半導体素子画像認識装置及び半導体素子画像認識方法
US9490184B2 (en) Light emitting device and manufacturing method thereof
US9620694B2 (en) Optoelectronic component
US9903539B2 (en) Circuit board element having at least one LED
US10566511B2 (en) Light-emitting device and method of manufacturing the same
JP2012186274A (ja) 発光装置、ｌｅｄチップ、ｌｅｄウェハ、およびパッケージ基板
JP2009080978A (ja) 照明装置
KR20120038723A (ko) 발광소자 패키지의 제조방법
US20190348582A1 (en) Optoelectronic package
JP2007311401A (ja) Ｌｅｄ発光デバイス及びその製造方法
KR20130110212A (ko) 다수의 반도체 소자를 제조하기 위한 제조 방법
KR101694374B1 (ko) 반도체 발광소자, 이의 제조방법, 및 이를 가지는 광원모듈
WO2013153945A1 (ja) 発光装置およびその製造方法
US20200035657A1 (en) Electroluminescent device and method of manufacturing the same
US20160233200A1 (en) Production of an Optoelectronic Component
US11335842B2 (en) Chip-scale packaging light-emitting device with electrode polarity identifier and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151022

R150 Certificate of patent or registration of utility model

Ref document number: 5829501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250