KR20130110212A - 다수의 반도체 소자를 제조하기 위한 제조 방법 - Google Patents

다수의 반도체 소자를 제조하기 위한 제조 방법 Download PDF

Info

Publication number
KR20130110212A
KR20130110212A KR1020137019890A KR20137019890A KR20130110212A KR 20130110212 A KR20130110212 A KR 20130110212A KR 1020137019890 A KR1020137019890 A KR 1020137019890A KR 20137019890 A KR20137019890 A KR 20137019890A KR 20130110212 A KR20130110212 A KR 20130110212A
Authority
KR
South Korea
Prior art keywords
manufacturing
converter
radiation
semiconductor chips
semiconductor devices
Prior art date
Application number
KR1020137019890A
Other languages
English (en)
Inventor
한스-크리스토프 갈마이어
귄터 슈파트
헤르베르트 브룬너
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20130110212A publication Critical patent/KR20130110212A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 다수의 방사선 방출 반도체 소자(10)를 제조하기 위한 제조 방법과 관련이 있으며, 상기 소자들은 각각 적어도 하나의 반도체 칩(1) 및 적어도 하나의 변환기 박막(converter lamina)(2)을 포함한다. 상기 목적을 위해서, 웨이퍼 어셈블리(wafer assembly)(10a) 안에 다수의 반도체 칩(1)이 제공되고, 상기 반도체 칩 각각은 1차 방사선을 방출하기에 적합하다. 또한, 공동의 캐리어(2a) 상에는 다수의 변환기 박막(2)이 제공되고, 상기 변환기 박막 각각은 상기 1차 방사선을 2차 방사선으로 변환하기에 적합하며, 이때 자동화 방법에 의해서 변환기 박막(2)이 각각 하나의 반도체 칩(1) 또는 다수의 반도체 칩(1) 상에 장착된다.

Description

다수의 반도체 소자를 제조하기 위한 제조 방법 {METHOD FOR PRODUCING A PLURALITY OF SEMICONDUCTOR COMPONENTS}
본 발명은 다수의 반도체 소자를 제조하기 위한 제조 방법과 관련이 있으며, 상기 반도체 소자들은 반도체 칩 및 변환기 박막(converter lamina)을 포함한다.
반도체 칩 및 변환기 박막을 포함하는 반도체 소자의 경우에, 상기 반도체 칩은 작동 중에 1차 방사선을 방출하며, 이때 상기 변환기 박막은 상기 1차 방사선의 적어도 일부를 다른 파장의 2차 방사선으로 변환한다. 그 결과로 생성되는 방사선은 상기 변환기 박막으로부터 전달된 1차 방사선 및 생성된 2차 방사선의 중첩으로 얻어진다. 따라서 예를 들어, 백색 광을 방사하는 반도체 소자들이 생성될 수 있다.
상기와 같은 소자들을 제조하는 경우에, 대부분 스크린 프린팅 방법에 의해 변환기 박막이 반도체 칩 상에 직접 제공된다. 그러나 이 경우, 단점적으로는 소자로부터 방출된 방사선의 색 위치가 변동될 수 있다. 또한, 변환기 박막이 반도체 칩 상에 직접 제공됨으로써, 결함 있는 변환기 박막이 작동하는 반도체 칩 상에 제공되거나 또한 반대로도 증착이 이루어져, 소자의 컴포넌트의 일부 불필요한 파손이 야기될 수 있다는 점 역시 단점으로 작용한다.
변환기 박막을 반도체 칩 상에 직접 제공하는 경우에 단점적으로는, 원하는 방출 특성을 갖는 소자를 얻기 위하여, 자체적인 변환 특성에 따라 변환기 박막을 반도체 칩에 목표한 대로 할당하는 것이 불가능하다.
본 출원의 과제는, 변환기 박막이 목표한 바대로 반도체 칩과 조합될 수 있고, 동시에 소자의 컴포넌트의 파손이 감소하는 방법을 제시하는 것이다.
상기 과제들은 특히 청구항 1의 특징들을 갖는 제조 방법에 의해 해결된다. 상기 제조 방법의 바람직한 개선 실시예들은 종속 청구항들의 대상이다.
하나의 개선 실시예에서, 각각 적어도 하나의 반도체 칩 및 적어도 하나의 변환기 박막을 포함하는 다수의 방사선 방출 반도체 소자를 제조하기 위한 제조 방법은 아래의 공정 단계들을 포함한다:
a) 웨이퍼 어셈블리(wafer assembly) 안에 각각 1차 방사선을 방출하기에 적합한 다수의 반도체 칩을 제공하는 단계,
b) 공동의 캐리어 상에 각각 상기 1차 방사선을 2차 방사선으로 변환하기에 적합한 다수의 변환기 박막을 제공하는 단계, 그리고
c) 자동화 방법에 의해서 변환기 박막을 각각 하나의 반도체 칩 또는 다수의 반도체 칩 상에 장착하는 단계.
이 경우, 하나의 변환기 박막은 각각 정확히 하나의 반도체 칩 상에 장착될 수 있다. 대안적으로는 다수의 반도체 칩 다음에 공동의 변환기 박막이 배치될 수도 있다.
따라서, 변환기 박막들은 개별적으로 제조된 박막들이다. "개별적으로 제조된 박막"이라는 표현은 특히, 소자의 나머지 구성 부품들과 분리되어 제조된 박막을 의미한다. 그에 따라, 박막은 시간적으로 나머지 소자의 제조 이전에, 동시에 또는 이후에 제조될 수 있다. 본 출원서에서 "박막"이라는 용어에는 개별적으로 제조되고 칩 상에 배치될 수 있는 박막 형태의 유연한 층들도 해당된다.
특히, 변환기 박막은 반도체 칩으로부터 방출된 1차 방사선의 일부가 다른 파장의 방사선으로 변환되는 박막이다. 변환기 박막은 방사선 투과성을 갖는 매트릭스 재료 및 상기 매트릭스 재료 내에 주입된 발광 물질을 포함할 수 있다. 이 경우, 매트릭스 재료는 변환기 박막의 기계적인 특성들을 결정한다. 매트릭스 재료로는 특히, 방사선 안정적이고 투명한 재료가 고려된다. 매트릭스 재료는 예를 들어 열가소성 또는 열경화성 플라스틱(예컨대 실리콘) 또는 세라믹이다. 통상적으로 매트릭스 재료의 굴절률은, 변환기 박막을 반도체 칩 상에 제공한 이후에 원하지 않은 분산 효과(scattering effect)가 발생하지 않도록 선택된다.
매트릭스 재료 내에 주입되거나 매립되어 있는 발광 물질들은 예를 들어 간행물 WO 98/12757 A1에 기재되어 있으며, 이러한 점에서 상기 간행물의 공개 내용은 본 출원서에 인용의 방식으로 수용된다.
반도체 칩들은 각각 활성층을 구비하고, 상기 활성층은 방사선을 발생하기 위해 바람직하게 pn-전이부, 이중 헤테로 구조물, 단일 양자 웰 구조물(SQW, single quantum well) 또는 다중 양자 웰 구조물(MQW, multi quantum well)을 포함한다. 이 경우, "웰 구조물"이라는 표현은, 양자화의 차원(dimensionality)과 관련하여 아무런 의미를 갖지 않는다. 상기 웰 구조물은 특히, 양자 웰(quantum well), 양자 선(quantum wire) 및 양자 점(quantum dot) 그리고 상기 구조물들의 각각의 조합을 포함한다.
반도체 칩들의 층들은 각각 바람직하게 Ⅲ/Ⅴ-반도체를 포함한다. 이 경우, 반도체 칩들은 웨이퍼 어셈블리 안에 제조되었다. 웨이퍼 어셈블리는 특히, 케이싱 처리(casing)되지 않은 다수의 반도체 칩을 구비한 모든 배열체를 말한다. 상기 어셈블리는 예를 들어 반도체 웨이퍼, 특히 다수의 개별 반도체 칩을 구비한 소잉 처리(sawing)되지 않은 반도체 웨이퍼일 수 있다. 마찬가지로 상기 웨이퍼 어셈블리는 캐리어일 수 있으며, 상기 캐리어 상에는, 이 캐리어의 추가적인 프로세싱을 구현하기 위해 케이싱 처리는 되지 않았지만 이미 개별화된 다수의 반도체 칩이 제공되어 있다.
웨이퍼 어셈블리 상에는 변환기 박막들이 개별적으로 또는 함께 하나의 부품으로 제공될 수 있고, 이 경우 후속해서는 상기 웨이퍼 어셈블리가 분리된다. 이 경우, 반도체 칩들과 경우에 따라서는 변환기 박막들이 함께 분리될 수 있다.
변환기 박막들 및 반도체 칩들의 제조 공정을 분리함으로써, 특히 최종 제품의 방사선의 색 위치 분포가 더 우수하게 조절될 수 있는 제조 방법이 달성될 수 있다. 또한, 예를 들어 변환기 박막들 또는 반도체 칩들과 같은 결함 있는 컴포넌트들의 파손이 감소하는데, 그 이유는 변환기 박막들을 각각의 반도체 칩과 조합하기 이전에, 상기 변환기 박막들 및 반도체 칩들이 검사되고 경우에 따라서는 분류될 수 있기 때문이다.
이와 같이 제조된 소자는 특히 칩에 가까운 변환을 장점으로 갖는데, 이 경우 색 위치 분포 폭이 좁은 백색의 스펙트럼 범위에서 방사선을 방출하는 소자들이 달성될 수 있다. 반도체 칩들을 변환기 박막들과 목표한 바대로 조합됨으로써, 소자의 최대 방사선 효율이 달성될 수 있다. 또한, 상기 제조 방법은 반도체 칩의 콘택팅시, 예를 들어 본딩 와이어를 이용한 콘택팅시 변환 비용이 적고 문제점들이 감소되는 것을 특징으로 한다. 또한 변환기 박막들 및 반도체 칩들의 제조 공정 분리는, 변환기 박막을 반도체 칩에 목표한 바대로 조합함으로써 유연성이 증가한다는 장점을 갖는다.
변환기 박막들은 평탄하게 형성될 수 있거나 3차원적인 구조화를 가질 수 있다. 따라서, 변환기 박막은 평면형 박막으로 형성될 수 있고, 이때 상기 박막의 출력 표면은 평면형으로 형성되어 있다. 대안적으로는 원하는 광 커플링을 위해 박막의 출력 표면이 3차원적인 구조, 예를 들어 렌즈 형태의 구조, 곡선 구조 또는 주름진 구조를 가질 수 있다.
변환기 박막들은 예를 들어 세라믹 또는 실리콘을 함유할 수 있다.
다수의 변환기 박막이 동시에 제조된다.
하나의 개선 실시예에서는 변환기 박막을 반도체 칩 상에 장착하기 위해서 종래의 픽-앤-플레이스 방법(pick-and-place method)이 사용되고, 상기 픽-앤-플레이스 방법의 기본 원리는 반도체 소자 장착 기술, 특히 칩 장착 기술에서 잘 알려져 있으므로, 본 발명에서는 상세하게 설명되지 않는다.
하나의 추가 개선 실시예에서는 공정 단계 b) 이후에 그리고 공정 단계 c) 이전에 아래의 공정 단계들이 실시된다:
b1) 각각의 변환기 박막의 방사선 변환율(conversion rate)을 측정하는 단계,
b2) 방사선 변환율에 따라 변환기 박막들을 다수의 박막 그룹으로 분류하는 단계,
b3) 다수의 반도체 칩 그룹을 제공하는 단계(이때 각각의 그룹에는 오로지 정해진 1차 방사선을 방출하는 반도체 칩들만 존재함),
b4) 하나의 변환기 박막 그룹을 하나의 반도체 칩 그룹에 할당함으로써, 변환기 박막 및 반도체 칩의 각각의 조합에 의해 사전 결정된 색 위치 영역의 방사선이 발생되는 단계.
상기와 같은 방법은 특히, 최종 제품의 방사선의 색 위치 분포가 더 우수하게 조절될 수 있는 것을 특징으로 한다. 특히, 모든 박막이 동일한 변환율 또는 같은 변환율 범위 내에 있는 하나의 변환율을 갖는 하나의 변환기 박막 그룹을 모든 반도체 칩이 동일한 1차 방사선 또는 같은 방출 범위 내에 있는 1차 방사선을 갖는 하나의 반도체 칩 그룹에 할당함으로써, 비교적 간단한 방식으로 그룹 내에 매우 작은 색 위치 변동을 갖는 반도체 소자들의 그룹들이 생성될 수 있다.
하나의 개선 실시예에서는 박막 그룹과 반도체 그룹의 각각의 조합의 방사선이 공통적인 색 위치 영역 내에, 특히 백색 색 위치 영역에 있다.
하나의 개선 실시예에서는 변환기 박막들이 각각 투명한 실리콘층에 의해 개별 반도체 칩 상에 고정된다. 상기 실리콘층은 특히 제트 공정(jet process)에 의해서 반도체 칩 상에 배치된다. 이 경우, 실리콘층은 바람직하게 변환기 박막들을 반도체 칩들 상에 장착하기 이전에 제공된다.
대안적으로는 변환기 박막들이 실리콘과 같은 또는 유사한 열적 특성, 광학적 특성 그리고 점착 특성을 갖는 재료로 이루어진 층에 의해서 각각 제공될 수 있다.
하나의 개선 실시예에서는 실리콘층이 각각의 반도체 칩 상에 점적(點適)으로 형성되어 제공된다. 이 경우, 각각의 점적은 바람직하게 5nl(5nl 포함) 내지 20nl(20nl 포함) 크기의 점적으로서 형성되어 있다. 이 경우, 점적의 크기 및 팽창은 자동적으로 모니터링됨으로써, 결과적으로 상기 점적의 크기는 사전 결정된 범위에서 바람직하게 전혀 벗어나지 않거나 현저하게 벗어나지 않게 된다. 이 경우, 실리콘층은 주기적으로 반도체 칩들 상에 제공된다. 특히, 각각의 반도체 칩 상에 정확히 하나의 실리콘 점적이 제공된다.
대안적으로는 실리콘층 또는 실리콘과 적어도 유사한 특성들을 갖는 재료로 이루어진 층이 제트 공정, 스탬핑 공정(stamping process) 또는 프린팅 공정(printing process)에 의해서 각각의 반도체 칩 상에 제공될 수 있다. 또한, 변환기 박막들을 반도체 칩들 상에 제공하기 이전에, 실리콘층 또는 실리콘과 적어도 유사한 특성들을 갖는 재료로 이루어진 층이 변환기 박막의 한 측에 배치될 가능성이 존재하며, 그 다음에는 상기 층과 함께 변환기 박막들이 반도체 칩들 상에 직접 제공될 수 있다.
하나의 개선 실시예에서는 변환기 박막들을 반도체 칩들 상에 장착하기 이전에, 실리콘층이 각각의 반도체 칩 상에 제공되었는지 조사된다. 이 경우, 어떠한 실리콘층도 칩 상에 제공되지 않았다는 사실이 확인되면, 그 다음의 프로세싱 방법에서 상기 칩 상에는 변환기 박막이 제공되지 않는다. 실리콘층이 각각의 반도체 칩 상에 제공되었는지는 예를 들어 편광 필터(polarizing filter)를 갖는 카메라 렌즈에 의해서 조사된다. 그럼으로써, 실리콘을 포함하지 않는 반도체 칩 상에는 변환기 박막이 제공되지 않을 수 있다.
하나의 개선 실시예에서는 변환기 박막들이, 후속하여 반도체 칩들 상에 장착될 수 있도록 각각 진공 공정에 의해서 공동의 캐리어로부터 분리된다. 그럼으로써, 변환기 박막이 니들 없이 수용되는 기술이 달성될 수 있으며, 상기 기술은 특히 유연한 실리콘층들로 형성되어 있는 변환기 박막들과 관련이 있다. 그럼으로써, 종래의 방식으로 사용되었던 니들로 인해 발생 가능한 손상들이 방지될 수 있다.
변환기 박막들을 공동의 캐리어로부터 분리하기 위해서는 접착층이 사용되며, 상기 접착층은 공동의 캐리어와 변환기 박막 사이에 배치되고, 이때 상기 변환기 박막들을 분리하기 위해 상기 접착층의 점착성은 가열 공정에 의해 감소하거나 제거된다. 가열을 위해서는 소위 가열 스탬프가 사용된다. 상기 가열 스탬프는 공동의 캐리어 아래로 가이드 됨으로써, 결과적으로 접착층은 팽창하여 자체 점착성을 잃어버리게 된다. 그 다음에는 진공 공정에 의해서 변환기 박막들이 공동의 캐리어로부터 문제없이 분리될 수 있다.
하나의 개선 실시예에서는 변환기 박막을 반도체 칩들 상에 장착하기 이전에, 웨이퍼 어셈블리 안에서 상기 반도체 칩들의 위치 및 배향이 검출된다. 상기 검출된 위치들은 소위 기판 카드(substrate card)에 기록된다. 위치의 검출은 예를 들어 어셈블리 내부, 예컨대 어셈블리의 에지점들에 있는 마킹들에 의해서 이루어진다. 반도체 칩들의 배향과 관련해서는 특히 각각의 반도체 칩의 어떠한 지점들에 상부 콘택면이 형성되는지가 중요하다. 이 경우, 콘택층들은 각각 빈번하게 반도체 칩들의 에지 영역에 배치된다. 상기 데이터들도 검출되고 기록된다.
어셈블리 안의 한 위치가 반도체 칩을 전혀 포함하지 않으면, 상기 위치는 기판 카드에 기록됨으로써, 상기 위치에서 추가적인 프로세싱이 이루어지지 않는다.
하나의 개선 실시예에서는 변환기 박막들을 반도체 칩들 상에 장착하기 이전에, 공동의 캐리어 상에서 상기 변환기 박막들의 위치 및 배향이 검출된다. 상기 검출은 예를 들어 반도체 칩들의 에지 콘택면들의 제공된 범위 내에서 변환기 박막들의 리세스에 의해 또는 마킹에 의해 이루어진다.
하나의 개선 실시예에서는 변환기 박막들을 반도체 칩들 상에 장착히는 경우에, 각각의 변환기 박막의 배향이 반도체 칩들의 각각의 배향에 적합하게 매칭된다. 특히 변환기 박막들은 각각, 이 변환기 박막들의 리세스가 반도체 칩의 에지 콘택 위에 배치되는 방식으로 반도체 칩들 상에 배치된다.
변환기 박막의 배향 검출은 예를 들어 소위 업룩킹 카메라(uplooking camera, ULC)에 의해 이루어지는데, 상기 업룩킹 카메라는 당업자에게 잘 알려져 있으므로, 본 발명에서는 상세하게 논의되지 않는다. 변환기 박막들을 반도체 칩들 상에 장착하는 경우에, 특히 상기 변환기 박막들 또는 반도체 칩들의 회전이 고려됨으로써, 결과적으로 상기 변환기 박막들은 상기 반도체 칩들 상에 형태가 유사하게 제공된다.
개별 소자들을 완성한 이후에는 상기 소자들의 방출 특성들이 카메라 렌즈에 의해서 검사될 수 있다. 변환기 박막이 반도체 칩 상에서 비틀어진 상태로 또는 이동된 상태로 제공되어 있으면, 상기 소자들은 기판 카드에 "불량"으로 마킹될 수 있으며, 결과적으로 그 다음에 상기 소자들이 분류될 수 있다.
그 다음에는, 그 위에 칩들이 배치되어 있는 웨이퍼 어셈블리가 개별 소자들로 예를 들어 소잉 공정에 의해서 분리될 수 있고, 이때 상기 분리 이후에는 바람직하게 각각 하나의 소자가 그 위에 변환기 박막이 배치되어 있는 반도체 칩을 포함한다.
하나의 개선 실시예에서는 추가의 공정 단계 d)에서 바람직하게 분리된 반도체 소자들이 각각 하우징 바디 안에 배치된다. 원하는 적용예에 따라 원하는 하우징 바디 유형이 선택될 수 있다. 반도체 소자들이 장착된 다음에 후속해서 하우징 바디가 주조될 수 있다.
본 발명의 추가의 장점들 및 바람직한 개선 실시예들은 도 1 내지 도 3과 관련하여 기재된 아래의 실시예들에서 제시된다.
도 1은 본 발명에 따른 제조 방법에서 본 발명에 따른 장착 공정의 실시예에 대한 개략도이고,
도 2a 내지 도 2g는 각각 본 발명에 따른 제조 방법에서 반도체 칩 또는 변환기 박막의 개략도이며,
도 3은 본 발명에 따른 제조 방법과 관련된 개략적인 흐름도이다.
도면에서 동일하거나 동일한 작용을 하는 구성 부품들에는 각각 동일한 도면 부호가 제공될 수 있다. 도면에 도시된 구성 부품들 및 이 구성 부품들의 상호 크기 비율은 기본적으로 척도에 맞는 것으로 간주 될 수 없다. 오히려 예컨대 층, 구조물, 컴포넌트 및 영역과 같은 개별 구성 부품들은 도면에 대한 개관을 명확하게 할 목적으로 그리고/또는 도면에 대한 이해를 돕기 위하여 과도하게 두껍게 혹은 크게 치수 설계된 상태로 도시될 수 있다.
도 1에는 반도체 칩 및 변환기 박막을 포함하는 반도체 소자의 제조 방법에서 장착 공정의 개략도가 도시되어 있다. 상기와 같은 소자를 제조하기 위해서는, 도 1의 좌측 부분에 도시되어 있는 것과 같이 다수의 변환기 박막(2)이 공동의 캐리어(2a) 상에 제공된다. 이 경우, 공동의 캐리어(2a) 상에는 변환기 박막(2)들이 주기적으로, 예를 들어 매트릭스 형태로 배치되어 있다. 변환기 박막(2)들은 서로 간격을 가지며, 그 결과 상기 변환기 박막(2)들은 상호 직접 인접하지 않는다.
또한, 도 1의 우측 부분에서 커트-아웃(cut-out)으로 도시되어 있는 것과 같이 다수의 반도체 칩이 웨이퍼 어셈블리 안에 제공된다. 이 경우, 반도체 칩(1)들은 예를 들어 하우징(5) 안에 배치되어 있고, 이때 상기 하우징은 그 내부에 반도체 칩(1)이 배치되어 있는 리세스를 포함한다. 이 경우, 하우징 바디(5)의 리세스는 예를 들어 공기를 함유한다.
반도체 칩은 1차 방사선을 방출하기에 적합하다. 예를 들어 반도체 칩(1)은 청색 방사선을 방출한다. 변환기 박막(2)들은 반도체 칩/반도체 칩(1)들의 1차 방사선을 2차 방사선으로 변환하기에 적합하다. 예를 들어, 변환기 박막(2)들은 청색 방사선을 황색 방사선으로 변환하기에 적합하다.
도 1에서 화살표에 의해 도시된 것과 같이, 각각 하나의 변환기 박막(2)은 자동화 방법(8)에 의해서, 예를 들어 픽-앤-플레이스 방법에 의해서 공동의 캐리어(2a)로부터 분리되어 발사 방향으로 반도체 칩 다음에 배치된다. 본 출원서의 실시예에서는 변환기 박막(2)이 반도체 칩(1) 상에 수직으로 직접 배치됨으로써, 결과적으로 상기 반도체 칩(1)으로부터 방출된 방사선은 상기 변환기 박막(2)을 적어도 부분적으로 통과한다. 따라서, 이와 같이 제조된 소자(10)는 1차 방사선 및 2차 방사선을 포함하는 혼합 방사선을 방출하고, 이때 상기 혼합 방사선은 바람직하게 백색 색 위치 영역에 있다.
대안적으로는 반도체 칩들이 웨이퍼 어셈블리 안에서 케이싱되지 않은, 그러나 이미 분리된 다수의 반도체 칩으로서 형성되어 있을 수 있다. 이러한 경우에, 변환기 박막들이 반도체 칩들의 방사선 출력측에 제공됨으로써, 상기 변환기 박막들은 각각 반도체 칩들 바로 다음에 배치된다.
개별 공정 단계들은 도 2a 내지 도 2f 및 도 3과 관련하여 더욱 상세하게 기술되어 있다.
도 2a에는 변환기 박막(2)을 공동의 캐리어(2a)로부터 분리하는 공정이 도시되어 있다. 변환기 박막(2)은 공동의 캐리어(2a) 상에 직접 고정되어 있다. 변환기 박막(2)을 캐리어(2a)로부터 분리하기 위해서는 예를 들어 진공 공정이 이용된다. 상기 목적을 위해서, 예를 들어 진공 장치(4), 예컨대 진공 방법으로 형성된 흡인기가 이용된다. 이 경우, 진공 장치(4)는 변환기 박막(2) 바로 위로 가이드되며, 특히 상기 변환기 박막(2)과 직접 콘택한 상태에서 공동의 캐리어(2a)로부터 떨어져서 마주 보는 측에 제공된다. 변환기 박막(2)은 진공 공정에 의해서 진공 장치에 흡인됨으로써, 상기 변환기 박막이 접착되고, 그 결과 상기 변환기 박막(2)은 공동의 캐리어(2a)로부터 분리될 수 있다. 그 다음에 상기 변환기 박막(2)은 진공 장치(4)에 의해, 예를 들어 도 1에서 화살표로 도시되어 있는 것과 같이 반도체 칩 다음에 배치될 수 있다.
이 경우, 공동의 캐리어(2a)는 변환기 박막(2)이 상기 공동의 캐리어(2a)와 단단하게 결합되도록 형성되어 있고, 이때 상기 단단한 결합은 가열 공정에 의해서 감소하거나 제거될 수 있다. 이와 같이 형성된 공동의 캐리어(2a)는 예를 들어 도 2b 및 도 2c에 도시되어 있다.
도 2b에 도시되어 있는 것과 같이, 공동의 캐리어(2a)와 변환기 박막(2) 사이에 접착층(2b)이 배치되어 있다. 상기와 같은 접착층은 당업자에게 특히 "열적으로 릴리스되는 접착제(thermal release adhesive)"의 개념으로 공지되어 있다. 접착층(2b)은 점착성을 가짐으로써, 결과적으로 변환기 박막이 공동의 캐리어(2a)와 단단하게 결합된다. 그러나, 도 2c에 도시되어 있는 것과 같이 접착층의 상기 점착성은 가열 공정에 의해서 감소하거나 제거될 수 있다.
상기 목적을 위해서 가열 장치(2c), 예를 들어 가열 스탬프가 변환기 박막(2)으로부터 반대쪽을 향하는 공동의 캐리어(2a)의 측에 배치되어 있음으로써, 결과적으로 상기 가열 장치(2c)는 상기 공동의 캐리어(2a) 및 접착층(2b)을 가열한다. 상기 가열 공정으로 인해 바람직하게 접착층(2b)의 점착성이 감소하는데, 이때 상기 접착층(2b)은 거품을 일으키거나 또는 팽창한다. 접착층(2b)의 점착성을 감소시키거나 제거하는 상기 거품으로 인해, 변환기 박막(2)은 예를 들어 도 2a에 도시되어 있는 것과 같이 진공 장치에 의해 문제없이 공동의 캐리어(2a)로부터 제거되어 그 다음에 계속해서 가공될 수 있다. 상기 진공 제거로 인해 바람직하게는 예를 들어 니들에 의한 분리 공정에서 발생 가능한 손상들이 방지될 수 있다.
도 2d에는 반도체 칩(1)이 평면도로 도시되어 있고, 상기 반도체 칩 상에는 실리콘 층, 특히 실리콘 점적(3)이 제공되어 있다. 실리콘 점적(3)은 변환기 박막을 반도체 칩 상에 고정하기 위해서 제공되었다.
상기 목적을 위해서, 변환기 박막이 배치되어야 하는 반도체 칩(1)의 측에 부피가 15nl(15nl 포함) 내지 20nl(20nl 포함)의 범위 안에 있는 하나의 실리콘 점적이 적하(適下)된다. 그 다음에는 상기 실리콘 점적(3) 상에 변환기 박막(2)이 놓이고, 이때 실리콘이 경화됨으로써, 결과적으로 반도체 칩(1)과 변환기 박막 사이에 단단한 결합이 발생한다.
상기 제조 방법에서 소자들은 예를 들어 도 2e에 도시되어 있는 것과 같이 웨이퍼 어셈블리 안에 제공된다. 이 경우, 각각 하나의 실리콘 점적이 반도체 칩 상에 제공된다. 실리콘 점적이 제공된 이후에는 각각의 반도체 칩 상에 하나의 실리콘 점적이 제공되어 있는지 카메라 렌즈 및 편광 필터에 의해서 웨이퍼 어셈블리가 검사되거나 또는 조사된다. 이 경우, 카메라 렌즈는 기판의 반사를 실리콘 점적 내에서 검출할 수 있다. 반사가 전혀 검출되지 않으면, 상기 반도체 칩은 소위 기판 카드에 마킹됨으로써, 결과적으로 상기 칩은 추가적으로 프로세싱되지 않는다. 특히 그 다음의 공정에서는, 마킹된 반도체 칩 상에 변환기 박막이 제공되지 않는다. 이 경우, 반도체 칩의 검사 및 마킹은 자동화 방법에서 이용된다.
반도체 칩들의 검사는 도 2e에서 더 상세히 도시되어 있다. 특히, 도 2e는 케이싱되지 않은 광전자 반도체 칩(1)들을 갖는 웨이퍼 어셈블리(10a)에 대한 평면도를 도시한다. 이 경우, 반도체 칩(1)들의 층들은 웨이퍼(10a) 상에서 에피택셜 성장된다. 이 경우, 반도체 칩(1)들의 층들은 활성층을 구비한다. 상기 활성층은 예를 들어 방사선을 발생하는 pn-전이부 혹은 방사선을 발생하는 단일- 또는 다중 양자 웰 구조물을 포함한다. 반도체 칩(1)들은 웨이퍼(10a) 상에 매트릭스 형태로 배치되어 있다. 이 경우, 반도체 칩(1)들은 서로 이웃하여 배치되어 있다. 이때 웨이퍼 어셈블리(10a)는 상기 다수의 반도체 칩(1)을 구비한 칩 그리드 패턴(chip grid pattern)을 갖는다. 반도체 칩들 상에는 각각 상기 반도체 칩들의 전기적인 콘택팅에 사용되는 콘택면들이 제공된다.
도 2b와 관련하여 설명되어 있는 것과 같이 각각의 반도체 칩(1) 상에 실리콘 점적이 제공되어 있는지 검출하기 위해서, 마킹들을 이용하여 웨이퍼 어셈블리 안에서 반도체 칩(1)들의 위치 및 배향이 검출된다. 도 2e와 관련하여 마킹(A1, A2)들은 웨이퍼 어셈블리(10a)의 에지점들에 위치한다. 상기 마킹(A1, A2)0들에 의해 반도체 칩(1)들의 정확한 위치 및 배향이 검출될 수 있고, 상기 위치 및 배향은 기판 카드에 기록된다. 예를 들어 웨이퍼 어셈블리(10a)의 하나의 위치에서 이 위치가 칩을 포함하지 않는다는 사실이 확인되면, 상기 위치는 마킹(A1, A2)들을 참조하여 기판 카드에 기록된다. 상기 기록에 의해 상기 위치에서는 추가적인 프로세싱이 발생하지 않는다.
또한, 웨이퍼 어셈블리 안에서의 반도체 칩(1)들의 배향이 검출된다. 상기 검출은 도 2f와 관련하여 도시되어 있다. 도 2f에는 어셈블리 안에 있는 반도체 칩(1)에 대한 평면도가 도시되어 있다. 반도체 칩(1)의 표면상에는 콘택면(1a) 및 배전 접속부(1c)들이 도시되어 있다. 반도체 칩(1)들은 각각 카메라 렌즈에 의해서 스캐닝되며, 이때 콘택면(1a)은 마킹(A5)으로서 검출된다. 또한, 측면들이 마킹(A3, A4)들에 의해서 검출된다. 따라서, 상기 마킹들에 의해서 그리고 콘택면에 의해서 웨이퍼 어셈블리 안에서의 반도체 칩(1)의 각각의 배향이 검출되고 소위 모듈 카드에 기록될 수 있다. 반도체 칩들의 배향은 특히, 그 다음의 공정 단계에서 변환기 박막을 반도체 칩(1) 상에 최적으로 배치하기 위해서 필요하다.
반도체 칩들의 표면상에 있는 상기와 같은 콘택면(1a)들 및 배전 접속부(1c)들을 이용하여 상기 반도체 칩들은 완성된 이후에 예를 들어 본딩 와이어에 의해 전기적으로 콘택팅될 수 있다. 예를 들어 평면형 콘택팅 기술과 같은 본딩 와이어를 사용하지 않는 대안적인 콘택팅도 이용될 수 있다. 상기와 같은 콘택팅 기술은 당업자에게 공지되어 있으므로, 본 발명에서는 상세하게 논의되지 않는다.
또한, 반도체 칩들의 표면상에 있는 상기와 같은 콘택면(1a) 및 배전 접속부(1c)들은 반드시 필요하지 않다. 당업자에게는 특히, 예를 들어 본 발명에서 마찬가지로 상세하게 기술되지 않는 플립-칩 콘택팅 기술(flip-chip contacting technology)과 같은 표면 콘택면이 필요하지 않은 콘택팅 기술이 공지되어 있다.
상기 콘택팅 기술을 위해서는, 공동의 캐리어 상에서 변환기 박막의 위치 및 배향이 검출된다. 상기 검출은 카메라 렌즈에 의해서 실시되며, 이때 변환기 박막의 위치 및 배향은 마찬가지로 소위 변환기 카드에 기록된다. 변환기 박막들은 에지 리세스를 포함하며, 상기 에지 리세스 안에는 반도체 칩의 콘택면이 배치되어 있다. 이 경우, 상기 리세스는 추후 공정 단계에서 반도체 칩의 콘택면 바로 위에 배치된다.
도 2g에는 최종 제조된 소자(10)에 대한 평면도를 도시한다. 소자(10)는 캐리어(9)를 포함하며, 상기 캐리어 상에는 반도체 칩(1)이 배치되어 있다. 캐리어(9)는 제 1 회로 트랙(1a) 및 제 2 회로 트랙(1b)을 포함하며, 상기 회로 트랙들은 칩이 배치되어 있는 상기 캐리어(9)의 측에 배치되어 있다. 특히, 반도체 칩(1)은 캐리어(9)의 회로 트랙(1a) 상에 있는 전기적인 접속면과 전기적으로 그리고 기계적으로 직접 결합되어 있다. 반도체 칩(1)은 전기적인 접속면에서 본딩 와이어(7)를 이용하여 캐리어(9)의 제 2 회로 트랙(1b)과 전기적으로 전도 가능하도록 결합되어 있다. 캐리어의 회로 트랙(1a, 1b)들은 예를 들어 간격에 의해서 상호 전기적으로 절연되어 배치되어 있다.
캐리어(9)로부터 떨어져서 마주 보는 반도체 칩(1)의 측에는 변환기 박막이 배치되어 있다. 이 경우 변환기 박막은, 이 변환기 박막(2)의 리세스가 반도체 칩(1)의 콘택면의 영역에 놓이도록 배치되어 있다. 또한, 변환기 박막(2)은 반도체 칩(1) 쪽으로 비틀어지지 않도록 배향되어 있으며, 이때 상기 변환기 박막(2)은 반도체 칩(1) 상에서 중앙에 배치되어 있다.
이와 같이 제조된 소자는 제조 공정 이후에 카메라 렌즈에 의해 검사될 수 있다. 이 경우, 변환기 박막(2)이 반도체 칩 쪽(1)으로 최적으로 배향되어 있지 않다면, 상기 반도체 칩들은 "불량"으로 카드 기판에 마킹된다.
도 2g에 도시되어 있는 것과 같이 소자(10)는 아직 웨이퍼 어셈블리 안에 위치하는데, 이때 상기 제조 공정 이후에는 상기 웨이퍼 어셈블리가 예를 들어 톱질 공정에 의해서 개별 소자들로 분리될 수 있다.
도 3에는 다수의 방사선 방출 반도체 소자의 본 발명에 따른 제조 방법의 하나의 실시예에 대한 공정 흐름도가 도시되어 있다. 상기 방법에 따라, 사전 결정된 공통의 색 위치를 갖고 공통의 색 위치 영역, 바람직하게는 백색의 색 위치 영역 안에 놓이는 반도체 소자들이 제조될 수 있다. 방사선 또는 색이 공통의 색 위치 또는 색 위치 영역을 갖는 반도체 소자들은 본 출원서에서 반도체 소자 그룹으로 표시된다.
공정 단계 V1b에서는 개별 제조된 다수의 변환기 박막이 제공된다. 상기 박막들은 특히 공동의 캐리어 상에 배치되어 있다.
공정 단계 V2b에서는 각각의 박막의 방사선 변환율이 측정된다. 예를 들어, 박막들은, 공지된 파장 분포를 갖는 반도체 칩이 배치되어 있는 측정 장치에 의해서 개별적으로 측정된다.
도 V3b에는 모든 변환기 박막이 각각 측정된 변환율에 따라 박막 그룹들로 분류됨으로써, 결과적으로 모든 박막은 하나의 박막 그룹 안에서 특정한 공통의 변환율을 갖거나 특정한 공통의 변환율 범위 안에 놓이게 된다.
이 경우, 완성된 반도체 소자들에서 매우 정확한 색 위치를 원한다면, 박막들은 바람직하게 각각 매우 좁은 변환율 범위를 특징으로 하는 박막 그룹들로 분류된다. 완성된 반도체 소자들에서 색 위치 제어에 허용되는 허용 오차가 더 높다면, 변환율 범위는 더 넓게 선택될 수 있다.
공정 단계들 V1a 내지 V3a에서는 반도체 칩들을 반도체 칩 그룹들로 분류하기 위해 유사 공정이 적용된다. 공정 단계 V1a에서는 다수의 반도체 칩이 웨이퍼 어셈블리 안에 제공되고, 상기 웨이퍼 어셈블리의 1차 방사선의 방출 파장은 공정 단계 V2a에서 검출된다. 1차 방사선의 검출된 방출 파장에 따라서 반도체 칩들이 그룹으로 분류되고, 이때 상기 그룹 구분은 모듈 카드에 기록된다.
후속 공정 단계 V4에서는 변환기 박막 그룹들이 각각 반도체 칩 그룹 할당됨으로써, 결과적으로 변환기 박막들 및 반도체 칩들의 각각의 조합에 의해 사전 결정된 색 위치 영역, 바람직하게는 공통의 색 위치 영역, 특히 바람직하게는 백색 색 위치 영역에서 방사선이 발생하게 된다. 상기 분류에 의해서, 최종 제품의 방사선의 색 위치 분포가 더 우수하게 조절될 수 있는 소자들의 제조 방법이 달성될 수 있다.
도 V5에는 선발된 박막 그룹의 변환기 박막들이 각각 자동화 방법, 바람직하게는 픽-앤-플레이스 방법에 의해서 선발된 반도체 그룹의 반도체 칩 상에 장착된다. 상기 장착은 도 2d에 기술된 것 같이, 예를 들어 실리콘 점적에 의해서 이루어진다. 공동의 캐리어로부터의 변환기 박막의 분리는 예를 들어 도 2a 내지 도 2c에 기술된 것과 같은 방법으로 이루어진다. 반도체 칩들의 배향 및 반도체 칩들의 분류는 예를 들어 도 2e 및 도 2f의 마킹 공정에 의해서 이루어진다.
할당된 반도체 칩 그룹의 반도체 칩들 상에 박막 그룹의 박막들을 장착한 이후에는 다수의 반도체 소자들이 생성되며, 상기 반도체 소자들은 공통의 색 위치 영역 안에 있는 모든 방사선을 포함한다. 박막/반도체 칩 그룹이 조합된 반도체 소자들은 각각 반도체 소자 그룹 G1, G2 또는 G3에 속한다.
반도체 소자들의 색 위치 분포에 대해 허용되는 허용 오차가 큰 경우에는 박막들의 변환율 측정 및/또는 반도체 칩들의 1차 방사선의 변환율 측정 그리고 할당이 생략될 수 있다. 이러한 경우에, 제공된 박막은 자동화 방법에 의해 제공된 반도체 칩 상에 랜덤 방식으로 장착된다.
본 발명은 실시예들을 참조한 설명으로 인해 상기 실시 예들에만 한정되지 않고, 오히려 본 발명은 각각의 새로운 특징 그리고 상기 특징들의 각각의 조합을 포함하며, 이런 점은 특히, 이와 같은 특징 또는 상기 특징 조합 자체가 특허청구범위 및 실시 예들에 명시적으로 기재되어 있지 않더라도, 특허청구범위에 포함되는 것으로 간주 된다.
본 특허 출원서는 독일 특허 출원서 DE 10 2010 056 571.7 및 DE 10 2011 013 369.0의 우선권을 청구하며, 상기 우선권 문서의 공개 내용은 인용의 방식으로 본 특허 출원서에 수용된다.

Claims (15)

  1. 각각 적어도 하나의 반도체 칩(1) 및 적어도 하나의 변환기 박막(converter lamina)(2)을 포함하는 다수의 방사선 방출 반도체 소자(10)를 제조하기 위한 제조 방법으로서, 상기 제조 방법은 적어도 하기의 공정 단계들:
    a) 웨이퍼 어셈블리(wafer assembly)(10a) 안에 각각 1 차 방사선을 방출하기에 적합한 다수의 반도체 칩(1)을 제공하는 단계,
    b) 공동의 캐리어(2a) 상에 각각 상기 1차 방사선을 2차 방사선으로 변환하기에 적합한 다수의 변환기 박막(2)을 제공하는 단계, 그리고
    c) 자동화 방법에 의해서 변환기 박막(2)을 각각 하나의 반도체 칩(1) 또는 다수의 반도체 칩(1) 상에 장착하는 단계
    을 포함하는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    공정 단계 (c)에 따라 픽-앤-플레이스 방법(pick-and-place method)(8)이 이용되는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    공정 단계 (b) 이후에 그리고 공정 단계 (c) 이전에 하기의 공정 단계들:
    b1) 각각의 변환기 박막(2)의 방사선 변환율(conversion rate)을 측정하는 단계,
    b2) 방사선 변환율에 따라 변환기 박막(2)들을 다수의 박막 그룹으로 분류하는 단계,
    b3) 다수의 반도체 칩 그룹을 제공하는 단계 －이때 각각의 그룹에는 오로지 정해진 1차 방사선을 방출하는 반도체 칩(1)들만 존재함－,
    b4) 하나의 변환기 박막 그룹을 하나의 반도체 칩 그룹에 할당함으로써, 변환기 박막(2) 및 반도체 칩(1)의 각각의 조합에 의해, 사전 결정된 색 위치 영역 내에 있는 방사선이 발생하는 단계
    가 실시되는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  4. 제 3 항에 있어서,
    박막 그룹과 반도체 칩 그룹의 각각의 조합의 방사선이 공통의 색 위치 영역 내에 있는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 변환기 박막(2)은 각각 실리콘층(3)에 의해 상기 반도체 칩(1) 상에 고정되는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  6. 제 5 항에 있어서,
    상기 실리콘층(3)은 각각의 반도체 칩(1) 상에 점적(點適)으로서 형성되는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 실리콘층(3)은 15nl(15nl 포함) 내지 20nl(20nl 포함) 크기의 점적으로서 형성되는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  8. 제 5 항, 제 6 항 또는 제 7 항에 있어서,
    상기 변환기 박막(2)들을 상기 반도체 칩(1)들 상에 장착하기 이전에, 상기 실리콘층(3)이 각각의 반도체 칩(1) 상에 제공되었는지 조사되는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 변환기 박막(2)들이 각각 진공 공정(4)에 의해 상기 공동의 캐리어(2a)로부터 분리되는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 공동의 캐리어(2a)와 상기 변환기 박막(2)들 사이에 접착층(2b)이 배치되어 있고, 상기 변환기 박막(2)들의 분리를 위해서 상기 접착층(2b)의 점착성이 가열 공정에 의해 감소하거나 제거되는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 변환기 박막(2)들을 상기 반도체 칩(1)들 상에 장착하기 이전에, 상기 웨이퍼 어셈블리(10a) 안에서의 상기 반도체 칩(1)들의 위치 및 배향이 검출되는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 변환기 박막(2)들을 상기 반도체 칩(1)들 상에 장착하기 이전에, 상기 공동의 캐리어(2a) 상에서의 상기 변환기 박막(2)들의 위치 및 배향이 검출되는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 변환기 박막(2)들을 상기 반도체 칩(1)들 상에 장착하는 경우에 각각의 변환기 박막(2)의 배향이 반도체 칩(1)의 각각의 배향에 적합하게 매칭되는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 반도체 소자(10)들은 추가적인 공정 단계 d)에서 각각 하우징 바디(5) 안에 배치되는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
  15. 제 14 항에 있어서,
    상기 반도체 소자(10)들은 각각 주조되는,
    다수의 방사선 방출 반도체 소자의 제조 방법.
KR1020137019890A 2010-12-30 2011-12-15 다수의 반도체 소자를 제조하기 위한 제조 방법 KR20130110212A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102010056571.7 2010-12-30
DE102010056571 2010-12-30
DE102011013369A DE102011013369A1 (de) 2010-12-30 2011-03-09 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE102011013369.0 2011-03-09
PCT/EP2011/072944 WO2012089531A1 (de) 2010-12-30 2011-12-15 Verfahren zum herstellen einer mehrzahl von halbleiterbauelementen

Publications (1)

Publication Number Publication Date
KR20130110212A true KR20130110212A (ko) 2013-10-08

Family

ID=45446004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137019890A KR20130110212A (ko) 2010-12-30 2011-12-15 다수의 반도체 소자를 제조하기 위한 제조 방법

Country Status (8)

Country Link
US (1) US20130337593A1 (ko)
EP (1) EP2659522A1 (ko)
JP (1) JP2014501454A (ko)
KR (1) KR20130110212A (ko)
CN (1) CN103283040A (ko)
DE (1) DE102011013369A1 (ko)
TW (1) TWI470840B (ko)
WO (1) WO2012089531A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013205179A1 (de) 2013-03-25 2014-09-25 Osram Gmbh Verfahren zum Herstellen einer elektromagnetische Strahlung emittierenden Baugruppe und elektromagnetische Strahlung emittierende Baugruppe
DE102013206139A1 (de) * 2013-04-08 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102013207564A1 (de) * 2013-04-25 2014-10-30 Osram Opto Semiconductors Gmbh Wellenlängenkonvertierendes Element, optoelektronisches Bauelement und Druckschablone
CN103413870A (zh) * 2013-08-05 2013-11-27 晶科电子（广州）有限公司 一种白光led光源的制作方法
WO2017057454A1 (ja) * 2015-09-30 2017-04-06 東レ株式会社 発光装置の製造方法および表示装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
US6604971B1 (en) * 2000-05-02 2003-08-12 General Electric Company Fabrication of LED lamps by controlled deposition of a suspension media
US7182118B2 (en) * 2003-06-02 2007-02-27 Asm Assembly Automation Ltd. Pick and place assembly for transporting a film of material
DE10351349A1 (de) * 2003-10-31 2005-06-16 Osram Opto Semiconductors Gmbh Verfahren zum Hestellen eines Lumineszenzdiodenchips
US7256057B2 (en) * 2004-09-11 2007-08-14 3M Innovative Properties Company Methods for producing phosphor based light sources
US7858408B2 (en) * 2004-11-15 2010-12-28 Koninklijke Philips Electronics N.V. LED with phosphor tile and overmolded phosphor in lens
US7763478B2 (en) * 2006-08-21 2010-07-27 Cree, Inc. Methods of forming semiconductor light emitting device packages by liquid injection molding
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
US20080121911A1 (en) * 2006-11-28 2008-05-29 Cree, Inc. Optical preforms for solid state light emitting dice, and methods and systems for fabricating and assembling same
DE102006061175A1 (de) * 2006-12-22 2008-06-26 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren
US20080283864A1 (en) * 2007-05-16 2008-11-20 Letoquin Ronan P Single Crystal Phosphor Light Conversion Structures for Light Emitting Devices
JP2010532104A (ja) * 2007-06-27 2010-09-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 高効率白色発光ダイオードのための光学設計
US20090065792A1 (en) * 2007-09-07 2009-03-12 3M Innovative Properties Company Method of making an led device having a dome lens
EP2075829B1 (en) * 2007-12-24 2011-10-12 ISMECA Semiconductor Holding SA A method and device for aligning components
US8038497B2 (en) * 2008-05-05 2011-10-18 Cree, Inc. Methods of fabricating light emitting devices by selective deposition of light conversion materials based on measured emission characteristics
US8159131B2 (en) * 2008-06-30 2012-04-17 Bridgelux, Inc. Light emitting device having a transparent thermally conductive layer
JP2010135763A (ja) * 2008-11-05 2010-06-17 Toshiba Corp Ｌｅｄデバイスの製造装置、ｌｅｄデバイスの製造方法及びｌｅｄデバイス
TWI608760B (zh) * 2008-11-13 2017-12-11 行家光電有限公司 形成螢光粉轉換發光元件之方法
DE102009005907A1 (de) * 2009-01-23 2010-07-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
US8039862B2 (en) * 2009-03-10 2011-10-18 Nepes Led Corporation White light emitting diode package having enhanced white lighting efficiency and method of making the same
US8299473B1 (en) * 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US20110031516A1 (en) * 2009-08-07 2011-02-10 Koninklijke Philips Electronics N.V. Led with silicone layer and laminated remote phosphor layer
US9991427B2 (en) * 2010-03-08 2018-06-05 Cree, Inc. Photonic crystal phosphor light conversion structures for light emitting devices
US8232117B2 (en) * 2010-04-30 2012-07-31 Koninklijke Philips Electronics N.V. LED wafer with laminated phosphor layer
JP5566785B2 (ja) * 2010-06-22 2014-08-06 日東電工株式会社 複合シート
US9444024B2 (en) * 2011-11-10 2016-09-13 Cree, Inc. Methods of forming optical conversion material caps

Also Published As

Publication number Publication date
US20130337593A1 (en) 2013-12-19
WO2012089531A1 (de) 2012-07-05
EP2659522A1 (de) 2013-11-06
DE102011013369A1 (de) 2012-07-05
TW201234674A (en) 2012-08-16
JP2014501454A (ja) 2014-01-20
TWI470840B (zh) 2015-01-21
CN103283040A (zh) 2013-09-04

Similar Documents

Publication Publication Date Title
US11749776B2 (en) Optoelectronic semiconductor component
JP6161709B2 (ja) 複数のオプトエレクトロニクス半導体素子を製造するための方法
EP1814151B1 (en) Method for manufacturing a surface mount semiconductor device
US10069051B2 (en) Semiconductor package device and method of manufacturing the same
US20140220714A1 (en) Method for manufacturing semiconductor light-emitting element
US20110031516A1 (en) Led with silicone layer and laminated remote phosphor layer
TWI438888B (zh) 具載體基板與複數發光半導體元件之光電模組及其製造方法
JP5990651B2 (ja) オプトエレクトロニクス部品およびその製造方法
KR20150022868A (ko) 광전자 모듈, 그리고 광전자 모듈의 제어 방법
KR20130110212A (ko) 다수의 반도체 소자를 제조하기 위한 제조 방법
US20150236223A1 (en) Optoelectronic component
US20160308102A1 (en) Optoelectronic component
JP2015510277A (ja) 基板上で成形されたカプセル化くぼみを有する半導体レーザチップパッケージ及びこれを形成するための方法
EP2930749B1 (en) Light-emitting device and method of producing the same
US9899574B2 (en) Method for producing an optoelectronic component, and optoelectronic component
US20160233200A1 (en) Production of an Optoelectronic Component
US11398592B2 (en) Method for manufacturing light emitting module and light emitting module
US20100264435A1 (en) White light-emitting diode package structure for simplifying package process and method for making the same
CN110959199A (zh) 光电子半导体器件和用于形成光电子半导体器件的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application