DE102011013369A1 - Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen - Google Patents

Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen Download PDF

Info

Publication number
DE102011013369A1
DE102011013369A1 DE102011013369A DE102011013369A DE102011013369A1 DE 102011013369 A1 DE102011013369 A1 DE 102011013369A1 DE 102011013369 A DE102011013369 A DE 102011013369A DE 102011013369 A DE102011013369 A DE 102011013369A DE 102011013369 A1 DE102011013369 A1 DE 102011013369A1
Authority
DE
Germany
Prior art keywords
converter
semiconductor
semiconductor chip
semiconductor chips
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011013369A
Other languages
English (en)
Inventor
Dr. Gallmeier Hans-Christoph
Herbert Brunner
Günter Spath
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102011013369A priority Critical patent/DE102011013369A1/de
Priority to JP2013546657A priority patent/JP2014501454A/ja
Priority to KR1020137019890A priority patent/KR20130110212A/ko
Priority to CN2011800637777A priority patent/CN103283040A/zh
Priority to EP11804996.4A priority patent/EP2659522A1/de
Priority to US13/977,407 priority patent/US20130337593A1/en
Priority to PCT/EP2011/072944 priority patent/WO2012089531A1/de
Priority to TW100149161A priority patent/TWI470840B/zh
Publication of DE102011013369A1 publication Critical patent/DE102011013369A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Es ist ein Verfahren zum Herstellen einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen (10) angegeben, die jeweils mindestens einen Halbleiterchip (1) und ein Konverterplättchen (2) aufweisen. Hierzu wird eine Mehrzahl von Halbleiterchips (1) im Waferverbund (10a) bereitgestellt, die jeweils geeignet sind, eine Primärstrahlung zu emittieren. Zudem wird eine Mehrzahl von Konverterplättchen (2) auf einem gemeinsamen Träger (2a) bereitgestellt, die jeweils geeignet sind, die Primärstrahlung in eine Sekundärstrahlung umzuwandeln, wobei jeweils ein Konverterplättchen (2) auf einem Halbleiterchip (1) oder auf mehrere Halbleiterchips (1) mittels eines automatisierten Verfahrens montiert wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen, die einen Halbleiterchip und ein Konverterplättchen umfassen.
  • Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2010 056 571.7 , deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
  • Bei Halbleiterbauelementen, die einen Halbleiterchip und ein Konverterplättchen aufweisen, emittiert der Halbleiterchip im Betrieb eine Primärstrahlung, wobei das Konverterplättchen zumindest einen Teil der Primärstrahlung in eine Sekundärstrahlung anderer Wellenlänge konvertiert. Die resultierende Strahlung ergibt sich aus der Überlagerung der von den Konverterplättchen transmittierten Primärstrahlung und der erzeugten Sekundärstrahlung. So lassen sich beispielsweise Halbleiterbauelemente erzeugen, die weißes Licht abstrahlen.
  • Bei der Herstellung derartiger Bauelemente wird meist mittels eines Siebdruckverfahrens das Konverterplättchen direkt auf den Halbleiterchip aufgebracht. Jedoch kann dabei nachteilig eine Schwankung des Farborts der von dem Bauelement emittierten Strahlung auftreten. Aufgrund des direkten Aufbringens des Konverterplättchens auf dem Halbleiterchip ist es weiter nachteilig, dass defekte Konverterplättchen auf funktionierende Halbleiterchips aufgebracht werden, und umgekehrt, sodass sich nachteilig ein zum Teil überflüssiger Verschleiß der Komponenten der Bauelemente ergeben kann.
  • Bei einem direkten Aufbringen des Konverterplättchens auf dem Halbleiterchip ist es nachteilig nicht möglich, ein Konverterplättchen abhängig von seiner konvertierenden Eigenschaft einem Halbleiterchip gezielt zuzuordnen, um so ein Bauelement mit gewünschten Emissionseigenschaften zu erhalten.
  • Es ist Aufgabe der vorliegenden Anmeldung, ein Verfahren anzugeben, bei dem ein Konverterplättchen gezielt mit einem Halbleiterchip kombinierbar ist, wobei gleichzeitig ein Verschleiß der Komponenten der Bauelemente reduziert ist.
  • Diese Aufgaben werden unter anderem durch ein Herstellungsverfahren mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen des Herstellungsverfahrens sind Gegenstand der abhängigen Ansprüche.
  • In einer Weiterbildung umfasst das Verfahren zum Herstellen einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen, die jeweils mindestens einen Halbleiterchip und ein Konverterplättchen aufweisen, die folgenden Verfahrensschritte:
    • a) Bereitstellen einer Mehrzahl von Halbleiterchips im Waferverbund, die jeweils geeignet sind, eine Primärstrahlung zu emittieren,
    • b) Bereitstellen einer Mehrzahl von Konverterplättchen auf einem gemeinsamen Träger, die jeweils geeignet sind, die Primärstrahlung in eine Sekundärstrahlung umzuwandeln, und
    • c) Montieren jeweils eines Konverterplättchens auf einen Halbleiterchip oder auf mehrere Halbleiterchips mittels eines automatisierten Verfahrens.
  • Ein Konverterplättchen kann dabei jeweils auf genau einen Halbleiterchip montiert werden. Alternativ kann mehreren Halbleiterchips ein gemeinsames Konverterplättchen nachgeordnet werden.
  • Die Konverterplättchen sind somit separat gefertigte Plättchen. Unter einem separat gefertigten Plättchen ist insbesondere ein Plättchen zu verstehen, das getrennt von den übrigen Bestandteilen des Bauelements hergestellt ist. Demgemäß kann das Plättchen zeitlich vor, parallel oder nach der Herstellung des restlichen Bauelements gefertigt werden. Unter dem Begriff „Plättchen” fallen vorliegend auch folienartig flexible Schichten, die separat gefertigt und auf den Chip angeordnet werden können.
  • Das Konversionsplättchen ist insbesondere ein Plättchen, in dem ein Teil der von dem Halbleiterchip emittierten Primärstrahlung in eine Strahlung einer anderen Wellenlänge konvertiert wird. Das Konverterplättchen kann ein strahlungsdurchlässiges Matrixmaterial und einen in dem Matrixmaterial eingebrachten Leuchtstoff aufweisen. Das Matrixmaterial bestimmt dabei die mechanischen Eigenschaften des Konverterplättchens. Als Matrixmaterial kommt insbesondere ein strahlungsstabiles und transparentes Material in Betracht. Das Matrixmaterial ist beispielsweise ein thermoplastischer oder duroplastischer Kunststoff, beispielsweise Silikon, oder eine Keramik. Üblicherweise wird der Brechungsindex des Matrixmaterials derart gewählt, dass nach dem Aufbringen des Konverterplättchens auf dem Halbleiterchip keine unerwünschten Streueffekte entstehen.
  • Leuchtstoffe, die in dem Matrixmaterial eingebracht oder eingebettet sind, sind beispielsweise in der Druckschrift WO 98/12757 A1 beschrieben, deren Offenbarungsgehalt insofern hier mit Rückbezug aufgenommen wird.
  • Die Halbleiterchips weisen jeweils eine aktive Schicht auf, die vorzugsweise einen pn-Übergang, eine Doppelheterostruktur, eine Einfachquantentopfstruktur (SQW, single quantum well) oder eine Mehrfachquantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung enthält. Die Bezeichnung Quantentopfstruktur entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
  • Die Schichten der Halbleiterchips weisen jeweils bevorzugt einen III/V-Halbleiter auf. Die Halbleiterchips sind dabei im Waferverbund hergestellt. Ein Waferverbund ist insbesondere jede Anordnung, die eine Vielzahl von ungehäusten Halbleiterchips aufweist. Dies kann beispielsweise ein Halbleiterwafer sein, insbesondere ein ungesägter Halbleiterwafer, der eine Vielzahl von einzelnen Halbleiterchips aufweist. Ebenso kann der Waferverbund ein Träger sein, auf dem eine Vielzahl von ungehäusten, aber bereits vereinzelten Halbleiterchips aufgebracht ist, um eine weitere Prozessierung derselben zu ermöglichen.
  • Auf den Waferverbund können die Konverterplättchen einzeln oder gemeinsam in einem Stück aufgebracht werden, wobei anschließend der Waferverbund vereinzelt wird. Dabei können die Halbleiterchips und eventuell die Konverterplättchen gemeinsam vereinzelt werden.
  • Mittels der Entkopplung der Herstellung der Konverterplättchen und der Halbleiterchips kann insbesondere ein Herstellungsverfahren erzielt werden, bei dem die Farbortsteuerung der Strahlung des Endprodukts besser kontrolliert werden kann. Zudem ist der Verschleiß defekter Komponenten reduziert, wie beispielsweise Konverterplättchen oder Halbleiterchips, da vor einer Kombination der Konverterplättchen mit dem jeweiligen Halbleiterchip diese getestet und eventuell aussortiert werden können.
  • Ein so hergestelltes Bauelement hat insbesondere den Vorteil einer chipnahen Konversion, wobei Bauelemente erzielt werden können, die im weißen Spektralbereich mit enger Farbortverteilung Strahlung emittieren. Aufgrund einer gezielten Kombination der Halbleiterchips mit den Konverterplättchen kann eine maximale Strahlungsausbeute des Bauelementes erzielt werden. Zudem zeichnet sich das Herstellungsverfahren durch geringe Konversionskosten und verringerte Probleme bei der Kontaktierung des Halbleiterchips aus, beispielsweise bei einer Kontaktierung mittels eines Bonddrahtes. Die Entkopplung der Herstellungsverfahren der Konverterplättchen und der Halbleiterchips hat weiter den Vorteil einer erhöhten Flexibilität aufgrund der gezielten Kombinationen von Konverterplättchen zu Halbleiterchip.
  • Die Konverterplättchen können planar ausgebildet sein oder eine dreidimensionale Strukturierung aufweisen. Das Konverterplättchen kann somit als flaches Plättchen ausgestaltet sein, wobei eine Austrittsoberfläche des Plättchens dabei flach gestaltet ist. Alternativ kann die Austrittsoberfläche des Plättchens für eine gewünschte Lichtauskopplung eine dreidimensionale Struktur, beispielsweise eine linsenförmige Struktur, eine gekrümmte Struktur oder eine aufgeraute Struktur, aufweisen.
  • Die Konverterplättchen können beispielsweise Keramik oder Silikon enthalten.
  • Es werden eine Mehrzahl von Konverterplättchen gleichzeitig hergestellt.
  • In einer Weiterbildung wird zum Montieren der Konverterplättchen auf den Halbleiterchips ein herkömmliches Pick-and-Place-Verfahren eingesetzt, dessen Prinzip in der Halbleiterbauelementmontagetechnik, insbesondere in der Chipmontagetechnik, wohlbekannt ist und daher an dieser Stelle nicht näher erörtert wird.
  • In einer Weiterbildung werden nach dem Verfahrensschritt b) und vor dem Verfahrensschritt c) die folgenden Verfahrensschritte durchgeführt:
    • b1) Messen des Strahlungskonversionsgrads jedes Konverterplättchens,
    • b2) Sortieren der Konverterplättchen je nach Strahlungskonversionsgrad in mehrere Plättchengruppen,
    • b3) Bereitstellen von mehreren Halbleiterchipgruppen, wobei sich in jeder Gruppe nur Halbleiterchips befinden, die eine bestimmte Primärstrahlung emittieren,
    • b4) Zuordnen einer Konverterplättchengruppe zu einer Halbleiterchipgruppe, sodass von jeder Kombination von Konverterplättchen und Halbleiterchip Strahlung erzeugt wird, die innerhalb eines vorbestimmten Farbortbereichs liegt.
  • Ein derartiges Verfahren zeichnet sich insbesondere dadurch aus, dass die Farbsteuerung der Strahlung der Endprodukte besser kontrolliert werden kann. Insbesondere können durch das Zuordnen von einer Konverterplättchengruppe, in der alle Plättchen den gleichen Konversionsgrad beziehungsweise einen Konversionsgrad innerhalb desselben Konversionsgradbereichs aufweisen, zu einer Halbleiterchipgruppe, in der alle Halbleiterchips die gleiche Primärstrahlung beziehungsweise eine Primärstrahlung innerhalb desselben Emissionsbereichs aufweisen, auf vergleichsweise einfache Weise Gruppen von Halbleiterbauelementen erzeugt werden, die eine sehr geringe Farbortstreuung innerhalb der Gruppe aufweisen.
  • In einer Weiterbildung liegt die Strahlung jeder Kombination von Plättchengruppen mit Halbleitergruppen innerhalb eines gemeinsamen Farbortbereichs, insbesondere im weißen Farbortbereich.
  • In einer Weiterbildung werden die Konverterplättchen jeweils mittels einer klaren Silikonschicht auf dem jeweiligen Halbleiterchip befestigt. Die Silikonschicht wird insbesondere mittels eines Jetprozesses auf dem Halbleiterchips angeordnet. Dabei wird die Silikonschicht vorzugsweise vor Montieren der Konverterplättchen auf den Halbleiterchips aufgebracht.
  • Alternativ können die Konverterplättchen jeweils mittels einer Schicht aus einem Material aufgebracht werden, das dieselben oder ähnliche thermische, optische und haftende Eigenschaften aufweist wie Silikon.
  • In einer Weiterbildung wird die Silikonschicht auf jedem Halbleiterchip als Tropfen ausgebildet und aufgebracht. Jeder Tropfen ist dabei vorzugsweise als einschließlich 5 nl bis einschließlich 20 nl großer Tropfen ausgebildet. Die Größe und Ausdehnung der Tropfen wird dabei automatisiert überwacht, sodass die Größen der Tropfen von dem vorbestimmten Bereich mit Vorteil nicht oder nicht wesentlich abweichen. Die Silikonschicht wird dabei periodisch auf die Halbleiterchips aufgebracht. Insbesondere wird auf jeden Halbleiterchip genau ein Silikontropfen aufgebracht.
  • Alternativ kann die Silikonschicht oder die Schicht aus Material mit zumindest ähnlichen Eigenschaften wie Silikon mittels eines Jet-Prozesses, eines Stempel-Prozesses oder eines Druck-Prozesses auf jedem Halbleiterchip aufgebracht werden. Zudem besteht die Möglichkeit, vor Aufbringen der Konverterplättchen auf den Halbleiterchips die Silikonschicht oder die Schicht aus Material mit zumindest ähnlichen Eigenschaften wie Silikon auf einer Seite der Konverterplättchen anzuordnen, mit der anschließend die Konverterplättchen direkt auf den Halbleiterchips aufgebracht werden.
  • In einer Weiterbildung wird vor Montieren der Konverterplättchen auf den Halbleiterchips ermittelt, ob die Silikonschicht auf jedem Halbleiterchip aufgebracht ist. Wird dabei festgestellt, dass keine Silikonschicht auf einem Chip aufgebracht ist, wird im anschließenden Prozessierungsverfahren kein Konverterplättchen auf diesen Chip aufgebracht. Die Ermittlung, ob die Silikonschicht auf jedem Halbleiterchip aufgebracht ist, erfolgt beispielsweise mittels einer Kameraoptik mit Polarisationsfiltern. So kann erzielt werden, dass kein Konverterplättchen auf einem Halbleiterchip aufgebracht wird, der kein Silikon aufweist.
  • In einer Weiterbildung werden die Konverterplättchen jeweils mittels eines Vakuumprozesses von dem gemeinsamen Träger gelöst, um anschließend auf den Halbleiterchips montiert werden zu können. So kann eine nadellose Aufnahmetechnik der Konverterplättchen erzielt werden, was insbesondere relevant ist für Konverterplättchen, die als flexible Silikonschichten ausgebildet sind. So können mögliche Beschädigungen aufgrund der herkömmlicherweise verwendeten Nadeln vermieden werden.
  • Zum Ablösen der Konverterplättchen von dem gemeinsamen Träger findet eine Klebeschicht Anwendung, die zwischen gemeinsamen Träger und Konverterplättchen angeordnet ist, wobei zum Ablösen der Konverterplättchen haftende Eigenschaften der Klebeschicht mittels eines Aufheizprozesses vermindert oder aufgehoben werden. Zum Aufheizen findet ein so genannter Heizstempel Anwendung. Dieser wird unter den gemeinsamen Träger geführt, sodass sich die Klebeschicht aufbläht und ihre haftenden Eigenschaften verliert. Anschließend können mittels des Vakuumprozesses die Konverterplättchen von dem gemeinsamen Träger problemlos abgelöst werden.
  • In einer Weiterbildung werden vor dem Montieren der Konverterplättchen auf den Halbleiterchips Positionen und Ausrichtungen der Halbleiterchips im Waferverbund ermittelt. Die ermittelten Positionen werden in einer so genannten Substratkarte erfasst. Die Ermittlung der Positionen erfolgt beispielsweise anhand von Markierungen im Verbund, beispielsweise an den Eckpunkten des Verbunds. Hinsichtlich der Ausrichtung der Halbleiterchips ist insbesondere von Bedeutung, an welcher Stelle bei jedem Halbleiterchip eine obere Kontaktfläche ausgebildet ist. Die Kontaktflächen sind dabei häufig jeweils in einem Eckbereich der Halbleiterchips angeordnet. Auch diese Daten werden ermittelt und vermerkt.
  • Sollte eine Position im Verbund keinen Halbleiterchip aufweisen, so wird diese Position in der Substratkarte erfasst, sodass keine weitere Prozessierung an dieser Position erfolgt.
  • In einer Weiterbildung werden vor dem Montieren der Konverterplättchen auf den Halbleiterchips Positionen und Ausrichtungen der Konverterplättchen auf dem gemeinsamen Träger ermittelt. Diese Ermittlung erfolgt beispielsweise mittels Markierungen oder aufgrund von Ausnehmungen der Konverterplättchen in vorgesehenen Bereichen der Eckkontaktflächen der Halbleiterchips.
  • In einer Weiterbildung wird beim Montieren der Konverterplättchen auf den Halbleiterchips die Ausrichtung des jeweiligen Konverterplättchens an die jeweilige Ausrichtung des Halbleiterchips angepasst. Insbesondere werden die Konverterplättchen jeweils so auf den Halbleiterchips angeordnet, dass die Aussparung des Konverterplättchens über dem Eckkontakt des Halbleiterchips angeordnet ist.
  • Die Ermittlung der Ausrichtung der Konverterplättchen erfolgt beispielsweise mittels einer so genannten Uplooking-Kamera (ULC), die dem Fachmann wohl bekannt ist und somit an dieser, Stelle nicht näher erörtert wird. Beim Montieren der Konverterplättchen auf den Halbleiterchips wird insbesondere eine Rotation der Konverterplättchen oder Halbleiterchips beachtet, sodass die Konverterplättchen formähnlich auf den Halbleiterchips aufgebracht werden.
  • Nach Fertigstellen der einzelnen Bauelemente können die Emissionscharakteristiken dieser Bauelemente mittels Kameraoptiken überprüft werden. Ist das Konverterplättchen verdreht oder verschoben auf dem Halbleiterchip aufgebracht, so können diese Bauelemente in der Substratkarte als „schlecht” markiert werden, sodass diese Bauelemente anschließend aussortiert werden können.
  • Anschließend kann der Waferverbund mit darauf angeordneten Chips in einzelne Bauelemente vereinzelt werden, beispielsweise mittels Sägens, wobei nach dem Vereinzeln vorzugsweise jeweils ein Bauelement einen Halbleiterchip mit darauf angeordneten Konverterplättchen umfasst.
  • In einer Weiterbildung werden in einem zusätzlichen Verfahrensschritt d) die vorzugsweise vereinzelten Halbleiterbauelemente jeweils in einem Gehäusekörper angeordnet. Je nach gewünschter Anwendung kann die gewünschte Gehäusekörperart ausgewählt werden. Die Gehäusekörper können anschließend nach Montieren der Halbleiterbauelemente vergossen werden.
  • Weitere Vorteile und vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den 1 bis 3 beschriebenen Ausführungsbeispielen. Es zeigen:
  • 1 eine schematische Ansicht eines Ausführungsbeispiels eines erfindungsgemäßen Montierprozesses im erfindungsgemäßen Herstellungsverfahren,
  • 2A bis 2G jeweils eine Ansicht eines Halbleiterchips oder Konverterplättchens im erfindungsgemäßen Herstellungsverfahren, und
  • 3 ein schematisches Flussdiagramm in Verbindung mit einem erfindungsgemäßen Herstellungsverfahren.
  • In den Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargstellten Bestandteile und deren Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Bestandteile, wie zum Beispiel Schichten, Strukturen, Komponenten und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
  • In 1 ist eine schematische Ansicht eines Montierprozesses im Herstellungsverfahren eines Halbleiterbauelements umfassend einen Halbleiterchip und ein Konverterplättchen dargestellt. Um ein derartiges Bauelement herzustellen, werden eine Mehrzahl von Konverterplättchen 2 auf einem gemeinsamen Träger 2a bereitgestellt, wie im linken Teil der 1 gezeigt. Dabei sind auf dem gemeinsamen Träger 2a die Konverterplättchen 2 periodisch, beispielsweise matrixartig, angeordnet. Die Konverterplättchen 2 weisen zueinander einen Abstand auf, sodass die Konverterplättchen 2 nicht direkt aneinander angrenzen.
  • Zudem wird eine Mehrzahl von Halbleiterchips im Waferverbund bereitgestellt, wie ausschnittshaft im rechten Teil der 1 gezeigt. Die Halbleiterchips 1 sind dabei beispielsweise in einem Gehäuse 5 angeordnet, wobei das Gehäuse eine Ausnehmung aufweist, in der der Halbleiterchip 1 angeordnet ist. Die Ausnehmung des Gehäusekörpers 5 enthält dabei beispielsweise Luft.
  • Der Halbleiterchip ist geeignet, eine Primärstrahlung zu emittieren. Beispielsweise emittiert der Halbleiterchip 1 blaue Strahlung. Die Konverterplättchen 2 sind geeignet, die Primärstrahlung des Halbleiterchips/der Halbleiterchips 1 in eine Sekundärstrahlung umzuwandeln. Beispielsweise sind die Konverterplättchen 2 geeignet, blaue Strahlung in gelbe Strahlung zu konvertieren.
  • Jeweils ein Konverterplättchen 2 wird mittels eines automatisierten Verfahrens 8, beispielsweise eines Pick-and-Place-Verfahrens, von dem gemeinsamen Träger 2a abgelöst und dem Halbleiterchip 1 in Abstrahlrichtung nachgeordnet, wie durch den Pfeil in 1 dargestellt. Im vorliegenden Ausführungsbeispiel wird das Konverterplättchen 2 direkt vertikal auf dem Halbleiterchip 1 angeordnet ist, sodass von dem Halbleiterchip 1 emittierte Strahlung zumindest teilweise durch das Konverterplättchen 2 tritt. Das so hergestellte Bauelement 10 emittiert somit Mischstrahlung umfassend Primärstrahlung und Sekundärstrahlung, wobei die Mischstrahlung vorzugsweise im weißen Farbortbereich liegt.
  • Die Halbleiterchips können alternativ in einem Waferverbund als Vielzahl von ungehäusten, aber bereits vereinzelten Halbleiterchips ausgebildet sein. In diesem Fall werden die Konverterplättchen jeweils den Halbleiterchips direkt nachgeordnet, indem die Konverterplättchen auf eine Strahlungsaustrittsseite der Halbleiterchips aufgebracht werden.
  • Die einzelnen Verfahrensschritte sind detaillierter in Zusammenhang mit den 2A bis 2F und 3 erläutert.
  • In 2A ist der Ablöseprozess des Konverterplättchens 2 von dem gemeinsamen Träger 2a gezeigt. Das Konverterplättchen 2 ist direkt auf dem gemeinsamen Träger 2a befestigt. Um das Konverterplättchen 2 von dem Träger 2a zu lösen, wird beispielsweise ein Vakuumprozess angewendet. Hierzu findet beispielsweise ein Vakuumgerät 4 Anwendung, beispielsweise ein mittels Vakuumverfahrens ausgebildeter Ansauger. Das Vakuumgerät 4 wird dabei direkt über das Konverterplättchen 2 geführt, insbesondere in direktem Kontakt mit den Konverterplättchen 2 auf der von dem gemeinsamen Träger 2a gegenüberliegenden Seite gebracht. Das Konverterplättchen 2 wird an das Vakuumgerät mittels eines Vakuumprozesses angesaugt, sodass es angehaftet, womit sich das Konverterplättchen 2 von dem gemeinsamen Träger 2a ablösen lässt. Mittels des Vakuumgeräts 4 kann das Konverterplättchen 2 anschließend dem Halbleiterchip nachgeordnet werden, wie beispielsweise in 1 durch den Pfeil dargestellt.
  • Der gemeinsame Träger 2a ist dabei so ausgebildet, dass das Konverterplättchen 2 fest mit dem gemeinsamen Träger 2a verbunden ist, wobei diese feste Verbindung mittels eines Aufheizprozesses verringert beziehungsweise aufgehoben werden kann. Ein so ausgebildeter gemeinsamer Träger 2a ist beispielsweise in den 2B und 2C dargestellt.
  • Wie in 2B dargestellt, ist zwischen dem gemeinsamen Träger 2a und dem Konverterplättchen 2 eine Klebeschicht 2b angeordnet. Eine derartige Klebeschicht ist dem Fachmann unter anderem auch unter dem Begriff „thermal release adhesive” bekannt. Die Klebeschicht 2b weist haftende Eigenschaften auf, sodass das Konverterplättchen fest mit dem gemeinsamen Träger 2a verbunden ist. Diese haftenden Eigenschaften der Klebeschicht können jedoch mittels eines Aufheizprozesses vermindert oder aufgehoben werden, wie in 2C dargestellt.
  • Hierzu wird ein Heizgerät 2c; beispielsweise ein Heizstempel, auf der vom Konverterplättchen 2 abgewandten Seite des gemeinsamen Trägers 2a angeordnet, sodass dieses Heizgerät 2c den gemeinsamen Träger 2a und die Klebeschicht 2b erwärmt. Aufgrund dieses Erwärmprozesses vermindern sich mit Vorteil die haftenden Eigenschaften der Klebeschicht 2b, in dem die Klebeschicht 2b aufgeschäumt wird beziehungsweise sich aufbläht. Aufgrund dieses Aufschäumens, dass eine Verminderung beziehungsweise Aufhebung der haftenden Eigenschaften der Klebeschicht 2b zur Folge hat, kann das Konverterplättchen 2 problemlos mittels eines Vakuumgeräts, wie beispielsweise in 2A dargestellt, vom gemeinsamen Träger 2a abgehoben und anschließend weiter verarbeitet werden. Aufgrund dieses Vakuumabhebens können vorteilhafterweise Schädigungen, wie sie beispielsweise auftreten können bei einem Ablösprozess mittels einer Nadel, vermieden werden.
  • In 2D ist ein Halbleiterchip 1 in Aufsicht dargestellt, auf dem eine Silikonschicht, insbesondere ein Silikontropfen 3, aufgebracht ist. Der Silikontropfen 3 ist vorgesehen zur Befestigung des Konverterplättchens auf dem Halbleiterchip. Hierzu wird auf die Seite des Halbleiterchips 1, auf die das Konverterplättchen angeordnet werden soll, ein Silikontropfen mit einem Volumen in einem Bereich zwischen einschließlich 15 nl bis einschließlich 20 nl aufgetropft. Auf diesen Silikontropfen 3 wird anschließend das Konverterplättchen 2 gesetzt, wobei das Silikon ausgehärtet wird, sodass eine feste Verbindung zwischen Halbleiterchip 1 und Konverterplättchen entsteht.
  • Im Herstellungsverfahren werden die Bauelemente im Waferverbund bereitgestellt, wie beispielsweise in 2E dargestellt. Jeweils ein Silikontropfen wird dabei auf einen Halbleiterchip aufgebracht. Nach dem Aufbringen der Silikontropfen wird mittels einer Kameraoptik und Polarisationsfiltern der Waferverbund überprüft beziehungsweise ermittelt, ob auf jedem Halbleiterchip ein Silikontropfen aufgebracht ist. Hierbei kann die Kameraoptik eine Reflexion des Substrats in dem Silikontropfen ermitteln. Wenn keine Reflexion ermittelt wird, wird dieser Halbleiterchip in einer so genannten Substratkarte markiert, sodass dieser Chip nicht weiter prozessiert wird. Insbesondere wird auf die markierten Halbleiterchips im anschließenden Verfahren kein Konverterplättchen aufgebracht. Das Überprüfen und Markieren der Halbleiterchips findet dabei in dem automatisierten Verfahren Anwendung.
  • Die Überprüfung der Halbleiterchips ist in 2E näher dargestellt. 2E zeigt insbesondere eine Aufsicht auf einen Waferverbund 10a mit ungehäusten optoelektronischen Halbleiterchips 1. Dabei werden die Schichten der Halbleiterchips 1 auf den Wafer 10a epitaktisch aufgewachsen. Die Schichten der Halbleiterchips 1 weisen dabei eine aktive Schicht auf. Die aktive Schicht weist beispielsweise einen strahlungserzeugenden pn-Übergang oder eine strahlungserzeugende Einfach- oder Mehrfachquantentopfstruktur auf. Die Halbleiterchips 1 sind auf dem Wafer 10a matrixartig angeordnet. Hierbei sind die Halbleiterchips 1 benachbart zueinander angeordnet. Der Waferverbund 10a weist dabei ein Chipraster mit einer Mehrzahl von diesen Halbleiterchips 1 auf. Auf den Halbleiterchips sind jeweils Kontaktflächen aufgebracht, die zur elektrischen Kontaktierung der Halbleiterchips dienen.
  • Um, wie in Verbindung mit 2B erläutert, zu erfassen, ob auf jedem Halbleiterchip 1 ein Silikontropfen aufgebracht ist, wird mittels Markierungen die Position und Ausrichtung der Halbleiterchips 1 im Waferverbund ermittelt. In Verbindung mit 2E liegen die Markierungen A1, A2 an den Eckpunkten des Waferverbunds 10a. Von diesen Markierungen A1, A2 kann die genaue Position und Ausrichtung der Halbleiterchips 1 ermittelt werden, die in der Substratkarte erfasst werden. Wird beispielsweise an einer Position des Waferverbunds 10a festgestellt, dass diese Position keinen Chip aufweist, so wird diese Position anhand der Markierungen A1, A2 in der Substratkarte erfasst. Aufgrund dieses Erfassens findet an dieser Position keine weitere Prozessierung statt.
  • Zudem wird die Ausrichtung der Halbleiterchips 1 im Waferverbund ermittelt. Diese Ermittlung ist in Zusammenhang mit 2F dargestellt. In 2F ist eine Aufsicht auf einen Halbleiterchip 1 im Verbund gezeigt. Auf der Oberfläche des Halbleiterchips 1 ist eine Kontaktfläche 1a und Stromverteilungsanschlüsse 1c dargestellt. Die Halbleiterchips 1 werden jeweils mittels einer Kameraoptik gescannt, wobei die Kontaktfläche 1a als Markierung A5 ermittelt wird. Zudem werden die Seitenflächen mittels Markierungen A3, A4 ermittelt. Mittels dieser Markierungen und mittels der Kontaktfläche kann so die jeweilige Ausrichtung des Halbleiterchips 1 im Waferverbund ermittelt und in einer sogenannten Modulkarte festgehalten werden. Die Ausrichtung der Halbleiterchips ist insbesondere notwendig, um die Konverterplättchen in einem anschließenden Verfahrensschritt optimal auf dem Halbleiterchip 1 anzuordnen.
  • Mittels derartiger Kontaktflächen 1a und Stromverteilungsanschlüsse 1c auf der Oberfläche der Halbeiterchips können die Halbleiterchips nach Fertigstellung beispielsweise mittels eines Bonddrahtes elektrisch kontaktiert werden. Auch alternative Kontaktierungen ohne die Verwendung von Bonddrähten, wie beispielsweise eine planare Kontaktiertechnik, können Verwendung finden. Derartige Kontaktiertechniken sind dem Fachmann bekannt und werden daher an dieser Stelle nicht näher erörtert.
  • Zudem sind eine derartige Kontaktfläche 1a und Stromverteilungsanschlüsse 1c auf der Oberfläche der Halbeiterchips nicht zwingend notwendig. Dem Fachmann sind insbesondere Kontaktiertechniken bekannt, bei denen eine oberseitige Kontaktfläche nicht notwendig ist, wie beispielsweise eine Flip-Chip-Kontaktiertechnik, die an dieser Stelle ebenfalls nicht näher erläutert wird.
  • Hierzu werden die Position und die Ausrichtung der Konverterplättchen auf dem gemeinsamen Träger ermittelt. Diese Ermittlung findet mittels einer Kameraoptik statt, wobei die Ausrichtungen und Positionen der Konverterplättchen ebenfalls in einer sogenannten Konverterkarte festgehalten werden. Die Konverterplättchen weisen eine Eckaussparung auf, in der die Kontaktfläche des Halbleiterchips anzuordnen ist. Diese Aussparung ist dabei direkt über der Kontaktfläche des Halbleiterchips in einem späteren Verfahrensschritt anzuordnen.
  • In 2G ist eine Aufsicht auf ein fertig hergestelltes Bauelement 10 dargestellt. Das Bauelement 10 weist einen Träger 9 auf, auf dem der Halbleiterchip 1 angeordnet ist. Der Träger 9 weist eine erste Leiterbahn 1a und eine zweite Leiterbahn 1b auf, die auf der Seite des Trägers 9 angeordnet sind, auf die der Chip angeordnet ist. Der Halbleiterchip 1 ist insbesondere mit einer elektrischen Anschlussfläche auf der Leiterbahn 1a des Trägers 9 direkt elektrisch und mechanisch verbunden. Der Halbleiterchip 1 ist mit der Kontaktfläche mittels eines Bonddrahtes 7 mit der zweiten Leiterbahn 1b des Trägers 9 elektrisch leitend verbunden. Die Leiterbahnen 1a, 1b des Trägers sind voneinander elektrisch isoliert angeordnet, beispielsweise mittels eines Abstandes.
  • Auf der von dem Träger 9 abgewandten Seite des Halbleiterchips 1 ist das Konverterplättchen angeordnet. Das Konverterplättchen ist dabei derart ausgerichtet, dass die Aussparung des Konverterplättchens 2 im Bereich der Kontaktfläche des Halbleiterchips 1 liegt. Zudem ist das Konverterplättchen 2 derart ausgerichtet, dass keine Verdrehung zu dem Halbleiterchip 2 vorliegt, wobei das Konverterplättchen 2 zentral auf dem Halbleiterchip 1 angeordnet ist.
  • Ein so hergestelltes Bauelement kann nach dem Herstellungsprozess mittels einer Kameraoptik überprüft werden. Ist dabei die Ausrichtung des Konverterplättchens 2 zu dem Halbleiterchip 1 nicht optimal, so werden diese Halbleiterchips als schlecht in der Substratkarte markiert.
  • Das Bauelement 10 wie in 2G dargestellt, befindet sich noch im Waferverbund, wobei nach dem Herstellungsprozess der Waferverbund beispielsweise mittels eines Sägeprozesses zu einzelnen Bauelementen vereinzelt werden kann.
  • In 3 ist ein Verfahrensablauf eines Ausführungsbeispiels des erfindungsgemäßen Herstellungsverfahrens einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen dargestellt. Nach diesem Verfahren können Halbleiterbauelemente hergestellt werden, die einen vorbestimmten gemeinsamen Farbort aufweisen und innerhalb eines gemeinsamen Farbortbereichs liegen, vorzugsweise im weißen Farbortbereich. Halbleiterbauelemente, deren Strahlung beziehungsweise Farbe einen gemeinsamen Farbort oder Farbortbereich aufweisen, werden hier als eine Halbleiterbauelementgruppe bezeichnet.
  • Im Verfahrensschritt V1b wird eine Mehrzahl von separat gefertigten Konverterplättchen zur Verfügung gestellt. Diese Plättchen sind insbesondere auf einem gemeinsamen Träger angeordnet.
  • Im Verfahrensschritt V2b wird der Strahlungskonversionsgrad jedes Plättchens gemessen. Beispielsweise können die Plättchen einzeln mittels einer Messapparatur gemessen werden, in der ein Halbleiterchip mit bekannter Wellenlängenverteilung angeordnet ist.
  • In Figur V3b werden alle Konverterplättchen je nach dem gemessenen Konversionsgrad in Plättchengruppen sortiert, sodass alle Plättchen in einer Plättchengruppe einen bestimmten gemeinsamen Konversionsgrad haben oder innerhalb eines bestimmten gemeinsamen Konversionsgradbereichs liegen.
  • Wird dabei ein sehr genauer Farbort bei den fertigen Halbleiterbauelementen erwünscht, werden die Plättchen vorzugsweise in Plättchengruppen sortiert, die jeweils durch einen sehr engen Konversionsgradbereich gekennzeichnet sind. Wenn die zulässige Toleranz in der Farbortsteuerung bei den fertigen Halbleiterbauelementen höher ist, kann der Konversionsgradbereich breiter gewählt werden.
  • In den Verfahrensschritten V1a bis V3a gilt Analoges für das Sortieren der Halbleiterchips in Halbleiterchipgruppen. In Verfahrensschritt V1a wird eine Mehrzahl von Halbleiterchips im Waferverbund bereitgestellt, deren Emissionswellenlänge der Primärstrahlung im Verfahrensschritt V2a ermittelt wird. Je nach ermittelter Emissionswellenlänge der Primärstrahlung werden die Halbleiterchips in Gruppen eingeordnet, wobei die Gruppeneinteilung in der Modulkarte vermerkt wird.
  • Im anschließenden Verfahrensschritt V4 werden die Konverterplättchengruppen jeweils einer Halbleiterchipgruppe zugeordnet, sodass von jeder Kombination von Konverterplättchen und Halbleiterchips Strahlung erzeugt wird, die innerhalb eines vorbestimmten Farbortbereichs liegt, vorzugsweise innerhalb eines gemeinsamen Farbortbereichs, besonders bevorzugt innerhalb eines weißen Farbortbereichs. Aufgrund dieses Sortierens kann ein Herstellungsverfahren von Bauelementen erzielt werden, bei dem die Farbortstreuung der Strahlung des Endprodukts besser kontrolliert werden kann.
  • In Figur V5 werden die Konverterplättchen aus der ausgesuchten Plättchengruppe jeweils mittels eines automatisierten Verfahrens, vorzugsweise eines Pick-and-Place-Verfahrens, auf den Halbleiterchips aus der ausgesuchten Halbleiterchipgruppe montiert. Die Montage erfolgt beispielsweise mittels des Silikontropfens, wie in 2D erläutert. Das Ablösen der Konverterplättchen von dem gemeinsamen Träger erfolgt beispielsweise mittels des Verfahrens, wie in den 2A bis 2C erläutert. Die Ausrichtung der Halbleiterchips sowie das Sortieren der Halbleiterchips erfolgt beispielsweise mittels der Markierprozesse der 2E und 2F.
  • Nach der Montage der Plättchen einer Plättchengruppe auf den Halbleiterchips einer zugeordneten Halbleiterchipgruppe ist eine Mehrzahl von Halbleiterbauelementen erzeugt, die alle Strahlung innerhalb eines gemeinsamen Farbortbereichs aufweisen. Die Halbleiterbauelemente einer Plättchen/Halbleiterchipgruppe in Kombination gehören jeweils zu einer Halbleiterbauelementgruppe G1, G2 oder G3.
  • Falls diezulässige Toleranz für Farbortstreuung der Halbleiterbauelemente groß ist, können auf das Messen der Konversionsgrads der Plättchen und/oder der Primärstrahlung der Halbleiterchips und das Zuordnen verzichtet werden. In diesem Fall werden die bereitgestellten Plättchen zufälligerweise auf bereitgestellte Halbleiterchips mittels des automatisierten Verfahrens montiert.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt, sondern umfasst jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102010056571 [0002]
    • WO 98/12757 A1 [0012]

Claims (15)

  1. Verfahren zum Herstellen einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen (10), die jeweils mindestens einen Halbleiterchip (1) und ein Konverterplättchen (2) aufweisen, mit zumindest den folgenden Verfahrensschritten: a) Bereitstellen einer Mehrzahl von Halbleiterchips (1) im Waferverbund (10a), die jeweils geeignet sind, eine Primärstrahlung zu emittieren, b) Bereitstellen einer Mehrzahl von Konverterplättchen (2) auf einem gemeinsamen Träger (2a), die jeweils geeignet sind, die Primärstrahlung in eine Sekundärstrahlung umzuwandeln, und c) Montieren jeweils eines Konverterplättchen (2) auf einem Halbleiterchip (1) oder auf mehrere Halbleiterchips (1) mittels eines automatisierten Verfahrens.
  2. Verfahren nach Anspruch 1, bei dem gemäß Verfahrensschritt (c) ein Pick-and-Place-Verfahren (8) verwendet wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem nach Verfahrensschritt (b) und vor Verfahrensschritt (c) die folgenden Verfahrensschritte durchgeführt werden: b1) Messen des Strahlungs-Konversionsgrads jedes Konverterplättchens (2), b2) Sortieren der Konverterplättchen (2) je nach Strahlungs-Konversionsgrad in mehrere Plättchen-Gruppen, b3) Bereitstellen von mehreren Halbleiterchip-Gruppen, wobei sich in jeder Gruppe nur Halbleiterchips (1) befinden, die eine bestimmte Primärstrahlung emittieren, b4) Zuordnen einer Konverterplättchen-Gruppe zu einer Halbleiterchip-Gruppe, so dass von jeder Kombination von Konverterplättchen (2) und Halbleiterchip (1) Strahlung erzeugt wird, die innerhalb eines vorbestimmten Farbortbereichs liegt.
  4. Verfahren nach Anspruch 3, bei dem die Strahlung jeder Kombination von Plättchen-Gruppe mit Halbleiterchip-Gruppe innerhalb eines gemeinsamen Farbortbereichs liegt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Konverterplättchen (2) jeweils mittels einer Silikonschicht (3) auf dem Halbleiterchip (1) befestigt wird.
  6. Verfahren nach Anspruch 5, bei dem die Silikonschicht (3) auf jedem Halbleiterchip (1) als Tropfen ausgebildet wird.
  7. Verfahren nach Anspruch 6, bei dem die Silikonschicht (3) als einschließlich 15 nl bis einschließlich 20 nl großer Tropfen ausgebildet wird.
  8. Verfahren nach Anspruch 5, 6 oder 7, bei dem vor Montieren der Konverterplättchen (2) auf den Halbleiterchips (1) ermittelt wird, ob die Silikonschicht (3) auf jedem Halbleiterchip (1) aufgebracht ist.
  9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Konverterplättchen (2) jeweils mittels eines Vakuumprozesses (4) von dem gemeinsamen Träger (2a) gelöst werden.
  10. Verfahren nach Anspruch 9, bei dem zwischen dem gemeinsamen Träger (2a) und den Konverterplättchen (2) eine Klebeschicht (2b) angeordnet ist, und zum Ablösen der Konverterplättchen (2) haftende Eigenschaften der Klebeschicht (2b) mittels eines Aufheizprozesses vermindert oder aufgehoben werden.
  11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem vor Montieren der Konverterplättchen (2) auf den Halbleiterchips (1) Positionen und Ausrichtungen der Halbleiterchips (1) im Waferverbund (10a) ermittelt werden.
  12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem vor Montieren der Konverterplättchen (2) auf den Halbleiterchips (1) Positionen und Ausrichtungen der Konverterplättchen (2) auf dem gemeinsamen Träger (2a) ermittelt werden.
  13. Verfahren nach einem der vorhergehenden Ansprüche 11 oder 12, bei dem beim Montieren der Konverterplättchen (2) auf den Halbleiterchips (1) die Ausrichtung des jeweiligen Konverterplättchens (2) an die jeweilige Ausrichtung des Halbleiterchips (1) angepasst wird.
  14. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterbauelemente (10) in einem zusätzlichen Verfahrensschritt d) jeweils in einem Gehäusekörper (5) angeordnet werden.
  15. Verfahren nach Anspruch 14, bei dem die Halbleiterbauelemente (10) jeweils vergossen werden.
DE102011013369A 2010-12-30 2011-03-09 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen Withdrawn DE102011013369A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102011013369A DE102011013369A1 (de) 2010-12-30 2011-03-09 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
JP2013546657A JP2014501454A (ja) 2010-12-30 2011-12-15 複数の半導体構成素子を製造するための方法
KR1020137019890A KR20130110212A (ko) 2010-12-30 2011-12-15 다수의 반도체 소자를 제조하기 위한 제조 방법
CN2011800637777A CN103283040A (zh) 2010-12-30 2011-12-15 用于制造多个半导体器件的方法
EP11804996.4A EP2659522A1 (de) 2010-12-30 2011-12-15 Verfahren zum herstellen einer mehrzahl von halbleiterbauelementen
US13/977,407 US20130337593A1 (en) 2010-12-30 2011-12-15 Method for producing a plurality of semiconductor components
PCT/EP2011/072944 WO2012089531A1 (de) 2010-12-30 2011-12-15 Verfahren zum herstellen einer mehrzahl von halbleiterbauelementen
TW100149161A TWI470840B (zh) 2010-12-30 2011-12-28 用於製造複數個半導體組件的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010056571.7 2010-12-30
DE102010056571 2010-12-30
DE102011013369A DE102011013369A1 (de) 2010-12-30 2011-03-09 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE102011013369A1 true DE102011013369A1 (de) 2012-07-05

Family

ID=45446004

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011013369A Withdrawn DE102011013369A1 (de) 2010-12-30 2011-03-09 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen

Country Status (8)

Country Link
US (1) US20130337593A1 (de)
EP (1) EP2659522A1 (de)
JP (1) JP2014501454A (de)
KR (1) KR20130110212A (de)
CN (1) CN103283040A (de)
DE (1) DE102011013369A1 (de)
TW (1) TWI470840B (de)
WO (1) WO2012089531A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014154551A1 (de) * 2013-03-25 2014-10-02 Osram Gmbh Verfahren zum herstellen einer elektromagnetische strahlung emittierenden baugruppe und elektromagnetische strahlung emittierende baugruppe
DE102013206139A1 (de) * 2013-04-08 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102013207564A1 (de) * 2013-04-25 2014-10-30 Osram Opto Semiconductors Gmbh Wellenlängenkonvertierendes Element, optoelektronisches Bauelement und Druckschablone

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413870A (zh) * 2013-08-05 2013-11-27 晶科电子(广州)有限公司 一种白光led光源的制作方法
WO2017057454A1 (ja) * 2015-09-30 2017-04-06 東レ株式会社 発光装置の製造方法および表示装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998012757A1 (de) 1996-09-20 1998-03-26 Siemens Aktiengesellschaft Wellenlängenkonvertierende vergussmasse, deren verwendung und verfahren zu deren herstellung
DE10351349A1 (de) * 2003-10-31 2005-06-16 Osram Opto Semiconductors Gmbh Verfahren zum Hestellen eines Lumineszenzdiodenchips
DE102006061175A1 (de) * 2006-12-22 2008-06-26 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren
US20100012955A1 (en) * 2006-09-27 2010-01-21 Osram Opto Semiconductors Gmbh Light-Emitting Diode Arrangement and Method for Producing the Same
WO2010083929A1 (de) * 2009-01-23 2010-07-29 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6604971B1 (en) * 2000-05-02 2003-08-12 General Electric Company Fabrication of LED lamps by controlled deposition of a suspension media
US7182118B2 (en) * 2003-06-02 2007-02-27 Asm Assembly Automation Ltd. Pick and place assembly for transporting a film of material
US7256057B2 (en) * 2004-09-11 2007-08-14 3M Innovative Properties Company Methods for producing phosphor based light sources
US7858408B2 (en) * 2004-11-15 2010-12-28 Koninklijke Philips Electronics N.V. LED with phosphor tile and overmolded phosphor in lens
US7763478B2 (en) * 2006-08-21 2010-07-27 Cree, Inc. Methods of forming semiconductor light emitting device packages by liquid injection molding
US20080121911A1 (en) * 2006-11-28 2008-05-29 Cree, Inc. Optical preforms for solid state light emitting dice, and methods and systems for fabricating and assembling same
US20080283864A1 (en) * 2007-05-16 2008-11-20 Letoquin Ronan P Single Crystal Phosphor Light Conversion Structures for Light Emitting Devices
WO2009003176A1 (en) * 2007-06-27 2008-12-31 The Regents Of The University Of California Optical designs for high-efficacy white-light emitting diodes
US20090065792A1 (en) * 2007-09-07 2009-03-12 3M Innovative Properties Company Method of making an led device having a dome lens
ATE528792T1 (de) * 2007-12-24 2011-10-15 Ismeca Semiconductor Holding Verfahren und vorrichtung zur ausrichtung von komponenten
US8038497B2 (en) * 2008-05-05 2011-10-18 Cree, Inc. Methods of fabricating light emitting devices by selective deposition of light conversion materials based on measured emission characteristics
US8159131B2 (en) * 2008-06-30 2012-04-17 Bridgelux, Inc. Light emitting device having a transparent thermally conductive layer
JP2010135763A (ja) * 2008-11-05 2010-06-17 Toshiba Corp Ledデバイスの製造装置、ledデバイスの製造方法及びledデバイス
US20100123386A1 (en) * 2008-11-13 2010-05-20 Maven Optronics Corp. Phosphor-Coated Light Extraction Structures for Phosphor-Converted Light Emitting Devices
US8039862B2 (en) * 2009-03-10 2011-10-18 Nepes Led Corporation White light emitting diode package having enhanced white lighting efficiency and method of making the same
US8299473B1 (en) * 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US20110031516A1 (en) * 2009-08-07 2011-02-10 Koninklijke Philips Electronics N.V. Led with silicone layer and laminated remote phosphor layer
US9991427B2 (en) * 2010-03-08 2018-06-05 Cree, Inc. Photonic crystal phosphor light conversion structures for light emitting devices
US8232117B2 (en) * 2010-04-30 2012-07-31 Koninklijke Philips Electronics N.V. LED wafer with laminated phosphor layer
JP5566785B2 (ja) * 2010-06-22 2014-08-06 日東電工株式会社 複合シート
US9444024B2 (en) * 2011-11-10 2016-09-13 Cree, Inc. Methods of forming optical conversion material caps

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998012757A1 (de) 1996-09-20 1998-03-26 Siemens Aktiengesellschaft Wellenlängenkonvertierende vergussmasse, deren verwendung und verfahren zu deren herstellung
DE10351349A1 (de) * 2003-10-31 2005-06-16 Osram Opto Semiconductors Gmbh Verfahren zum Hestellen eines Lumineszenzdiodenchips
US20100012955A1 (en) * 2006-09-27 2010-01-21 Osram Opto Semiconductors Gmbh Light-Emitting Diode Arrangement and Method for Producing the Same
DE102006061175A1 (de) * 2006-12-22 2008-06-26 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren
WO2010083929A1 (de) * 2009-01-23 2010-07-29 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014154551A1 (de) * 2013-03-25 2014-10-02 Osram Gmbh Verfahren zum herstellen einer elektromagnetische strahlung emittierenden baugruppe und elektromagnetische strahlung emittierende baugruppe
US9799795B2 (en) 2013-03-25 2017-10-24 Osram Opto Semiconductors Gmbh Method for producing an assembly emitting electromagnetic radiation, and assembly emitting electromagnetic radiation
DE102013206139A1 (de) * 2013-04-08 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102013207564A1 (de) * 2013-04-25 2014-10-30 Osram Opto Semiconductors Gmbh Wellenlängenkonvertierendes Element, optoelektronisches Bauelement und Druckschablone
US9515233B2 (en) 2013-04-25 2016-12-06 Osram Opto Semiconductors Gmbh Wavelength-converting element, optoelectronic component and printing stencil

Also Published As

Publication number Publication date
JP2014501454A (ja) 2014-01-20
TWI470840B (zh) 2015-01-21
US20130337593A1 (en) 2013-12-19
EP2659522A1 (de) 2013-11-06
WO2012089531A1 (de) 2012-07-05
CN103283040A (zh) 2013-09-04
TW201234674A (en) 2012-08-16
KR20130110212A (ko) 2013-10-08

Similar Documents

Publication Publication Date Title
EP2215657B1 (de) Anordnung mit mindestens zwei lichtemittierenden halbleiterbauelementen und herstellungsverfahren dafür
WO2012160107A2 (de) Optisches element, optoelektronisches bauelement und verfahren zur herstellung dieser
DE102009036621A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102008008057A1 (de) Verfahren zur Herstellung von in Kompaktgehäusen untergebrachten Lichtemissionsvorrichtungen mit mehreren optischen Elementen durch Formpressen
EP1556904A2 (de) Verfahren zum herstellen einer leuchtdioden-lichtquelle mit lumineszenz-konversionselement
WO2014023617A1 (de) Optoelektronisches halbleiterbauteil, konversionsmittelplättchen und verfahren zur herstellung eines konversionsmittelplättchens
DE102012109905A1 (de) Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
DE102007041896A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102010009456A1 (de) Strahlungsemittierendes Bauelement mit einem Halbleiterchip und einem Konversionselement und Verfahren zu dessen Herstellung
DE102012102420B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102008019902A1 (de) Optoelektronisches Bauelement und Herstellungsverfahren für ein optoelektronisches Bauelement
DE102012113003A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102011013369A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
WO2014114407A1 (de) Verfahren zur herstellung einer vielzahl optoelektronischer bauelemente und optoelektronisches bauelement
DE102007046348A1 (de) Strahlungsemittierendes Bauelement mit Glasabdeckung und Verfahren zu dessen Herstellung
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
DE102012200973A1 (de) Leuchte und verfahren zur herstellung einer leuchte
DE102011111980A1 (de) Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
DE102007043183A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines solchen
WO2012010377A1 (de) Optoelektronisches bauelement
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2019115344A1 (de) Lichtemittierendes halbleiterbauteil und verfahren zur herstellung eines licht emittierenden halbleiterbauteils
DE102014112818A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102022116832A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE112017005653B4 (de) Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee