JP3544343B2 - 半導体集積回路の不良チップ除外装置 - Google Patents
半導体集積回路の不良チップ除外装置 Download PDFInfo
- Publication number
- JP3544343B2 JP3544343B2 JP2000181558A JP2000181558A JP3544343B2 JP 3544343 B2 JP3544343 B2 JP 3544343B2 JP 2000181558 A JP2000181558 A JP 2000181558A JP 2000181558 A JP2000181558 A JP 2000181558A JP 3544343 B2 JP3544343 B2 JP 3544343B2
- Authority
- JP
- Japan
- Prior art keywords
- chips
- cutting
- semiconductor
- chip
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、半導体ウェーハに形成された複数の半導体集積回路に対して、一括してバーンイン検査を行う場合、半導体集積回路の不良チップを電気的に除外する装置に関する。
【０００２】
【従来の技術】
近年の電子機器の小型化、低価格化に伴い半導体集積回路装置を半導体ウェーハから切り出したままのベアチップ状態で品質を保証し供給する事が望まれている。
【０００３】
ベアチップに対して品質保証を行う為には、一枚の半導体ウェーハ上に形成された複数の半導体集積回路に対して一括してバーンインを行う事が低コスト化の点で好ましい。
【０００４】
このため、半導体ウェーハ上に形成された複数の半導体集積回路素子の電極と接続されるプローブ端子を有するコンタクタを用いて、ウェーハ状態で一括バーンインを行う検査方法が知られている。この場合、コンタクタ上は全ての電極に対して個別に配線を行うのではなく、共通の電源線及び共通の信号線を設けて半導体回路素子の電極との接続を行う。
【０００５】
ところが、この共通配線に対して、半導体ウェーハ上の複数の半導体集積回路素子の中に不良の半導体素子がある場合に、電源線あるいは信号線の短絡が生じると、他の良品に対して悪影響を与えることになる。
【０００６】
半導体チップの検査工程における、ウェーハ一括バーンイン検査では、その事前検査工程において不具合が検出された半導体チップについてはバーンイン検査中に他の良品半導体チップの動作に悪影響を及ぼさないようにするために、プローブの有するバンプと半導体チップの有する接続電極を電気的に切り離す必要がある。その方法の一つとして、従来の不良チップの電気的除外方法は、特開平３−１６０７４０号に記載されたものが知られている。
【０００７】
特開平３−１６０７４０号には、図４に示すように、半導体ウェーハの複数のチップ２３について共通に接続されるチップ内共通配線の過電流有無試験を行いその結果を記憶する電流試験工程２１と、該チップ内共通配線のレイアウトデータを作成し記憶するレイアウトデータ作成工程２４と、記憶されている該試験結果及び該レイアウトデータから、該ウェーハ半導体上の過電流が流れる該共通配線の切断位置２６を求める切断位置決定工程２５と、求められた該切断位置に切断ビーム２８を照射して該配線を切断することにより過電流が流れる共通配線の在る不良チップ２３Ａを良チップの該共通配線から切り離す配線切断工程２７と、を有する不良チップの切り離し方法が開示されている。この構成によってウェーハ面内の良品チップ及び不良チップの共通配線につながる電源線あるいは信号線を切断ビームを使って切断することにより電気的接続を遮断して、良品チップへの電気的な悪影響を防ぐようになっている。しかしながら、この場合不良チップの切断によって切りくずが飛散し、不良チップのみならず隣接した良品チップの接続電極に切りくずが付着し、プローブ電極との接続の妨げとなりバーンイン検査時の動作に悪影響を及ぼしたり、あるいは、この後の組み立て時に接続電極と周辺回路との接続に悪影響を及ぼすことが懸念される。
【０００８】
【発明が解決しようとする課題】
上記のように不良チップの共通配線を切断ビームによって切断し、電気的に除外しようとした場合に、その切りくずによって良品チップへも悪影響を及ぼしてしまう。つまりこの後の工程でのワイヤボンディングなどの機械的接続の不良原因となったり、電気的特性の不良原因となったりする可能性が発生する。
【０００９】
本発明は上記従来の問題を解決するもので、隣接した良品チップへのレーザ切断時の切りくずによる悪影響を防ぐことができるという優れた半導体チップの電気的除外手段を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するための手段として、請求項１に係る発明は、半導体ウェーハの上に貼りつけた薄膜シートと、前記半導体ウェーハと前記薄膜シードを切断するレーザビームを照射するレーザ光源と、前記半導体ウェーハの切断位置に前記レーザビームを導く偏向ミラーと、前記変更ミラーの取り付け角度を変更する駆動モータを有する半導体集積回路の不良チップ除外装置である。
【００１１】
この構成により、半導体ウェーハの一括バーンイン検査工程において、事前検査の結果不具合いが検出されたチップに対し、ウェーハ表面に貼り付けた薄膜の上からレーザを用いて配線を切断するものであるから、切断後に薄膜を取外すことにより切りくずによる隣接チップへの悪影響を防ぎ、不良チップを確実に電気的に切断することができる。
【００１２】
請求項２に記載の発明は、更に、前記半導体ウェーハの切断の際に生ずる切りくずや煙を吸引する吸引ノズルを有することを特徴とする請求項１に記載の半導体集積回路の不良チップ除外装置である。
【００１３】
この構成により、切りくずや煙を吸引して切りくずの飛散を防止し、隣接チップへの悪影響を更に防ぐことができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１５】
図１乃至図３に示すように、本発明の不良チップ除外装置は、半導体チップが多数配置された半導体ウェーハ７の接続電極９及び表面保護層８の上にポリイミドの薄膜シート６を貼り付けた状態で、レーザ光源１からミラー３、ガルバノモータ４及びガルバノミラー５によって導かれたレーザビーム２で、薄膜シート６と事前検査工程の結果不具合が検出された半導体チップのコア１２への配線１０、および半導体ウェーハ７の上層部の一部を切断することにより不良半導体チップへの電気的接続を遮断するものである。
【００１６】
この処理を施した状態で、ウェーハ一括バーンインの接続プローブのバンプと不良半導体チップの接続電極９が接触しても、不良半導体チップのコア１２への接続が電気的に遮断されているために、不良半導体チップへの電源および、信号の電気的接続は行われず、事前検査工程で電源ラインの短絡や信号ラインの短絡等のある不良半導体チップが異常な動作をすることはなく、良品半導体チップへの電気的な悪影響を及ぼすことはない。
【００１７】
このようにして、切断後に薄膜シート６をウェーハ７からはがせば、保護された隣接半導体チップに全く影響を及ぼすこと無く不良半導体チップの電気的接続を確実に遮断することが可能となる。
【００１８】
ここで、薄膜シート６がない場合には、切りくず１１が切断ライン１３の周囲に飛び散り、不良半導体チップのみならず、隣接した良品半導体チップ上へも付着してしまう。
【００１９】
しかし、薄膜シート６をウェーハ７の表面に貼り付け、これらを同時に切断することにより、良品半導体チップ上への切りくず１１は薄膜シート６の上に飛散するのみであり良品半導体チップ表面への付着を防ぐことができる。
【００２０】
更に、配線の切断時に切りくずや煙の発生に対して、薄膜シートによる保護とともに切断部付近に吸引ノズル１４を設けて吸引を行えば、切りくずの薄膜シート上への付着をより一層防止することができる。
【００２１】
なお、レーザー光源１に用いる半導体レーザーとしては、切断する幅及び切断する部分の材質によってＣＯ２レーザー、ＹＡＧレーザーを用いる。
【００２２】
レーザーの波長としては２００ｎｍ〜１０μｍ程度でピーク出力が５Ｗ程度のものを用いる。
【００２３】
さらに、配線を切断する半導体チップのサイズや接続電極の配置によって、切断位置が離れている場合には、パルスレーザーを用い切断を行う。また、切断位置が近い場合には、ＣＷレーザを用い連続的な線引きの切断を行い、ウェーハ全体で見た場合に効率よく切断を行うようにする。
【００２４】
なお、配線の切断にはレーザービームの代わりにフォーカスドイオンビームを用いても良い。
【００２５】
【発明の効果】
本発明の半導体ウェーハの接続電極及び表面保護層の上に薄膜シートを貼り付けた構成において、ウェーハ表面に貼り付けた薄膜の上からレーザビームを用いて配線を切断することにより、良品半導体チップへの切断くずの飛散を防ぎ、隣接チップへの悪影響無く電気的な切断を確実に行うことができるようになる。
【００２６】
更に、薄膜シートによる保護とともに切断部付近に吸引ノズル１４を設けた構成により、切りくずの薄膜シート上への付着をより一層防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における全体図
【図２】本発明の実施の形態における接続電極への配線を切断する個所を示す断面図
【図３】本発明の実施の形態における不良チップの切断個所を示す上面図
【図４】従来の不良チップ除外の方法を示す全体図
【符号の説明】
１ レーザ光源
２ レーザビーム
３ ミラー
４ ガルバノモータ
５ ガルバノミラー
６ 薄膜シート
７ ウェーハ
８ 表面保護層
９ 接続電極
１０ 配線
１１ 切りくず
１２ コア
１３ 切断ライン
１４ 吸引ダクト
【発明が属する技術分野】
本発明は、半導体ウェーハに形成された複数の半導体集積回路に対して、一括してバーンイン検査を行う場合、半導体集積回路の不良チップを電気的に除外する装置に関する。
【０００２】
【従来の技術】
近年の電子機器の小型化、低価格化に伴い半導体集積回路装置を半導体ウェーハから切り出したままのベアチップ状態で品質を保証し供給する事が望まれている。
【０００３】
ベアチップに対して品質保証を行う為には、一枚の半導体ウェーハ上に形成された複数の半導体集積回路に対して一括してバーンインを行う事が低コスト化の点で好ましい。
【０００４】
このため、半導体ウェーハ上に形成された複数の半導体集積回路素子の電極と接続されるプローブ端子を有するコンタクタを用いて、ウェーハ状態で一括バーンインを行う検査方法が知られている。この場合、コンタクタ上は全ての電極に対して個別に配線を行うのではなく、共通の電源線及び共通の信号線を設けて半導体回路素子の電極との接続を行う。
【０００５】
ところが、この共通配線に対して、半導体ウェーハ上の複数の半導体集積回路素子の中に不良の半導体素子がある場合に、電源線あるいは信号線の短絡が生じると、他の良品に対して悪影響を与えることになる。
【０００６】
半導体チップの検査工程における、ウェーハ一括バーンイン検査では、その事前検査工程において不具合が検出された半導体チップについてはバーンイン検査中に他の良品半導体チップの動作に悪影響を及ぼさないようにするために、プローブの有するバンプと半導体チップの有する接続電極を電気的に切り離す必要がある。その方法の一つとして、従来の不良チップの電気的除外方法は、特開平３−１６０７４０号に記載されたものが知られている。
【０００７】
特開平３−１６０７４０号には、図４に示すように、半導体ウェーハの複数のチップ２３について共通に接続されるチップ内共通配線の過電流有無試験を行いその結果を記憶する電流試験工程２１と、該チップ内共通配線のレイアウトデータを作成し記憶するレイアウトデータ作成工程２４と、記憶されている該試験結果及び該レイアウトデータから、該ウェーハ半導体上の過電流が流れる該共通配線の切断位置２６を求める切断位置決定工程２５と、求められた該切断位置に切断ビーム２８を照射して該配線を切断することにより過電流が流れる共通配線の在る不良チップ２３Ａを良チップの該共通配線から切り離す配線切断工程２７と、を有する不良チップの切り離し方法が開示されている。この構成によってウェーハ面内の良品チップ及び不良チップの共通配線につながる電源線あるいは信号線を切断ビームを使って切断することにより電気的接続を遮断して、良品チップへの電気的な悪影響を防ぐようになっている。しかしながら、この場合不良チップの切断によって切りくずが飛散し、不良チップのみならず隣接した良品チップの接続電極に切りくずが付着し、プローブ電極との接続の妨げとなりバーンイン検査時の動作に悪影響を及ぼしたり、あるいは、この後の組み立て時に接続電極と周辺回路との接続に悪影響を及ぼすことが懸念される。
【０００８】
【発明が解決しようとする課題】
上記のように不良チップの共通配線を切断ビームによって切断し、電気的に除外しようとした場合に、その切りくずによって良品チップへも悪影響を及ぼしてしまう。つまりこの後の工程でのワイヤボンディングなどの機械的接続の不良原因となったり、電気的特性の不良原因となったりする可能性が発生する。
【０００９】
本発明は上記従来の問題を解決するもので、隣接した良品チップへのレーザ切断時の切りくずによる悪影響を防ぐことができるという優れた半導体チップの電気的除外手段を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するための手段として、請求項１に係る発明は、半導体ウェーハの上に貼りつけた薄膜シートと、前記半導体ウェーハと前記薄膜シードを切断するレーザビームを照射するレーザ光源と、前記半導体ウェーハの切断位置に前記レーザビームを導く偏向ミラーと、前記変更ミラーの取り付け角度を変更する駆動モータを有する半導体集積回路の不良チップ除外装置である。
【００１１】
この構成により、半導体ウェーハの一括バーンイン検査工程において、事前検査の結果不具合いが検出されたチップに対し、ウェーハ表面に貼り付けた薄膜の上からレーザを用いて配線を切断するものであるから、切断後に薄膜を取外すことにより切りくずによる隣接チップへの悪影響を防ぎ、不良チップを確実に電気的に切断することができる。
【００１２】
請求項２に記載の発明は、更に、前記半導体ウェーハの切断の際に生ずる切りくずや煙を吸引する吸引ノズルを有することを特徴とする請求項１に記載の半導体集積回路の不良チップ除外装置である。
【００１３】
この構成により、切りくずや煙を吸引して切りくずの飛散を防止し、隣接チップへの悪影響を更に防ぐことができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１５】
図１乃至図３に示すように、本発明の不良チップ除外装置は、半導体チップが多数配置された半導体ウェーハ７の接続電極９及び表面保護層８の上にポリイミドの薄膜シート６を貼り付けた状態で、レーザ光源１からミラー３、ガルバノモータ４及びガルバノミラー５によって導かれたレーザビーム２で、薄膜シート６と事前検査工程の結果不具合が検出された半導体チップのコア１２への配線１０、および半導体ウェーハ７の上層部の一部を切断することにより不良半導体チップへの電気的接続を遮断するものである。
【００１６】
この処理を施した状態で、ウェーハ一括バーンインの接続プローブのバンプと不良半導体チップの接続電極９が接触しても、不良半導体チップのコア１２への接続が電気的に遮断されているために、不良半導体チップへの電源および、信号の電気的接続は行われず、事前検査工程で電源ラインの短絡や信号ラインの短絡等のある不良半導体チップが異常な動作をすることはなく、良品半導体チップへの電気的な悪影響を及ぼすことはない。
【００１７】
このようにして、切断後に薄膜シート６をウェーハ７からはがせば、保護された隣接半導体チップに全く影響を及ぼすこと無く不良半導体チップの電気的接続を確実に遮断することが可能となる。
【００１８】
ここで、薄膜シート６がない場合には、切りくず１１が切断ライン１３の周囲に飛び散り、不良半導体チップのみならず、隣接した良品半導体チップ上へも付着してしまう。
【００１９】
しかし、薄膜シート６をウェーハ７の表面に貼り付け、これらを同時に切断することにより、良品半導体チップ上への切りくず１１は薄膜シート６の上に飛散するのみであり良品半導体チップ表面への付着を防ぐことができる。
【００２０】
更に、配線の切断時に切りくずや煙の発生に対して、薄膜シートによる保護とともに切断部付近に吸引ノズル１４を設けて吸引を行えば、切りくずの薄膜シート上への付着をより一層防止することができる。
【００２１】
なお、レーザー光源１に用いる半導体レーザーとしては、切断する幅及び切断する部分の材質によってＣＯ２レーザー、ＹＡＧレーザーを用いる。
【００２２】
レーザーの波長としては２００ｎｍ〜１０μｍ程度でピーク出力が５Ｗ程度のものを用いる。
【００２３】
さらに、配線を切断する半導体チップのサイズや接続電極の配置によって、切断位置が離れている場合には、パルスレーザーを用い切断を行う。また、切断位置が近い場合には、ＣＷレーザを用い連続的な線引きの切断を行い、ウェーハ全体で見た場合に効率よく切断を行うようにする。
【００２４】
なお、配線の切断にはレーザービームの代わりにフォーカスドイオンビームを用いても良い。
【００２５】
【発明の効果】
本発明の半導体ウェーハの接続電極及び表面保護層の上に薄膜シートを貼り付けた構成において、ウェーハ表面に貼り付けた薄膜の上からレーザビームを用いて配線を切断することにより、良品半導体チップへの切断くずの飛散を防ぎ、隣接チップへの悪影響無く電気的な切断を確実に行うことができるようになる。
【００２６】
更に、薄膜シートによる保護とともに切断部付近に吸引ノズル１４を設けた構成により、切りくずの薄膜シート上への付着をより一層防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における全体図
【図２】本発明の実施の形態における接続電極への配線を切断する個所を示す断面図
【図３】本発明の実施の形態における不良チップの切断個所を示す上面図
【図４】従来の不良チップ除外の方法を示す全体図
【符号の説明】
１ レーザ光源
２ レーザビーム
３ ミラー
４ ガルバノモータ
５ ガルバノミラー
６ 薄膜シート
７ ウェーハ
８ 表面保護層
９ 接続電極
１０ 配線
１１ 切りくず
１２ コア
１３ 切断ライン
１４ 吸引ダクト
Claims (2)
- 半導体ウェーハの一括バーイン検査工程において、半導体ウェーハと、前記半導体ウェーハの上に貼りつけた薄膜シートとを切断するレーザビームを照射するレーザ光源と、前記半導体ウェーハの切断位置に前記レーザビームを導く偏向ミラーと、前記偏向ミラーの取り付け角度を変更する駆動モータとを有することを特徴とする半導体集積回路の不良チップ除外装置。
- 前記半導体ウェーハの切断の際に生ずる切りくずや煙を吸引する吸引ノズルを有することを特徴とする請求項１記載の半導体集積回路の不良チップ除外装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000181558A JP3544343B2 (ja) | 2000-06-16 | 2000-06-16 | 半導体集積回路の不良チップ除外装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000181558A JP3544343B2 (ja) | 2000-06-16 | 2000-06-16 | 半導体集積回路の不良チップ除外装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358188A JP2001358188A (ja) | 2001-12-26 |
| JP3544343B2 true JP3544343B2 (ja) | 2004-07-21 |
Family
ID=18682468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000181558A Expired - Fee Related JP3544343B2 (ja) | 2000-06-16 | 2000-06-16 | 半導体集積回路の不良チップ除外装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544343B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4961206B2 (ja) | 2003-06-06 | 2012-06-27 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | 界面活性剤膜を用いるレーザ切削加工 |
| JP6911003B2 (ja) * | 2018-12-14 | 2021-07-28 | Tdk株式会社 | 素子アレイの製造方法と特定素子の除去方法 |
-
2000
- 2000-06-16 JP JP2000181558A patent/JP3544343B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001358188A (ja) | 2001-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8299394B2 (en) | Approach for assembling and repairing probe assemblies using laser welding | |
| US7271012B2 (en) | Failure analysis methods and systems | |
| US6395580B1 (en) | Backside failure analysis for BGA package | |
| JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
| US7186575B2 (en) | Manufacturing method of semiconductor device | |
| JP3544343B2 (ja) | 半導体集積回路の不良チップ除外装置 | |
| US6020748A (en) | Method and apparatus for conducting failure analysis on IC chip package | |
| US8268669B2 (en) | Laser optical path detection | |
| JP2011119660A (ja) | 多数個取り配線基板 | |
| JP2009283541A (ja) | 多数個取り配線基板及び多数個取り配線基板へのマーキング方法 | |
| JP3384442B2 (ja) | ボンディングワイヤ不良検出方法 | |
| JP3558411B2 (ja) | 半導体集積回路装置の製造方法 | |
| WO2011158949A1 (ja) | 光ピックアップ装置、光ディスク装置およびその製造方法 | |
| CN107123635B (zh) | 半导体装置及熔丝的切断方法 | |
| JP3310930B2 (ja) | プローブカード | |
| US10103072B2 (en) | Damaging components with defective electrical couplings | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JPH11163067A (ja) | 半導体装置及びその製造方法 | |
| JP2004031463A (ja) | 半導体集積回路の検査方法 | |
| JP3674052B2 (ja) | Ｉｃウェハおよびそれを用いたバーンイン方法 | |
| JP2003188262A (ja) | 半導体素子 | |
| JPH04294542A (ja) | 半導体装置のバンプ高さ制御方法 | |
| JP2001093927A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
| JP2005156399A (ja) | 基板検査装置及び基板検査方法 | |
| JPH0499355A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |