JP3558411B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP3558411B2 JP3558411B2 JP12634395A JP12634395A JP3558411B2 JP 3558411 B2 JP3558411 B2 JP 3558411B2 JP 12634395 A JP12634395 A JP 12634395A JP 12634395 A JP12634395 A JP 12634395A JP 3558411 B2 JP3558411 B2 JP 3558411B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- cutting
- defective chip
- circuit device
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体集積回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路装置を使用した電子機器は、軽量小型化されてきている。それにともない、半導体集積回路装置の実装は薄型パッケージから複数のチップを実装するＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ ）が開発されてきている。ＭＣＭにより高密度実装が実現できる。ＭＣＭには、複数のメモリーチップを使用した大容量メモリーモジュールや、メモリーチップとマイコンチップとを使用した複合モジュールがある。これらは、大容量モジュールや、高速モジュールをより安価に市場に提供するものである。
【０００３】
しかし、メモリーチップやマイコンチップは、バーンイン・スクリーニングをした高信頼性のチップＫＧＤ（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）でないとＭＣＭのチップ実装後の歩留まりが悪化する。なぜなら、チップ単体のバーンイン歩留まりが９５％であると仮定したとき、バーンインをせずに４個のチップを実装した場合、ＭＣＭの実装後のバーンイン歩留まりは８１％になる。また、バーンインをせずに８個のチップを実装した場合にはそのＭＣＭのバーンイン歩留まりは６６％まで悪化する。また、メモリーチップとマイコンチップとを実装した複合モジュールでは、メモリーのアドレス指定ができない場合にはＭＣＭ実装後のバーンイン・スクリーニングが困難であり、ＭＣＭの信頼性が悪くなる。
【０００４】
そのため、チップレベルでのバーンイン・スクリーニングが必要になる。その一つの方法に、ウェハ状態でバーンインするウェハ・バーンインがある。
【０００５】
図１０は、従来の半導体集積回路装置の製造方法を示すフロー図である。図１０によれば、拡散工程終了後、そのままウェハ・バーンインを実施し、次いでＭＣＭ工程で良品チップが実装される。
【０００６】
図１１は、図１０中のウェハ・バーンイン工程の様子を示す概略側面図である。半導体ウェハ１にプローブカード２を圧着することにより、半導体集積回路装置チップの電極（図示せず）にプローブ（図示せず）を立てる。電圧・信号源３とプローブカード２とをケーブル４で接続してある。ウェハ・バーンインは、ウェハ全面のチップ（図示せず）に所定の電圧・信号を電圧・信号源３で印加して、一定時間スクリーニングするものである。
【０００７】
【発明が解決しようとする課題】
しかしながら、ウェハの中には、電源回路とＧＮＤ（グラウンド）回路とが短絡して過大な電源電流が流れる不良チップや、信号端子に過大な電流が流れる不良チップがある。このままウェハ・バーンインを実施した場合、電圧・信号源３やプローブカード２を破損する可能性や、スクリーニングのための所望の電圧・信号が印加できないという問題があった。
【０００８】
本発明は、上記問題を解決するもので、製品の信頼性を高め、製造歩留まりの低下を防ぐ半導体集積回路装置の製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、半導体ウェハの上の不良チップのウェハ内座標を求める工程と、該不良チップのウェハ内座標をもとにして、前記不良チップのパッド電極の配線を切断加工する工程と、該切断加工が施された半導体ウェハの全チップのパッド電極にプローブを立てて、ウェハ全面のチップに電圧印加をすることによりウェハ・バーンインを行なう工程とを備えた構成を採用したものである。
【００１０】
前記切断加工工程は、不良チップのパッド電極の配線を保護膜の上からパルスレーザー光を連続照射して切断加工する工程、不良チップのパッド電極の配線を保護膜の被っていない金属電極の周囲４辺にパルスレーザー光を連続照射して切断加工する工程、あるいは不良チップのパッド電極の配線を保護膜の被っていない金属電極の全域にパルスレーザー光を連続照射して切断加工する工程で実現される。切断加工工程に使用するパルスレーザー光としては、ＹＡＧ（イットリウム−アルミニウム−ガーネット）レーザー光、あるいはＹＬＦ（イットリウム−リチウム−フロライド）レーザー光が好適である。
【００１１】
【作用】
本発明によれば、ウェハ・バーンイン工程の前に、不良チップのパッド電極の配線に切断加工が施される。したがって、ウェハ・バーンイン工程で半導体ウェハの全チップにプローブを立てても、電源電流が過大に流れることや、信号端子に過大な電流が流れることがない。
【００１２】
【実施例】
図１は、本発明の実施例に係る半導体集積回路装置の製造方法を示す製造フロー図である。まず、拡散工程終了後、第１のウェハ検査工程で電源電流が過大に流れる不良チップや、信号端子に過大な電流が流れる不良チップを検出し、ウェハ上の不良チップの座標データを求める。次に、その座標データをもとに、不良チップのパッド電極を切断する。その後、ウェハ・バーンイン工程でウェハのバーンイン・スクリーニングを行なう。その後、第２のウェハ検査を実施してバーンイン不良等、不良チップを除去する。この場合、不良チップにインク打点してもよいし、引っかき傷を付けてもよい。また、不良チップのウェハ面内の座標をデータとして次の工程に引き渡してもよい。次に、ＭＣＭ工程で良品チップをモジュールに組み立てる。
【００１３】
図２は図１中のパッド電極切断工程の直前におけるウェハの平面図であり、図３は図２のＸ３ −Ｘ’３ での断面図である。ただし、図２は図３中のパッシベーション保護膜８を除去した状態を示している。図２及び図３に示すように、半導体ウェハ５の上の不良チップの配線６の端部は、良品チップと同様に、電源・信号供給のできるパッド電極７としてパッシベーション保護膜８を開口してできている。
【００１４】
図２及び図３の状態から、パッド電極７を含む配線６を切断加工することにより、ウェハ・バーンインで使用する図１１のプローブカード２のプローブと不良チップとの電気的な接触が断たれる。以下、切断態様の三例を説明する。
【００１５】
（第１の切断態様）
図４は第１の切断態様を示すウェハの平面図であり、図５は図４のＸ５ −Ｘ’５ での断面図である。ただし、図４は図５中のパッシベーション保護膜８を除去した状態を示している。
【００１６】
図４及び図５の例では、パッシベーション保護膜８の上からレーザー光を照射部９に照射して配線６を切断する。例えば、安定なレーザーエネルギーの出るＹＡＧ（イットリウム−アルミニウム−ガーネット）やＹＬＦ（イットリウム−リチウム−フロライド）のレーザーを５μｍのスポットサイズに形成して、３μＪのエネルギーのパルスレーザーを４μｍずつずらせながら連続して照射することで、配線６の切断を実現できる。レーザーエネルギーの安定性が少し劣るが、ＣＯ２ ガスレーザー、キセノンガスレーザー等を同様に連続照射して配線６を切断してもよい。
【００１７】
（第２の切断態様）
図６は第２の切断態様を示すウェハの平面図であり、図７は図６のＸ７ −Ｘ’７ での断面図である。ただし、図６は図７中のパッシベーション保護膜８を除去した状態を示している。
【００１８】
図６及び図７の例では、パッシベーション保護膜８で覆われていないパッド電極７の周囲４辺の照射部１０にレーザー光を照射してパッド電極７を切断する。例えば、ＹＡＧやＹＬＦのレーザーを５μｍのスポットサイズに形成して、２μＪのエネルギーのパルスレーザーを４μｍずつずらせながら連続して照射することで、パッド電極７の周囲４辺の切断を実現できる。照射部１０はパッシベーション保護膜８で覆われていないため、パルスレーザー光の照射時に金属配線が遠くに飛散する結果、切断はほぼ１００％完全にすることができる。レーザーエネルギーの安定性が少し劣るが、ＣＯ２ ガスレーザー、キセノンガスレーザー等を同様に連続照射してパッド電極７の周囲４辺を切断してもよい。
【００１９】
（第３の切断態様）
図８は第３の切断態様を示すウェハの平面図であり、図９は図８のＸ９ −Ｘ’９ での断面図である。ただし、図８は図９中のパッシベーション保護膜８を除去した状態を示している。
【００２０】
図８及び図９の例では、パッシベーション保護膜８で覆われていないパッド電極７の全域を照射部１１としてレーザー光を照射してパッド電極７を全て除去する。例えば、ＹＡＧやＹＬＦのレーザーを５μｍのスポットサイズに形成して、２μＪのエネルギーのパルスレーザーを４μｍずつずらせながら連続して照射することで、パッド電極７の全域除去を実現できる。照射部１１はパッシベーション保護膜８で覆われていないパッド電極７の全域のため、レーザー照射は少し時間はかかるが、ウェハ・バーンイン後に、図１１のプローブカード２のプローブの先端に金属電極が付着することがない。レーザーエネルギーの安定性が少し劣るが、ＣＯ２ ガスレーザー、キセノンガスレーザー等を同様に連続照射してパッド電極７の全域を除去してもよい。
【００２１】
【発明の効果】
本発明によれば、ウェハ・バーンイン工程の前に不良チップのパッド電極の配線に切断加工を施すこととしたので、不良チップがバーンイン・スクリーニングの対象から除外される。したがって、ウェハ・バーンイン装置や、プローブカードを破損することなく良品チップに電圧印加をすることが可能になる。その結果、高信頼性の半導体集積回路装置を製造できる。
【図面の簡単な説明】
【図１】本発明の実施例に係る半導体集積回路装置の製造方法を説明するための製造フロー図である。
【図２】図１中のパッド電極切断工程の直前におけるウェハの平面図である。
【図３】図２のＸ３ −Ｘ’３ での断面図である。
【図４】図１中のパッド電極切断工程における第１の切断態様を示すウェハの平面図である。
【図５】図４のＸ５ −Ｘ’５ での断面図である。
【図６】図１中のパッド電極切断工程における第２の切断態様を示すウェハの平面図である。
【図７】図６のＸ７ −Ｘ’７ での断面図である。
【図８】図１中のパッド電極切断工程における第３の切断態様を示すウェハの平面図である。
【図９】図８のＸ９ −Ｘ’９ での断面図である。
【図１０】従来の半導体集積回路装置の製造方法を説明するための製造フロー図である。
【図１１】図１０中のウェハ・バーンイン工程の様子を示す概略側面図である。
【符号の説明】
１ 半導体ウェハ
２ プローブカード
３ 電圧・信号源
４ ケーブル
５ 半導体ウェハ
６ 配線
７ パッド電極
８ パッシベーション保護膜
９〜１１ レーザー光照射部
【産業上の利用分野】
本発明は、半導体集積回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路装置を使用した電子機器は、軽量小型化されてきている。それにともない、半導体集積回路装置の実装は薄型パッケージから複数のチップを実装するＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ ）が開発されてきている。ＭＣＭにより高密度実装が実現できる。ＭＣＭには、複数のメモリーチップを使用した大容量メモリーモジュールや、メモリーチップとマイコンチップとを使用した複合モジュールがある。これらは、大容量モジュールや、高速モジュールをより安価に市場に提供するものである。
【０００３】
しかし、メモリーチップやマイコンチップは、バーンイン・スクリーニングをした高信頼性のチップＫＧＤ（Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）でないとＭＣＭのチップ実装後の歩留まりが悪化する。なぜなら、チップ単体のバーンイン歩留まりが９５％であると仮定したとき、バーンインをせずに４個のチップを実装した場合、ＭＣＭの実装後のバーンイン歩留まりは８１％になる。また、バーンインをせずに８個のチップを実装した場合にはそのＭＣＭのバーンイン歩留まりは６６％まで悪化する。また、メモリーチップとマイコンチップとを実装した複合モジュールでは、メモリーのアドレス指定ができない場合にはＭＣＭ実装後のバーンイン・スクリーニングが困難であり、ＭＣＭの信頼性が悪くなる。
【０００４】
そのため、チップレベルでのバーンイン・スクリーニングが必要になる。その一つの方法に、ウェハ状態でバーンインするウェハ・バーンインがある。
【０００５】
図１０は、従来の半導体集積回路装置の製造方法を示すフロー図である。図１０によれば、拡散工程終了後、そのままウェハ・バーンインを実施し、次いでＭＣＭ工程で良品チップが実装される。
【０００６】
図１１は、図１０中のウェハ・バーンイン工程の様子を示す概略側面図である。半導体ウェハ１にプローブカード２を圧着することにより、半導体集積回路装置チップの電極（図示せず）にプローブ（図示せず）を立てる。電圧・信号源３とプローブカード２とをケーブル４で接続してある。ウェハ・バーンインは、ウェハ全面のチップ（図示せず）に所定の電圧・信号を電圧・信号源３で印加して、一定時間スクリーニングするものである。
【０００７】
【発明が解決しようとする課題】
しかしながら、ウェハの中には、電源回路とＧＮＤ（グラウンド）回路とが短絡して過大な電源電流が流れる不良チップや、信号端子に過大な電流が流れる不良チップがある。このままウェハ・バーンインを実施した場合、電圧・信号源３やプローブカード２を破損する可能性や、スクリーニングのための所望の電圧・信号が印加できないという問題があった。
【０００８】
本発明は、上記問題を解決するもので、製品の信頼性を高め、製造歩留まりの低下を防ぐ半導体集積回路装置の製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、半導体ウェハの上の不良チップのウェハ内座標を求める工程と、該不良チップのウェハ内座標をもとにして、前記不良チップのパッド電極の配線を切断加工する工程と、該切断加工が施された半導体ウェハの全チップのパッド電極にプローブを立てて、ウェハ全面のチップに電圧印加をすることによりウェハ・バーンインを行なう工程とを備えた構成を採用したものである。
【００１０】
前記切断加工工程は、不良チップのパッド電極の配線を保護膜の上からパルスレーザー光を連続照射して切断加工する工程、不良チップのパッド電極の配線を保護膜の被っていない金属電極の周囲４辺にパルスレーザー光を連続照射して切断加工する工程、あるいは不良チップのパッド電極の配線を保護膜の被っていない金属電極の全域にパルスレーザー光を連続照射して切断加工する工程で実現される。切断加工工程に使用するパルスレーザー光としては、ＹＡＧ（イットリウム−アルミニウム−ガーネット）レーザー光、あるいはＹＬＦ（イットリウム−リチウム−フロライド）レーザー光が好適である。
【００１１】
【作用】
本発明によれば、ウェハ・バーンイン工程の前に、不良チップのパッド電極の配線に切断加工が施される。したがって、ウェハ・バーンイン工程で半導体ウェハの全チップにプローブを立てても、電源電流が過大に流れることや、信号端子に過大な電流が流れることがない。
【００１２】
【実施例】
図１は、本発明の実施例に係る半導体集積回路装置の製造方法を示す製造フロー図である。まず、拡散工程終了後、第１のウェハ検査工程で電源電流が過大に流れる不良チップや、信号端子に過大な電流が流れる不良チップを検出し、ウェハ上の不良チップの座標データを求める。次に、その座標データをもとに、不良チップのパッド電極を切断する。その後、ウェハ・バーンイン工程でウェハのバーンイン・スクリーニングを行なう。その後、第２のウェハ検査を実施してバーンイン不良等、不良チップを除去する。この場合、不良チップにインク打点してもよいし、引っかき傷を付けてもよい。また、不良チップのウェハ面内の座標をデータとして次の工程に引き渡してもよい。次に、ＭＣＭ工程で良品チップをモジュールに組み立てる。
【００１３】
図２は図１中のパッド電極切断工程の直前におけるウェハの平面図であり、図３は図２のＸ３ −Ｘ’３ での断面図である。ただし、図２は図３中のパッシベーション保護膜８を除去した状態を示している。図２及び図３に示すように、半導体ウェハ５の上の不良チップの配線６の端部は、良品チップと同様に、電源・信号供給のできるパッド電極７としてパッシベーション保護膜８を開口してできている。
【００１４】
図２及び図３の状態から、パッド電極７を含む配線６を切断加工することにより、ウェハ・バーンインで使用する図１１のプローブカード２のプローブと不良チップとの電気的な接触が断たれる。以下、切断態様の三例を説明する。
【００１５】
（第１の切断態様）
図４は第１の切断態様を示すウェハの平面図であり、図５は図４のＸ５ −Ｘ’５ での断面図である。ただし、図４は図５中のパッシベーション保護膜８を除去した状態を示している。
【００１６】
図４及び図５の例では、パッシベーション保護膜８の上からレーザー光を照射部９に照射して配線６を切断する。例えば、安定なレーザーエネルギーの出るＹＡＧ（イットリウム−アルミニウム−ガーネット）やＹＬＦ（イットリウム−リチウム−フロライド）のレーザーを５μｍのスポットサイズに形成して、３μＪのエネルギーのパルスレーザーを４μｍずつずらせながら連続して照射することで、配線６の切断を実現できる。レーザーエネルギーの安定性が少し劣るが、ＣＯ２ ガスレーザー、キセノンガスレーザー等を同様に連続照射して配線６を切断してもよい。
【００１７】
（第２の切断態様）
図６は第２の切断態様を示すウェハの平面図であり、図７は図６のＸ７ −Ｘ’７ での断面図である。ただし、図６は図７中のパッシベーション保護膜８を除去した状態を示している。
【００１８】
図６及び図７の例では、パッシベーション保護膜８で覆われていないパッド電極７の周囲４辺の照射部１０にレーザー光を照射してパッド電極７を切断する。例えば、ＹＡＧやＹＬＦのレーザーを５μｍのスポットサイズに形成して、２μＪのエネルギーのパルスレーザーを４μｍずつずらせながら連続して照射することで、パッド電極７の周囲４辺の切断を実現できる。照射部１０はパッシベーション保護膜８で覆われていないため、パルスレーザー光の照射時に金属配線が遠くに飛散する結果、切断はほぼ１００％完全にすることができる。レーザーエネルギーの安定性が少し劣るが、ＣＯ２ ガスレーザー、キセノンガスレーザー等を同様に連続照射してパッド電極７の周囲４辺を切断してもよい。
【００１９】
（第３の切断態様）
図８は第３の切断態様を示すウェハの平面図であり、図９は図８のＸ９ −Ｘ’９ での断面図である。ただし、図８は図９中のパッシベーション保護膜８を除去した状態を示している。
【００２０】
図８及び図９の例では、パッシベーション保護膜８で覆われていないパッド電極７の全域を照射部１１としてレーザー光を照射してパッド電極７を全て除去する。例えば、ＹＡＧやＹＬＦのレーザーを５μｍのスポットサイズに形成して、２μＪのエネルギーのパルスレーザーを４μｍずつずらせながら連続して照射することで、パッド電極７の全域除去を実現できる。照射部１１はパッシベーション保護膜８で覆われていないパッド電極７の全域のため、レーザー照射は少し時間はかかるが、ウェハ・バーンイン後に、図１１のプローブカード２のプローブの先端に金属電極が付着することがない。レーザーエネルギーの安定性が少し劣るが、ＣＯ２ ガスレーザー、キセノンガスレーザー等を同様に連続照射してパッド電極７の全域を除去してもよい。
【００２１】
【発明の効果】
本発明によれば、ウェハ・バーンイン工程の前に不良チップのパッド電極の配線に切断加工を施すこととしたので、不良チップがバーンイン・スクリーニングの対象から除外される。したがって、ウェハ・バーンイン装置や、プローブカードを破損することなく良品チップに電圧印加をすることが可能になる。その結果、高信頼性の半導体集積回路装置を製造できる。
【図面の簡単な説明】
【図１】本発明の実施例に係る半導体集積回路装置の製造方法を説明するための製造フロー図である。
【図２】図１中のパッド電極切断工程の直前におけるウェハの平面図である。
【図３】図２のＸ３ −Ｘ’３ での断面図である。
【図４】図１中のパッド電極切断工程における第１の切断態様を示すウェハの平面図である。
【図５】図４のＸ５ −Ｘ’５ での断面図である。
【図６】図１中のパッド電極切断工程における第２の切断態様を示すウェハの平面図である。
【図７】図６のＸ７ −Ｘ’７ での断面図である。
【図８】図１中のパッド電極切断工程における第３の切断態様を示すウェハの平面図である。
【図９】図８のＸ９ −Ｘ’９ での断面図である。
【図１０】従来の半導体集積回路装置の製造方法を説明するための製造フロー図である。
【図１１】図１０中のウェハ・バーンイン工程の様子を示す概略側面図である。
【符号の説明】
１ 半導体ウェハ
２ プローブカード
３ 電圧・信号源
４ ケーブル
５ 半導体ウェハ
６ 配線
７ パッド電極
８ パッシベーション保護膜
９〜１１ レーザー光照射部
Claims (5)
- 半導体ウェハの上の不良チップのウェハ内座標を求める工程と、
前記不良チップのウェハ内座標をもとにして、前記不良チップのパッド電極の金属配線を切断加工する工程と、
前記切断加工が施された半導体ウェハの全チップのパッド電極にプローブを立てて、ウェハ全面のチップに電圧印加をすることによりウェハ・バーンインを行なう工程とを備え、
前記切断加工工程は、前記不良チップのパッド電極の金属配線を、保護膜の上からパルスレーザー光を連続照射して切断加工する工程を有することを特徴とする半導体集積回路装置の製造方法。 - 半導体ウェハの上の不良チップのウェハ内座標を求める工程と、
前記不良チップのウェハ内座標をもとにして、前記不良チップのパッド電極の配線を切断加工する工程と、
前記切断加工が施された半導体ウェハの全チップのパッド電極にプローブを立てて、ウェハ全面のチップに電圧印加をすることによりウェハ・バーンインを行なう工程とを備え、
前記切断加工工程は、前記不良チップのパッド電極の配線を、保護膜の被っていない金属電極の周囲４辺にパルスレーザー光を連続照射して切断加工する工程を有することを特徴とする半導体集積回路装置の製造方法。 - 半導体ウェハの上の不良チップのウェハ内座標を求める工程と、
前記不良チップのウェハ内座標をもとにして、前記不良チップのパッド電極の配線を切断加工する工程と、
前記切断加工が施された半導体ウェハの全チップのパッド電極にプローブを立てて、ウェハ全面のチップに電圧印加をすることによりウェハ・バーンインを行なう工程とを備え、
前記切断加工工程は、前記不良チップのパッド電極の配線を、保護膜の被っていない金属電極の全域にパルスレーザー光を連続照射して切断加工する工程を有することを特徴とする半導体集積回路装置の製造方法。 - 請求項１〜３のうちのいずれか１項に記載の半導体集積回路装置の製造方法において、
前記切断加工工程に使用するパルスレーザー光がＹＡＧ（イットリウム−アルミニウム−ガーネット）レーザー光であることを特徴とする半導体集積回路装置の製造方法。 - 請求項１〜３のうちのいずれか１項に記載の半導体集積回路装置の製造方法において、
前記切断加工工程に使用するパルスレーザー光がＹＬＦ（イットリウム−リチウム−フロライド）レーザー光であることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12634395A JP3558411B2 (ja) | 1995-05-25 | 1995-05-25 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12634395A JP3558411B2 (ja) | 1995-05-25 | 1995-05-25 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321531A JPH08321531A (ja) | 1996-12-03 |
| JP3558411B2 true JP3558411B2 (ja) | 2004-08-25 |
Family
ID=14932823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12634395A Expired - Fee Related JP3558411B2 (ja) | 1995-05-25 | 1995-05-25 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3558411B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6684340B1 (en) * | 1999-10-07 | 2004-01-27 | Endress + Hauser Gmbh + Co. | Measuring instrument having two pairs of lines connected to two indentical pairs of terminals, via which signal current flows through one pair and supply current flows through the other pair |
| JP4703236B2 (ja) * | 2005-03-31 | 2011-06-15 | 三洋電機株式会社 | 発光装置及びその製造方法 |
-
1995
- 1995-05-25 JP JP12634395A patent/JP3558411B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08321531A (ja) | 1996-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6395580B1 (en) | Backside failure analysis for BGA package | |
| JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
| CN111123075B (zh) | 封装器件的失效分析方法 | |
| JPH02211648A (ja) | 半導体装置 | |
| JP3558411B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6405359B1 (en) | Method for backside failure analysis requiring simple bias conditions | |
| US6177989B1 (en) | Laser induced current for semiconductor defect detection | |
| JPH0661298A (ja) | 半導体集積回路装置 | |
| US6407564B1 (en) | Universal BGA board for failure analysis and method of using | |
| US6841425B2 (en) | Wafer treatment method for protecting fuse box of semiconductor chip | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JP3544343B2 (ja) | 半導体集積回路の不良チップ除外装置 | |
| JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
| US7154116B2 (en) | Rewiring substrate strip with a number of semiconductor component positions | |
| JP3279296B2 (ja) | 半導体装置 | |
| JPH08264604A (ja) | 電子回路装置の製造方法 | |
| JP2927267B2 (ja) | 半導体装置 | |
| JPH08204137A (ja) | 半導体装置及びバーンイン方法 | |
| Swenson | Laser redundancy: past, present, and future | |
| JPH11163067A (ja) | 半導体装置及びその製造方法 | |
| JP3279295B2 (ja) | 半導体装置の配線切断加工方法 | |
| JP2001257264A (ja) | 半導体装置の製造方法、半導体製造装置及び半導体装置 | |
| JPH0290549A (ja) | 半導体装置 | |
| KR20050101024A (ko) | 퓨즈 패턴을 갖는 반도체 장치 | |
| CN115902597A (zh) | 一种bga/lga器件背面emmi失效分析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |