JP2927267B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
特に探針用配線端子を備えた多層構造の半導体装置に関
する。

【０００２】

【従来の技術】近年、半導体装置の大型化、高集積化に
伴い、装置に形成される金属配線の多層化が進展してお
り、例えば４層配線された半導体装置が実用化されてい
る。また、システム化あるいは高機能化されたこれらの
半導体装置には、多ピン化の要求が高まっており、これ
までに多ピンの半導体装置としては、５００ピンから８
００ピンのものが製造されている。

【０００３】さらに、現在では、５層配線構造で、１０
００ピン規模の半導体装置が実現されつつあり、半導体
装置の配線構造や実装形態は、今後ますます複雑になっ
ていくことが予想される。

【０００４】一方、半導体装置に対する高速動作の要求
は、今後もますます強くなり、この高速化実現のために
は、トランジスタ素子の動作能力を向上させるだけでな
く、装置全体の配線構造や実装形態にも十分の配慮が必
要になっている。

【０００５】こういった背景の中、近年の半導体装置で
は、配線パターン面全域に電極が配置された半導体装置
が実用化されるようになってきた。

【０００６】かかる場合には、装置の周辺部のみに電極
が配置されていた従来の半導体装置に比べ、電極を配置
できる領域が広がるため、電極サイズを必要以上に小さ
くすることなく、しかも電極間ピッチを必要以上に狭く
しないで、数多くの電極を配置することが可能になっ
た。このような電極の配置であれば、１０００ピン規模
の半導体装置を実現することごができる。

【０００７】また、従来の半導体装置は、装置内部の回
路と周辺部の電極（パッド）とを、複数の回路と長い配
線を介して接続するため、遅延時間が生じ、半導体装置
の高速化の実現に支障をきたしていたが、配線パターン
面全域に電極が配置される半導体装置においては、内部
回路と、その内部回路上に配置される電極との距離が短
かいため、かかる遅延時間を回避することができる。

【０００８】さらに、このような半導体装置を実装基板
へ実装する場合、装置側の電極と基板側の電極をバンプ
により接続するフリップチップ実装が適用される。この
フリップチップ実装は、従来より行われている電気的接
続方法としてのワイヤボンディング法やＩＬＢ法に比べ
て、半導体装置と基板との間の特性インピーダンスを最
適化し易く、装置の高速化を容易に実現することができ
る。

【０００９】以上の理由から、従来は、配線パターン面
全域に電極を配置した半導体装置およびその関連技術
が、高性能化していく半導体装置の多ピン化対応、高速
化実現のための重要な技術となっている。

【００１０】図９は従来の一例を説明するための半導体
装置の平面図である。図９に示すように、従来の多層構
造の半導体装置１１においては、内部回路あるいは外部
回路と接続するための複数の電極１２と、装置内部の回
路特性を調査するために、内部回路あるいは外部回路と
接続するための電極１２間に設けた複数の探針用配線端
子１３とを備えている。

【００１１】この半導体装置１１において、下層の回路
の電気的特性などを試験するには、その下層の回路に接
続された探針用配線端子１３に細いプローブ針を直接当
てたり、あるいはそこにエレクトロンビームを当てたり
することにより、測定している。

【００１２】

【発明が解決しようとする課題】上述した従来の半導体
装置は、多層配線化が進み、それに伴って上層配線に覆
い隠される下層配線の領域が多くなっているため、プロ
ーブ針による探針や、エレクトロンビームを用いたＥＢ
テスティング法による電気特性測定技術を下層配線に対
して適用しにくくなり、半導体装置内部の回路特性また
は或る特定の配線の動作状況を調査することが困難とな
っている。

【００１３】すなわち、上層配線に隠れた回路の特性あ
るいは特定の配線の動作状況を測定するには、該当する
下層の回路や配線から探針用の配線を上層まで引き出
し、探針用配線が上層配線に隠れないように、上層配線
と上層配線の間に配置する方法を取らざるを得ない。こ
の探針用の配線を上層まで引き出しておけば、前述した
電気特性測定技術が容易に適用できるようになり、下層
の回路の特性や配線の動作状況を測定することが可能に
なる。

【００１４】このような方法あるいは手段を、配線パタ
ーン面全域に電極が配置された半導体装置に適用した場
合、探針用配線端子は、図９に示すように、電極と電極
の間に配置されることになる。

【００１５】しかしながら、このような配置構造では、
電極と電極の間に探針用配線の領域を設けておく必要が
あり、その結果、半導体装置のチップサイズが増大する
という問題を生じてしまう。

【００１６】本発明の目的は、かかるチップサイズを増
大させることなく、装置内部の回路特性などを容易に試
験することのできる半導体装置を提供することにある。

【００１７】

【課題を解決するための手段】本発明の半導体装置は、
回路機能の形成に使用される電源配線，ＧＮＤ配線およ
び信号配線を接続するためのパターン配線面に形成した
複数の電極と、前記複数の電極の各々の領域内下層部の
絶縁層に形成した複数の探針用配線端子とを有して構成
される。

【００１８】また、本発明の半導体装置における複数の
電極は、複数の探針用配線端子の直上部に対応する窓部
を形成し、その窓部を介して探針用配線端子表面に電子
ビームを照射し、回路特性をチェックするように形成さ
れる。

【００１９】さらに、本発明の半導体装置における複数
の探針用配線端子は、多層に形成される。

【００２０】さらに、本発明の半導体装置における複数
の探針用配線端子は、回路の形成に使用されない第１の
配線端子と、回路の形成に使用される第２の配線端子と
を混在配置して形成される。

【００２１】

【発明の実施の形態】次に、本発明の実施の形態ついて
図面を参照して説明する。

【００２２】図１は本発明の第１の実施の形態を説明す
るための半導体装置の平面図である。図１に示すよう
に、本実施の形態における半導体装置１は、配線パター
ン面の全域に複数の電極２を形成しており、各電極２の
下層部にそれぞれ複数の探針用配線端子３を設けたもの
である。この電極２の下層部には、回路機能の形成に使
用され、探針を目的として下層から引き上げられた信号
配線（図示省略）に接続される複数の探針用配線端子３
を配置している。これらの配線を探針する場合には、各
電極２の一部を局所的に除去し、該当する探針用配線端
子３を露出させる。

【００２３】すなわち、探針用配線端子３が電極２の下
層部に配置されているため、半導体装置１の表面上方よ
り見ると、探針用配線端子３は電極２の金属によって覆
い隠されている。

【００２４】かかる電極２に用いられている金属配線を
局所的に除去するにあたっては、各種の方法があるが、
第一には、集束イオンビーム（ＦＩＢ）を用いる方法が
ある。このＦＩＢ技術は、半導体装置１の配線修正、故
障解析をはじめとする幅広い用途で活用されている技術
であり、真空中でＧａイオンを照射することにより、被
加工物の局所的領域（〜１５μｍ□）を精度良く除去す
ることができる。

【００２５】第二には、ガスアシストＦＩＢという方法
がある。この技術は、被加工物の材質に合わせて選択さ
れたガスの雰囲気中で、被加工物にＧａイオンを照射す
ることにより、該当する被加工物の加工を促進し、短時
間の局所的加工を可能にする。例えば、被加工物がアル
ミニウム（Ａｌ）の場合には、塩素，臭素，ヨウ素など
が選択され、保護膜や層間膜の場合には、ＸｅＦ₂ 等の
ハロゲン系ガスが選択される。

【００２６】また、第三には、エキシマレーザを用いた
局所的除去方法もある。このエキシマレーザは、従来よ
り半導体装置の加工に用いられてきたＹＡＧレーザ（発
振波長：１０６０ｎｍ）に比べ、発振波長が短かく（励
起ガスにＫｒＦを用いた場合は２４８ｎｍ．ＡｒＦを用
いた場合は１９３ｎｍ）、被加工材料の表層部における
吸収率が高いため、周辺部に熱による影響を残さずに、
精度の良い局所的加工（〜３０μｍ□）が可能になる。

【００２７】図２（ａ），（ｂ）はそれぞれ図１におけ
る電極を含む半導体装置の一部拡大平面図およびそのＢ
−Ｂ断面図である。図２（ａ），（ｂ）に示すように、
この半導体装置１の配線パターン面全域に電極２が配置
され、その電極２の下層部である絶縁膜４の中に探針用
配線端子３が形成されている。この探針用配線端子３を
用いて回路チェックを行うためには、電極２の電極不要
部２ａを上述した方法を用いて除去する。

【００２８】しかる後、探針用配線端子３上の絶縁膜４
をエッチングなどの手法で除去し、電子ビームなどによ
り内部回路のチェックを行う。

【００２９】図３（ａ），（ｂ）はそれぞれ本発明の第
２の実施の形態を説明するための工程順に示した模式的
な半導体装置の断面図である。まず、図３（ａ）に示す
ように、本実施の形態における半導体装置は、探針用配
線端子３の下にさらに最下層の探針用配線端子５を設け
た２層構造の例であり、図１における２つの電極２にま
たがる加工前の部分の断面を示す。なお、６は電極用配
線であり、絶縁層については、省略している。

【００３０】ついで、図３（ｂ）に示すように、上方よ
りＦＩＢ（集束イオンビーム：図示省略）により、電極
２の局所的除去を行い、電極不要部２ａを除去する。さ
らに、最下層探針用配線端子５の上面を出すべく、探針
用配線端子３の端子不要部３ａを除去する。

【００３１】このように、電極２，探針用配線端子３の
各不要部２ａ，３ａを除去した後、露出した最下層探針
用配線端子５に対し、探針用電子ビーム７を照射し、電
気的特性を測定する。また、残された探針用配線端子３
に対しても、同様に探針用電子ビーム７を照射し、電気
的特性を測定する。ここでは、電極２から最下層探針用
配線端子５に向かうにしたがって、除去する部分２ａ，
３ａを小さくしている。

【００３２】すなわち、この半導体装置に探針解析を行
う際には、ＦＩＢ，ガスアシストＦＩＢあるいはエキシ
マレーザ等の加工技術により、上述した電極２の不要部
２ａを除去する。このとき、電極２の一部２ａと一緒に
絶縁膜も除去される。さらに、上層にある探針用配線端
子３も同様の加工技術により除去し、下層にある最下層
探針用配線端子５を露出させる。露出させた後は、プロ
ービング技術を用いて最下層探針用配線端子５の電気的
測定を行う。

【００３３】本実施の形態では、探針用電子ビーム７を
照射し、最下層探針用配線端子５の動作状況をＥＢプロ
ービング法により観察する。この最下層探針用配線端子
５は下層にある回路に接続されており、その動作状況は
下層にある該当回路の不具合動作を反映している。

【００３４】一方、かかる電極２への加工は局所的であ
るため、半導体装置１を基板などに実装するにあたって
は、何の影響も与えない。したがって、この電極２への
加工および探針解析の後、半導体装置１を基板に実装す
ることが可能である。実際の実装にあたっては、各加工
部に絶縁物を塗布し、探針用配線端子３や最下層探針用
配線端子５を保護することが好ましい。なお、電極２の
下層部に配置された配線が回路機能の形成に使用された
信号配線であっても、本実施例と同様の加工技術を適用
することができる。

【００３５】図４（ａ），（ｂ）はそれぞれ本発明の第
３の実施の形態を説明するための半導体装置の一部拡大
平面図およびそのＣ−Ｃ断面図である。図４（ａ），
（ｂ）に示すように、本実施の形態も、半導体装置１の
配線パターン面全域に電極２が配置された例であるが、
この場合は電極２の一部に窓部８を形成したものであ
る。しかも、この窓部８は下層の絶縁膜４中に形成され
た探針用配線端子３に対応して形成される。

【００３６】この場合、探針用配線端子３への探針アク
セスは、探針用配線端子３上の絶縁膜４の部分を除去し
て行っても良いし、あるいは絶縁膜４を残したまま、探
針用電子ビームを照射して行っても良い。

【００３７】まず、図４（ａ）に示すように、本実施の
形態においては、電極２の一部に開けられた窓部８から
下層にある探針用配線端子３を見ることができる。

【００３８】ついで、図４（ｂ）に示すように、窓部８
の部分は、絶縁膜４により被覆されている。このため、
この半導体装置１を基板に実装しても探針用配線端子３
が傷ついたり、隣接配線あるいは電極２と短絡すること
はない。また、この半導体装置１は、電極２の一部分の
みに窓部８が形成されている構造であるため、基板への
実装には支障なく、前述した図２（ａ），（ｂ）と同様
に、実装することができる。

【００３９】図５は本発明の第４の実施の形態を説明す
るための半導体装置の断面図である。図５に示すよう
に、本実施の形態は、前述した図４（ａ），（ｂ）の変
形例であると同時に、図４（ａ），（ｂ）の探針の状態
をも示している。すなわち、図５においては、探針用配
線端子３に対し、窓部８の絶縁膜４を介したまま、探針
用電子ビーム７を照射する例である。

【００４０】図６は本発明の第５の実施の形態を説明す
るための半導体装置の断面図である。図６に示すよう
に、本実施の形態は、前述した図５の実施の形態におい
て、窓部８の下層の絶縁膜４を除去し、穴部９を形成し
たものであり、絶縁膜４を介さずに直接探針用電子ビー
ム７を露出した探針用配線端子３に照射した例である。

【００４１】図７は本発明の第６の実施の形態を説明す
るための半導体装置の平面図である。図７に示すよう
に、本実施の形態における半導体装置１は、電極２の下
層部に形成する複数の探針用配線端子３，１０を混在配
置したものであり、特に回路の形成には使用されない探
針目的だけの探針用配線端子３および下層から引き上げ
られ、回路の形成に使用される探針用配線端子１０を混
在配置する。なお、これらの端子は必要に応じて各配線
層に配置してもよい。

【００４２】要するに、本実施の形態において前述した
第１の実施の形態と異なる点は、第１の探針用配線端子
３と、回路機能の形成に使用され且つ探針を目的として
下層から引き上げられた第２の探針用配線端子１０とを
混在配置したことにある。これらの端子３，１０を探針
する場合には、前述した加工技術を用いて電極２の一部
を局所的に除去して該当する端子を露出させ、しかる後
プローブ針や探針用電子ビームを用いて該当する端子を
探針する。

【００４３】図８は本発明の第７の実施の形態を説明す
るための半導体装置の平面図である。図８に示すよう
に、本実施の形態における半導体装置１は、配線パター
ン面の周囲に複数の電極２を形成し、それらの電極２の
下層部にそれぞれ複数の探針用配線端子３を設けたもの
である。

【００４４】本実施の形態においては、配線パターン面
の周囲に複数の電極２が配置された形態を有する従来の
半導体装置においても、本発明を適用可能であることを
示している。勿論、本実施の形態においても、探針用配
線端子３と下層からの探針用配線端子１０とが混在して
いてもよい。

【００４５】以上幾つかの実施の形態について説明した
が、これらを組合わせても良いことは言うまでもない。

【００４６】例えば、図２と図３を組合わせたものや、
図４の例に図５あるいは図６を組合わせたものなどの変
形も考えられる。

【００４７】すなわち、前述した図４（ａ），（ｂ）に
示した半導体装置１に対し、探針解析を行う際、まず図
５に示すように、窓部８から見える探針用配線端子３に
電子ビーム７を照射する。照射する電子ビーム７が到達
する深度に探針用配線端子３が位置するならば、絶縁膜
４を除去しないでも動作状況の測定が可能であるため絶
縁膜４を取り除く必要がない。

【００４８】一方、照射された電子ビーム７が到達しな
い深度に探針用配線端子３が位置する場合には、図６に
示したように、ＦＩＢ，ガスアシストＦＩＢあるいはエ
キシマレーザ等の加工技術により、窓部８の部分につけ
られた絶縁膜４を除去し、穴部９を形成する。その後、
露出した探針用配線端子３にＥＢプロービング技術を適
用して動作解析等を行う。

【００４９】

【発明の効果】以上説明したように、本発明の半導体装
置は、複数の探針用配線端子を回路接続のための電極の
下層部に配置し、それら探針用配線端子の直上部に位置
する電極の一部を除去することにより、配線パターン面
全域を有効に利用できるので、チップサイズを増大させ
ることなく、装置内部の回路特性などを容易に試験する
ことができるという効果がある。

【００５０】また、本発明は、電極の下層部に配置する
探針用配線端子を多層化することにより、より一層チッ
プサイズを小さくできるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を説明するための半
導体装置の平面図である。

【図２】図１における電極を含む半導体装置の一部拡大
平面およびそのＢ−Ｂ断面を表わす図である。

【図３】本発明の第２の実施の形態を説明するための工
程順に示した半導体装置の断面図である。

【図４】本発明の第３の実施の形態を説明するための半
導体装置の一部拡大平面およびそのＣ−Ｃ断面を表わす
図である。

【図５】本発明の第４の実施の形態を説明するための半
導体装置の断面図である。

【図６】本発明の第５の実施の形態を説明するための半
導体装置の断面図である。

【図７】本発明の第６の実施の形態を説明するための半
導体装置の平面図である。

【図８】本発明の第７の実施の形態を説明するための半
導体装置の平面図である。

【図９】従来の一例を説明するための半導体装置の平面
図である。

【符号の説明】

１ 半導体装置 ２ 電極（パッド） ３，１０ 探針用配線端子 ４ 絶縁膜 ５ 最下層探針用配線端子 ６ 電極用配線 ７ 探針用電子ビーム ８ 窓部 ９ 穴部

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 回路機能の形成に使用される電源配線，
   ＧＮＤ配線および信号配線を接続するためのパターン配
   線面に形成した複数の電極と、前記複数の電極の各々の
   領域内下層部の絶縁層に形成した複数の探針用配線端子
   とを有することを特徴とする半導体装置。