JP5604992B2 - 半導体ウェハ、および半導体装置、および当該半導体装置の製造方法 - Google Patents

Description

本発明は、各チップ形成領域に半導体素子が形成されると共に、半導体素子上に層間絶縁膜を介してパッドが備えられた半導体ウェハ、および当該半導体ウェハをチップ単位に分割した半導体チップを基板に接続してなる半導体装置、および当該半導体装置の製造方法に関するものである。

近年、パッドを半導体ウェハに形成された半導体素子上に層間絶縁膜を介して配置することにより、チップ面積の縮小化を図ることが知られている。具体的には、このような半導体ウェハは、半導体基板に、例えば、トランジスタやＬＤＭＯＳ等の半導体素子が形成されていると共に、半導体基板の表面に層間絶縁膜が備えられている。そして、層間絶縁膜には、表面のうち半導体素子と対向する位置にパッドが配置されていると共に、内部に当該パッドと半導体素子とを電気的に接続するビアが備えられている。このような半導体ウェハでは、例えば、プローブ針をパッドに接触させて所定の電圧が印加されることにより、半導体素子の電気的特性の検査が行われる。

しかしながら、このような半導体ウェハでは、プローブ針をパッドに接触させたとき、プローブ針からパッドに応力が印加されることになる。また、上記半導体ウェハをチップ単位に分割して半導体チップを構成し、当該半導体チップを基板に、例えば、ワイヤボンディングにより電気的に接続したときには、ワイヤボンディング時の応力がパッドに印加されることになる。同様に、半導体チップを基板に、例えば、はんだを介して電気的に接続するときにも、接続時の応力がパッドに印加されることになる。これらのような場合では、パッドに印加された応力が大きいと、当該応力が層間絶縁膜を介して半導体素子に伝播されてしまい、半導体素子の特性に影響を及ぼすという問題がある。

このため、プローブ針を半導体ウェハに接触させた場合や、半導体チップを基板に接続した後に、パッドに印加された応力が半導体素子の特性に影響するものか否かを検査することができる半導体ウェハや半導体装置が知られている（例えば、特許文献１参照）。

例えば、半導体ウェハとしては次のものが知られている。すなわち、半導体基板上には層間絶縁膜が配置されており、層間絶縁膜には、半導体素子と対向する位置に備えられた信号用パッドと、信号用パッドと電気的に絶縁されている少なくとも二つの検査用パッドが備えられている。そして、層間絶縁膜には、信号用パッドの直下を含む位置に検査用配線が備えられており、二つの検査用パッドが検査用配線を介して電気的に接続されている。また、半導体装置として、当該半導体ウェハをチップ単位に分割して半導体チップを構成し、この半導体チップを基板に電気的に接続してなるものが知られている。

このような半導体ウェハでは、信号用パッドに応力が印加されると、層間絶縁膜を介して検査用配線に当該応力が伝播されることになり、検査用配線が変形して、抵抗値が変化したり、断線したりする。このため、例えば、信号用パッドにプローブ針を接触させつつ、検査用パッドにプローブ針を接触させ、検査用パッド間に流れる電流値を測定することにより、信号用パッドに印加された応力が半導体素子に影響するものか否かを検査している。同様に、当該半導体ウェハをチップ単位に分割して基板に接続すると、信号用パッドに応力が印加されることになり、検査用配線が変形して、抵抗値が変化したり、断線したりする。このため、基板を介して検査用パッド間に電流を流すと共に検査用パッド間に流れる電流値を測定することにより、信号用パッドに印加された応力が半導体素子に影響するものか否かを検査している。

特開２００８−２８２７４号公報

しかしながら、このような半導体ウェハでは、信号用パッドと検査用パッドとは電気的に絶縁されており、信号用パッドは外部との信号の送受信のみを行うものであるため、信号用パッドとは別に少なくとも二つの検査用パッドを備えなければならない。このため、チップ形成領域が大きくなり、半導体ウェハをチップ単位に分割して半導体チップを構成したときに、当該半導体チップが大型化してしまうという問題がある。

本発明は上記点に鑑みて、半導体チップを小型化することができる半導体ウェハ、および当該半導体ウェハをチップ単位に分割した半導体チップを基板に接続してなる半導体装置、および当該半導体装置の製造方法を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、半導体基板（２１）における複数のチップ形成領域（２３）にそれぞれ半導体素子（２４）が形成され、一面上に層間絶縁膜（５０〜８０）が配置されていると共に、層間絶縁膜（５０〜８０）上に検査用パッド（４１ａ）および信号用パッド（４１ｂ）が配置されている半導体ウェハにおいて、検査用パッド（４１ａ）および信号用パッド（４１ｂ）のうち信号用パッド（４１ｂ）は、半導体素子（２４）と対向する位置に備えられていると共に、層間絶縁膜（５０〜８０）の内部に形成されたビア（５２ｃ〜８２ｃ）を介して半導体素子（２４）と電気的に接続されており、層間絶縁膜（５０〜８０）内には信号用パッド（４１ｂ）と半導体素子（２４）との間に位置する部分に抵抗体である検査用配線（６１ｃ）が備えられており、検査用パッド（４１ａ）と信号用パッド（４１ｂ）とは、検査用配線（６１ｃ）を介して電気的に接続されていることを特徴としている。

このような半導体ウェハでは、検査用パッド（４１ａ）と信号用パッド（４１ｂ）とが検査用配線（６１ｃ）を介して電気的に接続されている。つまり、信号用パッド（４１ｂ）は、外部との信号の送受信を行う機能に加えて、検査用配線（６１ｃ）に電流を流す従来の検査用パッドの機能も有するものである。すなわち、信号用パッド（４１ｂ）から層間絶縁膜（５０〜８０）に伝播された応力を検査するためには、信号用パッド（４１ｂ）の他に検査用パッド（４１ａ）を一つ備えればよく、従来のように、信号用パッドの他に信号用パッドと絶縁された二つの検査用パッドを備える必要がない。このため、半導体ウェハのチップ形成領域（２３）を小さくすることができ、半導体ウェハをチップ単位に分割して半導体チップを構成したときに、当該半導体チップを小型化することができる。

例えば、請求項２に記載の発明のように、半導体基板（２１）に、半導体素子（２４）に加えて、検査用パッド（４１ａ）と信号用パッド（４１ｂ）との間に所定の電圧が印加されたときに一方向に電流を流すスイッチング素子（２５）を形成し、検査用パッド（４１ａ）と信号用パッド（４１ｂ）とを検査用配線（６１ｃ）およびスイッチング素子（２５）を介して電気的に接続することができる。

また、請求項３に記載の発明のように、検査用配線（６１ｃ）を所定方向に長手方向を有する折り返し形状とすることができる。

さらに、請求項４に記載の発明のように、検査用配線（６１ｃ）を渦巻き状とすることができる。このような検査用配線（６１ｃ）では、検査用配線（６１ｃ）の外縁部で隣接する配線部が結線した場合には、電流経路が大幅に変化することになり、これに伴って抵抗値の変化も大きくなるため、検査感度を向上させることができる。

また、請求項５に記載の発明のように、検査用配線（６１ｃ）を、所定方向に長手方向を有する折り返し形状とされた二つの第１配線部（６３ａ）と、これら第１配線部の間に配置され、当該長手方向と垂直方向に長手方向を有する折り返し形状とされた第２配線部（６３ｂ）と、を備えたものとすることができる。

このような検査用配線（６１ｃ）では、第２配線部（６３ｂ）の長手方向に延びるような応力が印加されたときには、当該応力と垂直方向に延びている第１配線部（６３ａ）が応力の影響にて変形しやすく、第１配線部（６３ａ）の長手方向に延びるような応力が印加されたときには、当該応力と垂直方向に延びている第２配線部（６３ｂ）が応力の影響にて変形しやすくなる。このため、伝播された応力の方向に関わらず精度の高い検査を行うことができる。

そして、請求項６に記載の発明は、請求項１ないし５に記載の半導体ウェハをチップ形成領域（２３）毎に分割することにより構成される半導体チップ（２０ａ）と、半導体チップ（２０ａ）の検査用パッド（４１ａ）および信号用パッド（４１ｂ）と電気的に接続される被接続部材（１０）と、を備えた半導体装置であることを特徴としている。

また、請求項７に記載の発明は、請求項６に記載の半導体装置の製造方法であって次のことを特徴としている。具体的には、請求項１に記載の半導体ウェハ（２０）を用意する工程と、検査用パッド（４１ａ）および信号用パッド（４１ｂ）にプローブ針を接触させて検査用パッド（４１ａ）と信号用パッド（４１ｂ）との間に所定の電圧を印加し、検査用パッド（４１ａ）と信号用パッド（４１ｂ）との間に流れる電流値を測定する第１検査工程と、半導体ウェハ（２０）をチップ形成領域（２３）毎に分割して半導体チップ（２０ａ）を構成する工程と、半導体チップ（２０ａ）の検査用パッド（４１ａ）および信号用パッド（４１ｂ）を被接続部材（１０）に電気的に接続する工程と、検査用パッド（４１ａ）と信号用パッド（４１ｂ）との間に所定の電圧を印加し、検査用パッド（４１ａ）と信号用パッド（４１ｂ）との間に流れる電流値を測定する第２検査工程と、を含むことを特徴としている。

さらに、請求項８に記載の発明のように、半導体ウェハ（２０）を用意する工程では、半導体基板（２１）に、検査用パッド（４１ａ）および信号用パッド（４１ｂ）と電気的に接続され、検査用パッド（４１ａ）と信号用パッド（４１ｂ）との間に所定の電圧が印加されたときに一方向に電流を流すスイッチング素子（２５）を形成し、検査用パッド（４１ａ）と信号用パッド（４１ｂ）とが検査用配線（６１ｃ）およびスイッチング素子（２５）を介して電気的に接続されている半導体ウェハ（２０）を用意し、第２検査工程の後、検査用パッド（４１ａ）を所定電位に固定することにより、検査用パッド（４１ａ）と信号用パッド（４１ｂ）との間に電流が流れない状態とすることができる。

また、請求項９に記載の発明のように、第２検査工程の後、検査用配線（６１ｃ）を切断することにより、検査用パッド（４１ａ）と信号用パッド（４１ｂ）とを電気的に絶縁することができる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態における半導体装置の断面構成を示す図である。 （ａ）は図１に示す半導体チップを構成する半導体ウェハの部分断面図であり、（ｂ）は半導体ウェハの平面模式図である。 図２（ｂ）に示すチップ形成領域の概略回路図である。 図２（ａ）に示す検査用配線の平面図である。 第１検査工程を行うときの検査用パッドおよび信号用パッドの電位状態を示す図である。 第２検査工程後の検査用パッドおよび信号用パッドの電位状態を示す図である。 本発明の第２実施形態における第１検査工程を行うときの信号用パッドおよび検査用パッドの電位状態を示す図である。 本発明の他の実施形態における検査用配線の平面図である。 本発明の他の実施形態における半導体ウェハの平面模式図である。 本発明の他の実施形態における半導体ウェハの平面模式図である。

（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態の半導体装置の断面構成を示す図である。

図１に示されるように、本実施形態の半導体装置は、ダイパッド部１０ａおよびリード部１０ｂを備えるリードフレーム１０と、ダイパッド部１０ａにダイマウント材１１を介して搭載された半導体チップ２０ａと、半導体チップ２０ａとリード部１０ｂとを電気的に接続するボンディングワイヤ３０と、これら半導体チップ２０ａ、ダイパッド部１０ａ、リード部１０ｂおよびボンディングワイヤ３０を包み込んで封止するモールド樹脂１２とを備えている。

本実施形態の半導体チップ２０ａは、半導体ウェハをチップ単位に分割することにより構成されるため、まず、以下に半導体チップ２０ａを構成する半導体ウェハについて説明する。図２（ａ）は、本実施形態における半導体チップ２０ａを構成する半導体ウェハの部分断面図であり、図２（ｂ）は、半導体ウェハの平面模式図である。なお、図２（ｂ）は、断面図ではないが、理解をしやすくするために、検査用パッド４１ａにハッチングを施してある。

図２に示されるように、本実施形態の半導体ウェハ２０は、半導体基板２１にスクライブライン２２によって区画された複数のチップ形成領域２３を備えており、各チップ形成領域２３に、トランジスタやＬＤＭＯＳ等の複数の半導体素子２４と、本発明のスイッチング素子に相当するダイオード２５が形成されている。そして、半導体基板２１上には、第１層間絶縁膜５０が配置されている。

第１層間絶縁膜５０上には、第１配線層５１ａ〜５１ｃが形成されている。そして、これら第１〜第３配線層５１ａ〜５１ｃは、第１層間絶縁膜５０上において互いに電気的に絶縁されていると共に、第１層間絶縁膜５０に形成されたビア５２ａ〜５２ｃとそれぞれ電気的に接続されている。具体的には、第１配線層５１ａは、ダイオード２５の図示しないアノード電極と電気的に接続されるビア５２ａと電気的に接続され、第１配線層５１ｂはダイオード２５の図示しないカソード電極と電気的に接続されるビア５２ｂと電気的に接続され、第１配線層５１ｃは、半導体素子２４と電気的に接続されているビア５２ｃと電気的に接続されている。また、第１層間絶縁膜５０上には、第１配線層５１ａ〜５１ｃを覆う第２層間絶縁膜６０が配置されている。

第２層間絶縁膜６０上には、検査用配線６１ｃが形成されている。この検査用配線６１ｃは、ビア５２ｃと電気的に接続されるビア６２ｃと電気的に接続されており、第２層間絶縁膜６０上のうち半導体素子２４と対向する位置に備えられている。また、第２層間絶縁膜６０には、ビア５２ａと電気的に接続されるビア６２ａと、ビア５２ｂと電気的に接続されるビア６２ｂとが形成されている。そして、第２層間絶縁膜６０上には、検査用配線６１ｃを覆う第３層間絶縁膜７０が配置されている。

第３層間絶縁膜７０上には、第３配線層７１ａ〜７１ｃが形成されている。そして、これら第１〜第３配線層７１ａ〜７１ｃは、第３層間絶縁膜７０上において互いに電気的に絶縁されていると共に、第３層間絶縁膜７０に形成されたビア７２ａ〜７２ｄと電気的に接続されている。具体的には、第３配線層７１ａは、ビア６２ａと電気的に接続されているビア７２ａと電気的に接続され、第３配線層７１ｂは、ビア６２ｂと電気的に接続されるビア７２ｂおよび検査用配線６１ｃと電気的に接続されるビア７２ｄと電気的に接続され、第３配線層７１ｃはビア６２ｃと電気的に接続されるビア７２ｃと電気的に接続されている。また、第３層間絶縁膜上には、第３配線層７１ａ〜７１ｃを覆う第４層間絶縁膜８０が配置されている。

第４層間絶縁膜８０上には、検査用パッド４１ａおよび信号用パッド４１ｂと保護膜９０とが配置されている。そして、保護膜９０には、検査用パッド４１ａおよび信号用パッド４１ｂの表面を露出させる開口部９１が形成されている。また、信号用パッド４１ｂは、第４層間絶縁膜８０上のうち半導体素子２４に対向する位置に備えられている。

検査用パッド４１ａは、第４層間絶縁膜８０に形成され、ビア７２ａと電気的に接続されるビア８２ａと電気的に接続されており、信号用パッド４１ｂは第４層間絶縁膜に形成され、ビア７２ｃと電気的に接続されるビア８２ｃと電気的に接続されている。つまり、検査用パッド４１ａはビア５２ａ〜８２ａを介してダイオード２５のアノード電極と電気的に接続されており、信号用パッド４１ｂはビア５２ｃ〜８２ｃを介して半導体素子２４と電気的に接続されている。そして、検査用パッド４１ａと信号用パッド４１ｂとは、ダイオード２５および検査用配線６１ｃを介して電気的に接続されている。

なお、上記ビア５２ａ〜８２ｃは、層間絶縁膜５０〜８０に形成されたビアホールに、例えば、アルミニウム等の導電部材が配置されることにより構成されている。また、上記配線層５１ａ〜７１ｃ、検査用パッド４１ａおよび信号用パッド４１ｂは、例えば、アルミニウム等で構成され、上記検査用配線６１ｃは、例えば、クロムシリコンで構成されている。

図３に、本実施形態のチップ形成領域２３の概略回路図を示す。図３に示されるように、検査用パッド４１ａは、ダイオード２５および検査用配線６１ｃを介して各信号用パッド４１ｂと電気的に接続されている。そして、ダイオード２５は、検査用パッド４１ａから信号用パッド４１ｂに向けて順方向接続されているため、検査用パッド４１ａに信号用パッド４１ｂより高い電位が印加されたときに、検査用パッド４１ａと信号用パッド４１ｂとの間に電流が流れるようになっている。

次に、本実施形態の検査用配線６１ｃについて説明する。図４は、本実施形態の検査用配線６１ｃの平面図である。なお、図４中では、信号用パッド４１ｂを点線で示している。図４に示されるように、本実施形態の検査用配線６１ｃは、所定方向（紙面上下方向）に長手方向を有する折り返し形状とされた薄膜抵抗とされており、クロムシリコンを用いて構成されている。そして、検査用配線６１ｃは、信号用パッド４１ｂの端部を跨いだ構成とされている。言い換えると、検査用配線６１ｃは、信号用パッド４１ｂからはみ出す構成とされている。

以上説明したように、本実施形態の半導体ウェハ２０が構成されており、当該半導体ウェハ２０をスクライブライン２２に沿ってチップ形成領域２３毎に、つまりチップ単位に分割することにより図１に示す半導体チップ２０ａが構成される。

次に、図１に示す半導体装置の製造方法について説明する。

まず、半導体基板２１の各チップ形成領域２３に、トランジスタやＬＤＭＯＳ等の複数の半導体素子２４と、スイッチング素子としてのダイオード２５とを形成する。その後、ＣＶＤ法等により第１〜第４層間絶縁膜５０〜８０を配置すると共に、エッチングやフォトリソグラフィ等の一般的な半導体製造プロセスを行うことにより、配線層５１ａ〜７１ｃ、検査用配線６１ｃ、ビア５２ａ〜８２ｃ、検査用パッド４１ａおよび信号用パッド４１ｂを形成して、上記構成の半導体ウェハ２０を用意する。

その後、半導体ウェハ２０に対して、半導体素子２４の電気的特性を検査する第１検査工程を行う。本実施形態では、チップ形成領域２３に備えられた全ての検査用パッド４１ａおよび信号用パッド４１ｂにプローブ針を接触させて検査用パッド４１ａと信号用パッド４１ｂとの間に所定の電圧を印加する。そして、半導体素子２４の電気的特性の検査を行いつつ、検査用パッド４１ａと信号用パッド４１ｂとの間に流れる電流値を測定することにより、信号用パッド４１ｂにプローブ針を接触させたときに信号用パッド４１ｂにプローブ針から印加される応力が半導体素子２４の特性に影響するものか否かを検査する。

具体的には、信号用パッド４１ｂにはプローブ針を接触させたときにプローブ針から応力が印加されるため、信号用パッド４１ｂを通じて、信号用パッド４１ｂの直下に位置する層間絶縁膜５０〜８０に当該応力が伝播されることになる。そして、信号用パッド４１ｂの直下に位置する検査用配線６１ｃに応力が印加されることになるため、検査用配線６１ｃが変形して、抵抗値が変化したり、断線したりする。このため、検査用パッド４１ａと信号用パッド４１ｂとの間に流れる電流値を測定し、測定した電流値と閾値（設計値）とを比較することにより、プローブ針を信号用パッド４１ｂに接触させたときに、信号用パッド４１ｂに印加される応力が半導体素子２４の特性に影響するものであるか否かを検査する。

本実施形態では、以下のようにして検査用パッド４１ａと信号用パッド４１ｂとの間に電流を流すことにより、信号用パッド４１ｂに印加される応力が半導体素子２４の特性に影響を及ぼすものであるか否かを検査する。図５は、本実施形態における第１検査工程を行うときの検査用パッド４１ａおよび信号用パッド４１ｂの電位状態を示す図である。図５に示されるように、本実施形態では、ダイオード２５が検査用パッド４１ａから信号用パッド４１ｂに向けて順方向接続されているため、検査用パッド４１ａに信号用パッド４１ｂより高い電位を印加して検査用パッド４１ａと信号用パッド４１ｂとの間に流れる電流値を測定することにより、信号用パッド４１ｂに印加される応力が半導体素子２４の特性に影響するものであるか否かを検査する。

そして、この工程を各チップ形成領域２３に対して順に行い、検査用パッド４１ａと信号用パッド４１ｂとの間に流れる電流値が閾値の範囲内にない場合には、信号用パッド４１ｂにプローブ針を印加したときに印加される応力が半導体素子２４の特性に影響するものであるため、当該チップ形成領域２３にレーザ等によりマーキングする。もちろん、半導体素子２４の電気的特性の検査結果から不良品であると判断されたチップ形成領域２３にもレーザ等によりマーキングする。

続いて、半導体ウェハ２０をスクライブライン２２に沿ってチップ単位に分割して半導体チップ２０ａを製造する。そして、半導体チップ２０ａのうち、マーキングされているものを廃棄すると共に、マーキングされていないもの、つまり良品であるものを選別する。

そして、良品である半導体チップ２０ａをダイパッド部１０ａにダイマウント材１１を介して搭載する。その後、半導体チップ２０ａとリード部１０ｂとの間でワイヤボンディングを行い、ボンディングワイヤ３０によって、半導体チップ２０ａの検査用パッド４１ａおよび信号用パッド４１ｂとリード部１０ｂとを電気的に接続する。なお、半導体チップ２０ａとリード部１０ｂとの間でワイヤボンディングを行ったときも、信号用パッド４１ｂにプローブ針を接触させたときと同様に、信号用パッド４１ｂにはワイヤボンディング時に応力が印加されることになる。

このため、次に、半導体チップ２０ａとリード部１０ｂとの間でワイヤボンディングを行ったときに信号用パッド４１ｂに印加される応力が半導体素子２４の特性に影響するものか否かを検査する第２検査工程を行う。具体的には、半導体ウェハ２０に対して行う第１検査工程と同様に、リード部１０ｂを介して検査用パッド４１ａに信号用パッド４１ｂより高い電位を印加して検査用パッド４１ａと信号用パッド４１ｂとの間に流れる電流値を測定し、半導体チップ２０ａとリード部１０ｂとの間でワイヤボンディングを行ったときに信号用パッド４１ｂに印加される応力が半導体素子２４の特性に影響するものか否かを検査する。そして、検査用パッド４１ａと信号用パッド４１ｂとの間に流れる電流値が閾値の範囲内にある場合は、半導体チップ２０ａを接続したときに印加された応力が半導体素子２４の特性に影響するものでないため、このものに対してモールド樹脂１２により樹脂封止をすることにより、上記図１に示す半導体装置が製造される。

なお、本実施形態では、検査用パッド４１ａと信号用パッド４１ｂとの間に、検査用パッド４１ａから信号用パッド４１ｂに向けて順方向接続されているダイオード２５が配置されているため、第２検査工程の後に以下の工程を行うことが好ましい。図６は、本実施形態における第２検査工程後の検査用パッド４１ａおよび信号用パッド４１ｂの電位状態を示す図である。図６に示されるように、第２検査工程後では、検査用パッド４１ａの電位を所定電位、つまりグランドに固定した状態とすることが好ましい。通常使用時に、信号用パッド４１ｂ間でダイオード２５を介して電流が回り込むことを防止することができるためである。

以上説明したように、本実施形態の半導体ウェハ２０では、検査用パッド４１ａと信号用パッド４１ｂとが検査用配線６１ｃを介して電気的に接続されている。つまり、本実施形態の信号用パッド４１ｂは、外部との信号の送受信を行う機能に加えて、信号用パッド４１ｂと半導体素子２４との間に配置されている検査用配線６１ｃに電流を流す従来の検査用パッドの機能も有するものである。すなわち、信号用パッド４１ｂの直下に位置する層間絶縁膜５０〜８０に伝播された応力を検査するためには、信号用パッド４１ｂの他に検査用パッド４１ａを一つ備えればよく、従来のように、信号用パッドの他に信号用パッドと絶縁された二つの検査用パッドを備える必要がない。このため、半導体ウェハ２０のチップ形成領域２３を小さくすることができ、半導体ウェハ２０をチップ単位に分割して半導体チップ２０ａを構成したときに、当該半導体チップ２０ａを小型化することができる。

さらに、本実施形態では、検査用配線６１ｃとしてクロムシリコンが用いられており、検査用配線６１ｃとしてアルミニウムを用いた場合と比較してクロムシリコンは数百Åと薄く成膜されるため、応力によるクラック等のダメージの測定を高感度に行うことができる。

また、本実施形態では、第２層間絶縁膜６０上に検査用配線６１ｃが形成されているため、第１層間絶縁膜５０上の第１配線層５１ａ〜５１ｃおよび第３層間絶縁膜７０上の第３配線層７１ａ〜７１ｃを自由にレイアウトすることができ、設計の自由度を向上させることができる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の半導体装置の製造方法は、第１実施形態に対して信号用パッド４１ｂ毎に第１、第２検査工程を行うようにしたものであり、その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。図７は、本実施形態における第１検査工程を行うときの検査用パッド４１ａおよび信号用パッド４１ｂの電位状態を示す図である。なお、第２検査工程を行うときの検査用パッド４１ａおよび信号用パッド４１ｂの電位状態も同様である。

図７に示されるように、本実施形態では、第１検査工程を行うときに、検査用パッド４１ａおよび所定の一つの信号用パッド４１ｂのみにプローブ針を接触させて所定の電圧を印加し、他の信号用パッド４１ｂの電位状態をオープンにする。そして、プローブ針を接触させた検査用パッド４１ａと信号用パッド４１ｂとの間にのみ電流を流し、これら検査用パッド４１ａと信号用パッド４１ｂとの間に流れる電流値を測定することにより、当該信号用パッド４１ｂに印加される応力が半導体素子２４の特性に影響するものであるか否かを検査する。

その後、一つずつ信号用パッド４１ｂにプローブ針を接触させると共に、他の信号用パッド４１ｂの電位状態をオープンにし、プローブ針を接触させた信号用パッド４１ｂに印加される応力が半導体素子２４の特性に影響するものであるか否かを順に検査する。なお、信号用パッド４１ｂの電位状態をオープンにするとは、信号用パッド４１ｂに電位を印加しない状態や信号用パッド４１ｂの電位を検査用パッド４１ａの電位と同じ電位とすること等であり、検査用パッド４１ａとプローブ針を接触させていない信号用パッド４１ｂとの間に電流が流れない状態とすることである。

また、第２検査工程を行うときも同様に、リード部１０ｂを介して検査用パッド４１ａおよび所定の一つの信号用パッド４１ｂのみに所定の電圧を印加すると共に、他の信号用パッド４１ｂの電位状態をオープンにする。そして、所定の電圧を印加した検査用パッド４１ａと信号用パッド４１ｂとの間にのみ電流を流し、これら検査用パッド４１ａと信号用パッド４１ｂとの間に流れる電流値を測定することにより、半導体チップ２０ａとリード部１０ｂとの間でワイヤボンディングを行ったときに信号用パッド４１ｂに印加された応力が半導体素子２４の特性に影響するものであるか否かを検査する。その後、第１検査工程と同様に、検査用パッド４１ａと、検査されていない一つの信号用パッド４１ｂとの間に所定の電圧を印加し、半導体チップ２０ａとリード部１０ｂとの間でワイヤボンディングを行ったときに信号用パッド４１ｂに印加された応力が半導体素子２４の特性に影響するものであるか否かを順に検査する。

このような半導体装置の製造方法では、信号用パッド４１ｂ毎に一つずつ検査を行うため、上記第１実施形態と比較して、どの信号用パッド４１ｂの直下に伝播された応力が半導体素子２４の特性に影響するものであるか否かを特定できつつ、上記第１実施形態と同様の効果を得ることができる。

（他の実施形態）
上記各実施形態では、半導体チップ２０ａがボンディングワイヤ３０を介してリード部１０ｂと電気的に接続された半導体装置を例に挙げて説明したが、これに限定されるものではない。例えば、半導体チップ２０ａを被接続部材としてのＥＣＵ基板にはんだを介して電気的に接続した半導体装置とした場合にも、半導体チップ２０ａをＥＣＵ基板にはんだを介して接続するときに、信号用パッド４１ｂに応力が印加される。このため、半導体チップ２０ａをＥＣＵ基板に接続した後に第２検査工程を行うことにより、はんだを介して接続するときに信号用パッド４１ｂに印加された応力が半導体素子２４の特性に影響するものか否かを検査することができる。

また、上記第各実施形態では、半導体基板２１にスイッチング素子としてのダイオード２５が形成されている例について説明したが、半導体基板２１にスイッチング素子としてのダイオード２５を形成しない構成とすることもできる。すなわち、このような場合には、半導体チップ２０ａをリード部１０にボンディングワイヤ３０を介して電気的に接続した後に、レーザートリミングや、検査用配線６１ｃに大電流が流れるように検査用パッド４１ａと信号用パッド４１ｂとの間に電圧を印加し、検査用配線６１ｃを切断すればよい。これにより、通常使用時に信号用パッド４１ｂ間で電流が回り込むことを抑制することができる。

さらに、上記第１実施形態では、検査用配線６１ｃが紙面上下方向に長手方向を有する折り返し形状とされている例について説明したが、もちろん検査用配線６１ｃの形状はこれに限定されるものではない。図８は、他の実施形態にかかる検査用配線６１ｃの平面図である。なお、図８中では、信号用パッド４１ｂを点線で示している。

図８（ａ）に示されるように、検査用配線６１ｃを紙面左右方向に長手方向を有する折り返し形状とすることもできる。また、図８（ｂ）に示されるように、検査用配線６１ｃを渦巻き形状とすることもできる。図８（ｂ）に示される検査用配線６１ｃでは、例えば、隣接する配線部が結線するような応力が印加された場合、検査用配線６１ｃの電流経路が大きく変化することがある。すなわち、上記各実施形態や図８（ａ）に示される検査用配線６１ｃでは、隣接する配線部が結線された場合には、最大で配線部の１往復分の経路変化があるのみであるが、渦巻き形状とすることにより、配線部が外縁部で結線された場合には、渦巻き形状の内縁部に位置する配線部の電流経路がなくなる。このため、電流経路が大幅に変化することになり、これに伴って抵抗値の変化も大きくなるため、検査感度を向上させることができる。さらに、図８（ｃ）に示される検査用配線６１ｃは、紙面左右方向に長手方向を有する折り返し形状とされた二つの第１配線部６３ａと、これら第１配線部６３ａの間に配置され、紙面上下方向に長手方向を有する折り返し形状とされた第２配線部６３ｂとを有する構成とされている。このような検査用配線６１ｃでは、紙面上下方向に延びるような応力が印加されたときには、当該応力と垂直方向に延びている第１配線部６３ａが応力の影響にて変形しやすく、紙面左右方向に応力が印加されたときには、当該当力と垂直方向に延びている第２配線部６３ｂが応力の影響にて変形しやすくなる。すなわち、上記各実施形態の検査用配線６１ｃでは、紙面上下方向に延びるような応力が印加されたときには、検査用配線６１ｃが変形しにくく、応力の方向によって検査感度が異なることになるが、このような検査用配線６１ｃでは応力の方向に関わらず精度の高い検査を行うことができる。

また、上記各実施形態では、検査用配線６１ｃが信号用パッド４１ｂからはみ出す構成とされている例について説明したが、もちろん、検査用配線６１ｃが信号用パッド４１ｂ内に収まる構成とされていてもよい。

さらに、上記各実施形態では、半導体基板２１上に第１〜第４層間絶縁膜５０〜８０が積層されている例について説明したが、もちろん半導体基板２１上に積層する層間絶縁膜は何層であってもよい。また、上記各実施形態では、第２層間絶縁膜６０上に検査用配線６１ｃが配置されている例について説明したが、例えば、検査用配線６１ｃは第１層間絶縁膜５０上に配置されていてもよいし、第３層間絶縁膜７０上に配置されていてもよい。

また、上記各実施形態では、スイッチング素子がダイオード２５である例について説明したが、もちろんこれに限定されるものではなく、例えば、スイッチング素子をＭＯＳとすることもできる。また、スイッチング素子としてのダイオード２５は、静電気放電（Electro Static Discharge、ＥＳＤ）やサージ電圧・電流によって半導体装置が破壊されるのを防止するために一般的に備えられるＥＳＤ保護ダイオードと兼用することができ、第１、第２検査工程時には電流の回り込み防止機能としての機能を持たせると共に、通常使用時にはＥＳＤ保護ダイオードとしての機能を持たせることもできる。

そして、上記各実施形態では、ダイオード２５が検査用パッド４１ａから信号用パッド４１ｂに向けて順方向接続されている例について説明したが、もちろんダイオード２５が信号用パッド４１ｂから検査用パッド４１ａに向けて順方向接続されていてもよい。この場合は、第１、第２検査工程のときに、信号用パッド４１ｂに検査用パッド４１ａより高い電位を印加することにより、検査用パッド４１ａと信号用パッド４１ｂとの間に電流を流すことができる。また、第２検査工程の後は、検査用パッド４１ａの電位状態を、通常使用時に信号用パッド４１ｂに印加される電位よりも高い電位状態とし、検査用パッド４１ａと信号用パッド４１ｂとの間に電流が流れない状態とすればよい。

また、上記各実施形態では、チップ形成領域２３に検査用パッド４１ａが備えられている半導体ウェハ２０について説明したが、次のようにすることもできる。図９は、他の実施形態における半導体ウェハ２０の平面模式図である。図９に示されるように、検査用パッド４１ａをスクライブライン２２上に配置することもできる。すなわち、半導体ウェハ２０をチップ単位に分割して半導体チップ２０ａを構成し、当該半導体チップ２０ａをリードフレーム１０等の被接続部材と電気的に接続するときに、信号用パッド４１ｂにほとんど応力が印加されないことが明らかである場合には、第２検査工程を行わなくてもよい。このため、検査用パッド４１ａをスクライブライン２２上に配置し、半導体ウェハ２０をチップ単位に分割したときに、検査用パッド４１ａを同時に除去するようにしてもよい。このような半導体ウェハ２０では、検査用パッド４１ａをチップ形成領域２３に配置しないため、さらにチップ形成領域２３を小さくすることができる。

そして、上記各実施形態では、検査用パッド４１ａと信号用パッド４１ｂとの間に、検査用パッド４１ａから信号用パッド４１ｂに向けて順方向接続されているダイオード２５を備えたものについて説明したが、次のようにすることもできる。図１０は、他の実施形態における半導体ウェハ２０の平面模式図である。図１０に示されるように、検査用パッド４１ａ、４１ｃを備え、検査用パッド４１ａから信号用パッド４１ｂに向けて順方向接続されているダイオード２５と、信号用パッド４１ｂから検査用パッド４１ｃに向けて順方向接続されているダイオード２５とを混在させた半導体ウェハ２０とすることもできる。

さらに、上記各実施形態では、検査用パッド４１ａ、ダイオード２５、検査用配線６１ｃ、信号用パッド４１ｂが順に接続されている例について説明したが、層間絶縁膜５０〜８０に形成されるビアや、第１〜第３配線層５１ａ〜７１ｃを形成する場所を適宜変更することにより、検査用パッド４１ａ、検査用配線６１ｃ、ダイオード２５、信号用パッド４１ｂを順に接続した構成とすることもできる。すなわち、ダイオード２５と検査用配線６１ｃとの接続順序を入れ替えることももちろん可能である。

また、上記各実施形態では、半導体基板２１のうち検査用パッド４１ａと対向する位置に半導体素子２４が形成されていない例について説明したが、半導体基板２１のうち検査用パッド４１ａと対向する位置に半導体素子２４が形成されていてもよい。この場合には、層間絶縁膜５０〜８０内のうち検査用パッド４１ａと当該半導体素子２４との間にも検査用配線６１ｃを配置することが好ましい。もちろん、半導体基板２１のうち検査用パッド４１ａと対向する位置にダイオード２５を形成する場合においても、検査用パッド４１ａとダイオード２５との間に検査用配線６１ｃを配置することが好ましい。

１０ 基板
２０ 半導体ウェハ
２０ａ 半導体チップ
２１ 半導体基板
２３ チップ形成領域
２４ 半導体素子
２５ ダイオード
４１ａ 検査用パッド
４１ｂ 信号用パッド
６１ｃ 検査用配線

Claims (9)

1. 半導体基板（２１）における複数のチップ形成領域（２３）にそれぞれ半導体素子（２４）が形成され、一面上に層間絶縁膜（５０〜８０）が配置されていると共に、前記層間絶縁膜（５０〜８０）上に検査用パッド（４１ａ）および信号用パッド（４１ｂ）が配置されている半導体ウェハにおいて、
   前記検査用パッド（４１ａ）および前記信号用パッド（４１ｂ）のうち前記信号用パッド（４１ｂ）は、前記半導体素子（２４）と対向する位置に備えられていると共に、前記層間絶縁膜（５０〜８０）の内部に形成されたビア（５２ｃ〜８２ｃ）を介して前記半導体素子（２４）と電気的に接続されており、
   前記層間絶縁膜（５０〜８０）内には前記信号用パッド（４１ｂ）と前記半導体素子（２４）との間に位置する部分に抵抗体である検査用配線（６１ｃ）が備えられており、
   前記検査用パッド（４１ａ）と前記信号用パッド（４１ｂ）とは、前記検査用配線（６１ｃ）を介して電気的に接続されていることを特徴とする半導体ウェハ。
2. 前記半導体基板（２１）には、前記半導体素子（２４）に加えて、前記検査用パッド（４１ａ）と前記信号用パッド（４１ｂ）との間に所定の電圧が印加されたときに一方向に電流を流すスイッチング素子（２５）が形成されており、
   前記検査用パッド（４１ａ）と前記信号用パッド（４１ｂ）とは、前記検査用配線（６１ｃ）および前記スイッチング素子（２５）を介して電気的に接続されていることを特徴とする請求項１に記載の半導体ウェハ。
3. 前記検査用配線（６１ｃ）は、所定方向に長手方向を有する折り返し形状とされていることを特徴とする請求項１または２に記載の半導体ウェハ。
4. 前記検査用配線（６１ｃ）は、所定方向に長手方向を有する折り返し形状とされた二つの第１配線部（６３ａ）と、前記第１配線部の間に配置され、前記長手方向と垂直方向に長手方向を有する折り返し形状とされた第２配線部（６３ｂ）と、を備えていることを特徴とする請求項１または２に記載の半導体ウェハ。
5. 前記検査用配線（６１ｃ）は、渦巻き状とされていることを特徴とする請求項１または２に記載の半導体ウェハ。
6. 請求項１ないし５に記載の半導体ウェハを前記チップ形成領域（２３）毎に分割することにより構成される半導体チップ（２０ａ）と、前記半導体チップ（２０ａ）の前記検査用パッド（４１ａ）および前記信号用パッド（４１ｂ）と電気的に接続される被接続部材（１０）と、を備えた半導体装置。
7. 半導体基板（２１）における複数のチップ形成領域（２３）にそれぞれ半導体素子（２４）が形成され、一面上に層間絶縁膜（５０〜８０）が配置されていると共に、前記層間絶縁膜（５０〜８０）上に検査用パッド（４１ａ）および信号用パッド（４１ｂ）が配置され、前記検査用パッド（４１ａ）および前記信号用パッド（４１ｂ）のうち前記信号用パッド（４１ｂ）は、前記半導体素子（２４）と対向する位置に備えられていると共に、前記層間絶縁膜（５０〜８０）の内部に形成されたビア（５２ｃ〜８２ｃ）を介して前記半導体素子（２４）と電気的に接続されており、前記層間絶縁膜（５０〜８０）内に前記信号用パッド（４１ｂ）と前記半導体素子（２４）との間に位置する部分に抵抗体である検査用配線（６１ｃ）が備えられ、前記検査用パッド（４１ａ）と前記信号用パッド（４１ｂ）とが前記検査用配線（６１ｃ）を介して電気的に接続されている半導体ウェハ（２０）を用意する工程と、
   前記検査用パッド（４１ａ）および前記信号用パッド（４１ｂ）にプローブ針を接触させて前記検査用パッド（４１ａ）と前記信号用パッド（４１ｂ）との間に所定の電圧を印加し、前記検査用パッド（４１ａ）と前記信号用パッド（４１ｂ）との間に流れる電流値を測定する第１検査工程と、
   前記第１検査工程の後、前記半導体ウェハ（２０）を前記チップ形成領域（２３）毎に分割して半導体チップ（２０ａ）を構成する工程と、
   前記半導体チップ（２０ａ）の前記検査用パッド（４１ａ）および前記信号用パッド（４１ｂ）を被接続部材（１０）に電気的に接続する接続工程と、
   前記接続工程の後、前記検査用パッド（４１ａ）と前記信号用パッド（４１ｂ）との間に所定の電圧を印加し、前記検査用パッド（４１ａ）と前記信号用パッド（４１ｂ）との間に流れる電流値を測定する第２検査工程と、を含むことを特徴とする半導体装置の製造方法。
8. 前記半導体ウェハ（２０）を用意する工程では、前記半導体基板（２１）に、前記検査用パッド（４１ａ）および前記信号用パッド（４１ｂ）と電気的に接続され、前記検査用パッド（４１ａ）と前記信号用パッド（４１ｂ）との間に所定の電圧が印加されたときに一方向に電流を流すスイッチング素子（２５）を形成し、前記検査用パッド（４１ａ）と前記信号用パッド（４１ｂ）とが前記検査用配線（６１ｃ）および前記スイッチング素子（２５）を介して電気的に接続されている前記半導体ウェハ（２０）を用意し、
   前記第２検査工程の後、前記検査用パッド（４１ａ）を所定電位に固定することにより、前記検査用パッド（４１ａ）と前記信号用パッド（４１ｂ）との間に電流が流れない状態とすることを特徴とする請求項７に記載の半導体装置の製造方法。
9. 前記第２検査工程の後、前記検査用配線（６１ｃ）を切断することにより、前記検査用パッド（４１ａ）と前記信号用パッド（４１ｂ）とを電気的に絶縁することを特徴とする請求項７に記載の半導体装置の製造方法。

Images