JP3064993B2 - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法

Info

Publication number
JP3064993B2
JP3064993B2 JP9298930A JP29893097A JP3064993B2 JP 3064993 B2 JP3064993 B2 JP 3064993B2 JP 9298930 A JP9298930 A JP 9298930A JP 29893097 A JP29893097 A JP 29893097A JP 3064993 B2 JP3064993 B2 JP 3064993B2
Authority
JP
Japan
Prior art keywords
insulating film
film
integrated circuit
conductor wiring
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9298930A
Other languages
English (en)
Other versions
JPH11135625A (ja
Inventor
俊弘 加藤
圭一 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9298930A priority Critical patent/JP3064993B2/ja
Publication of JPH11135625A publication Critical patent/JPH11135625A/ja
Application granted granted Critical
Publication of JP3064993B2 publication Critical patent/JP3064993B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
製造方法に関し、特に修正、解析のために半導体集積回
路に絶縁膜を形成する方法に関する。
【0002】
【従来の技術】従来、パッシベーション膜を有する半導
体集積回路(特にダイおよびパッケージ状態)に絶縁膜
を形成する方法として、たとえば特開平8−15372
1号公報および特開平2−3122137号公報に示さ
れているようなイオンビームやレーザビームを用いる方
法がある。
【0003】図25〜図29は従来のイオンビームを用
いた半導体集積回路上の絶縁膜の形成方法を示し、上層
導体配線104の下側に設けられた下層導体配線102
を切断する方法を示す図である。図25に示すSi基板
101上に絶縁膜109、下層導体配線102があり、
下層導体配線102と上層導体配線104との間に層間
絶縁膜103、上層導体配線104の上にパッシベーシ
ョン膜105がある半導体集積回路を真空にしたチャン
バ内に入れる。図26に示すように金属イオンビーム1
10を部分的に照射する事により、照射された箇所のパ
ッシベーション膜105、上層金属配線104、層間絶
縁膜103、下層導体配線102をエッチングし、下層
導体配線102の切断を行っている。
【0004】次に、図27に示すように今まで使用して
いた金属イオンビーム110に変えて、Siイオンビー
ム111を使用し、かつ、O2またはN2ガス雰囲気に
する事により、エッチングした下層導体配線102と層
間絶縁膜103の部分に絶縁膜106を形成する。更
に、Siイオンビーム111を金属イオンビーム110
に戻し、かつ、金属CVD用ガス(W(CO)6等)雰
囲気113にすることにより、絶縁膜106上に金属膜
107を形成し、図26に示す工程で切断した上層導体
配線104を再接続していた。更に、図29に示すよう
に金属イオンビーム110をSiイオンビーム111に
変え、かつ、O2またはN2ガス雰囲気112にするこ
とにより、金属107上に保護膜として絶縁膜108を
形成する。
【0005】図30〜図35は従来におけるレーザビー
ムを用いて下層導体配線102を切断し、切断した下層
導体配線102の一方と上層導体配線104の1本とを
接続し、さらにこれらの上に金属膜を配線する方法を示
す図である。
【0006】図30に示すSi基板101上に絶縁膜1
09、下層導体配線102があり、下層導体配線102
と上層導体配線104との間に層間絶縁膜103、上層
導体配線104の上にパッシベーション膜105がある
半導体集積回路を真空にしたチャンバ内に入れる。図3
1に示すようにレーザビームを部分的に照射する事によ
り、照射された箇所のパッシベーション膜105、層間
絶縁膜103をエッチングし、さらに下層導体配線10
2の切断部分をエッチングする事によりパッシベーショ
ン膜105および層間絶縁膜103に配線を接続するた
め開口部120、121を設けると共に下層導体配線1
02の導体配線102の切断を行っている。
【0007】次に、図32に示すように、金属CVD用
ガス(MO(CO)6等)雰囲気114にして、レーザ
ビームを照射する事により、開口部120、121中お
よびこれらの間のパッシベーション膜105上に金属膜
116を形成する。次に、図33に示すように、金属C
VDガス(MO(CO)6等)雰囲気114に変えて、
TEOS(Tetra Ethxy Silane T
etra EthylOrtho Silicate)
とオゾンの雰囲気115にして、レーザビームを照射す
ることにより金属膜116を覆う絶縁膜117を形成し
ていた。更に図34に示すように、金属CVD用ガス
(MO(CO)6等)雰囲気114に戻しレーザービー
ムを照射することにより、絶縁膜117の上を越える金
属膜118を形成する。更に、図35に示す用に再度T
EOS及びオゾン雰囲気115にして、レーザービーム
を照射することにより金属118を覆う保護膜として絶
縁膜119を形成する。
【0008】
【発明が解決しようとする課題】まず、パッシベーショ
ン膜を有する半導体集積回路(特にダイまたはパッケー
ジに組まれた状態の半導体集積回路)の配線等を変更し
たい場合、パッシベーション膜を除去し、上層および下
層の導体配線のA1配線を露出させる工程、パッシベー
ション膜上に金属膜を形成させる工程、A1配線を切断
させる工程、金属配線同士を交差させる工程などがあ
る。金属膜同士を交差させるためには、交差する金属膜
間に絶縁膜が必要となる。また、A1配線、金属膜を露
出したままの状態では、マイグレーション、腐食等の不
良が発生し易くなり、信頼性が得られないため、保護膜
として絶縁膜を形成する必要がある。
【0009】また、半導体集積回路をEBテスタ(El
ectron Beam Tester)等で測定を行
う場合、測定したい配線の周囲に金属が露出している
と、電子ビームに影響を与え正確な測定が出来ないた
め、絶縁膜で覆う必要がある。
【0010】これらの絶縁膜を形成する方法として、ま
ず、イオンビームを用いて絶縁膜を形成する方法がある
が、この方法では、半導体集積回路を真空の雰囲気中に
入れなければならず、真空装置が必要であり、Siイオ
ンビーム、O2またはN2ガスを発生させコントロール
する高価な装置を揃えなければならないという問題点が
あった。また、この装置で形成される絶縁膜は、イオン
注入されたりするため、絶縁の品質に問題を起こす場合
があった。
【0011】次に、レーザビームを用いて絶縁膜を形成
する方法があるが、この方法も半導体集積回路を真空中
に入れなければならず、真空装置が必要であり、TEO
Sとオゾンを発生させる装置を備えなければならないと
いう問題点があった。また、レーザーを用いるため、半
導体集積回路の表面の絶縁膜が剥離したり、周辺のA1
配線同士のショートを引き起こしたり、A1配線のない
部分の下にある半導体素子を損傷させたりすることがあ
るという問題がある。いずれの場合においても、高価な
装置を必要とし、かつ、半導体集積回路の特性に影響を
与えるという欠点があった。
【0012】また、イオンビームやレーザビームを用い
て絶縁膜を形成する方法では、リードの下面に絶縁膜を
形成できず、リードに近接する導体配線のEBテスタに
より測定がリードの電磁界の影響を避けることができな
いという問題があった。
【0013】本発明の目的は、半導体集積回路、特にダ
イまたはパッケージに組まれた状態のパッシベーション
膜を有する半導体集積回路において、配線等を変更する
場合やEBテスタ等の測定を行う場合、容易にかつ、安
価で半導体集積回路を損傷させる事無く、品質のよい絶
縁膜を形成することを出来る方法を提供することにあ
る。
【0014】
【課題を解決するための手段】本発明の半導体集積回路
の製造方法は、第1および第2の導体配線(図1の4)
と、これら第1および第2の導体配線の外側に配置され
た第3および第4の導体配線(図3の3)と、これら第
1〜第4の導体配線を互いに絶縁する層間絶縁膜(図1
の2)と、これら第1〜第4の導体配線および前記層間
絶縁膜の表面に形成されたパッシベーション膜(図1の
5)とを有する半導体集積回路を加工する方法であっ
て、前記パッシベーションの一部と必要ならば前記層間
絶縁膜の一部とを除去して前記第1および第2の導体配
線の一部を露出する第1および第2の開口部(図2の
6)を設け、前記第1および第2の開口部中並びに前記
パッシベーション膜上の前記第1および第2の開口部を
接続する部分に第1の金属膜(図3の7)を形成し、前
記第1の金属膜上および前記パッシベーション上の少く
とも一部に第1の絶縁膜(図5の9)を塗布により形成
し、次に前記パッシベーション膜の一部と必要ならば前
記層間絶縁膜および前記第1の絶縁膜の一部とを除去し
て前記第3および第4の導体配線を露出する第3および
第4の開口部(図6の10)を設け、前記第3および第
4の開口部中並びに前記第1の絶縁膜および場合によっ
ては前記パッシベーション膜上の前記第3および第4の
開口部を接続する部分に第2の金属膜(図7の11)を
形成し、少なくとも前記第2の金属膜上に第2の絶縁膜
(図8の12)を塗布により形成することを特徴とす
る。
【0015】
【0016】
【0017】本発明の半導体集積回路の製造方法は、並
設された第1および第2の導体配線(図9の3)と、こ
の第1および第2の導体配線と交差してこの第1および
第2の導体配線とは異る層に並設された第3および第4
の導体配線(図9の4)と、前記第1〜第4の導体配線
を互いに絶縁する層間絶縁膜(図10の2)と、前記第
1〜第4の導体配線および前記層間絶縁膜の表面に形成
されたパッシベーション膜(図10の5)とを有する半
導体集積回路を加工する方法であって、前記パッシベー
ション膜の一部と必要ならば前記層間配線膜の一部とを
除去して前記第1および第2の導体配線の一部を露出す
る第1および第2の開口部(図9の15)を設け、前記
第1および第2の開口部中並びに前記パッシベーション
膜上の前記第1および第2の開口部を接続する部分に第
1の金属膜(図10の7)を形成し、前記第1の金属膜
上および前記パッシベーション膜上の少くとも一部に第
1の絶縁膜(図10の9)を塗布により形成し、次に前
記パッシベーション膜の一部と必要ならば前記層間絶縁
膜および前記第1の絶縁膜の一部を除去して前記第3お
よび第4の導体配線を露出する第3および第4の開口部
(図10の16)を設け、前記第3および第4の開口部
中並びに前記第1の絶縁膜および場合によっては前記パ
ッシベーション膜上の前記第3および第4の開口部を接
続する部分に前記第1の金属膜と交差する第2の金属膜
(図10の11)を形成し少くとも前記第2の金属膜上
に第2の絶縁膜(図10の12)を塗布により形成する
ことを特徴とする。
【0018】本発明は、上層導体配線(図11の4)
と、この上層導体配線の下側に位置する下層導体配線
(図11の3a)と、前記上層導体配線および前記下層
導体配線を互いに絶縁する層間絶縁膜(図11の2)
と、前記上層導体配線および前記層間絶縁膜の上に形成
されたパッシベーション膜(図11の5)とを有する半
導体集積回路を加工する方法であって、前記下層導体配
線の一部である接続部分およびその周辺部分の上側の前
記パッシベーション膜の一部、前記上層導体配線の一部
および必要ならば前記層間絶縁膜の一部を除去して前記
接続部分との間に前記層間絶縁膜を残す第1の開口部
(図12の17)を設け、前記第1の開口部中および前
記パッシベーション膜の少くとも一部の上に第1の絶縁
膜(図13の9)を塗布により形成し、次に前記接続部
部分の上側の前記第1の絶縁膜の一部及び前記層間絶縁
膜の一部を除去して第2の開口部(図14の18)を設
け、この第2の開口部中および少くとも前記第1の絶縁
膜の一部の上に金属膜(図15の11)を形成し、少く
ともこの金属膜上に第2の絶縁膜(図15の12)を塗
布により形成することを特徴とする。
【0019】本発明の半導体装置の製造方法は、互いに
近接する第1および第2の導体配線(図17の20b、
20a)と、第1および第2の導体配線を互いに絶縁す
る層間絶縁膜(図17の2)と、前記第1および第2の
導体配線および前記層間絶縁膜の表面に形成されたパッ
シベーション膜(図17の5)とを有する半導体集積回
路を加工する方法であって、前記パッシベーション膜の
一部と必要ならば前記層間絶縁膜の一部を除去して前記
第1の導体配線の一部を露出する第1の開口部(図17
の21)を設け、前記第1の開口部中および前記パッシ
ベーション膜上の前記第1の開口部に接続する部分に第
1の金属膜(図18の7)を形成し、少くとも前記第1
の金の属膜上に第1の絶縁膜(図18の9)を塗布によ
り形成し、次に前記パッシベーション膜の一部と必要な
らば前記層間絶縁膜の一部および前記第1の絶縁膜の一
部を除去して前記第2の導体配線を露出する第2の開口
部(図19の22)を設け、前記第2の開口部中および
少くとも前記第1の絶縁膜の一部の上に第2の金属膜
(図19の11)を形成し、少くとも前記第2の金属膜
上に第2の絶縁膜(図19の12)を塗布により形成す
ることを特徴とする。
【0020】本発明の半導体集積回路の製造方法は、互
いに近接する第1および第2の導体配線(図21の20
c,20d)と、この第1および第2の導体配線を互い
に絶縁する層間絶縁膜(図21の2)と、前記第1およ
び第2の導体配線および前記層間絶縁膜の表面に形成さ
れたパッシベーション膜(図21の5)とを有する半導
体集積回路を加工する方法であって、前記パッシベーシ
ョン膜の一部と必要ならば前記層間絶縁膜の一部を除去
して前記第1の導体配線を露出する第1の開口部を設
け、前記第1の導体配線の露出部分に電子ビームを照射
して前記第1の導体配線の状態を測定した後に少くとも
前記第1の開口部中に絶縁膜を塗布により形成し、電子
ビームを照射して前記第2の導体配線の状態を測定する
ために前記パッシベーション膜と必要ならば前記層間絶
縁膜の一部および前記絶縁膜の一部を除去して前記第2
の導体配線を露出する第2の開口部を設けることを特徴
とする。
【0021】本発明は、リード(図23の14)に近接
して導体配線(図23の20)が設けられた半導体集積
回路を加工する方法であって、少くとも前記リードの表
面に絶縁膜(図24の9)を塗布により形成し電子ビー
ムを照射して前記導体配線の状態を測定するために前記
導体配線を露出させることを特徴とする。
【0022】上述の半導体集積回路の製造方法では前記
絶縁膜並びに前記第1および第2の絶縁膜は塗布後スピ
ンコータによって薄く伸ばされ、さらにキュアされて成
形することもでき、また前記絶縁膜並びに前記第1およ
び第2の絶縁膜としては、有桟或いは無桟のシリカ,ポ
リイミド,感光性ポリイミドまたはレジストが挙げられ
る。
【0023】
【発明の実施の形態】図1〜図8は、本発明の第1の
施の形態の半導体集積回路に絶縁膜を形成する方法を示
す図で、下層導体配線の切断並びに上層導体配線どうし
の接続および下層導体配線どうしの接続を行う方法を示
す図である。
【0024】図1に示す基板1上に下層導体配線3、上
層導体配線4及び導体配線間の層間絶縁膜2並びにパッ
シベーション膜5を有する半導体集積回路を真空雰囲気
中に挿入し、FIB(集束イオンビーム)を用いて上層
導体配線4上のパッシベーション膜5及び層間絶縁膜2
をエッチングにより除去し、上層導体配線4が露出する
ように2つの開孔部6を形成する(図2)。次に、金属
CVD用ガス雰囲気でFIBを照射し、開孔部6を埋め
開孔部6を接続する金属膜7をパッシベーション膜5上
に形成する(図3)。そして、ガスを取り除いて真空雰
囲気中に半導体集積回路があるようにしてから下層導体
配線3上のパッシベーション膜5及び層間絶縁膜2をエ
ッチングにより除去して開孔部8を形成し、さらに下層
導体配線3をエッチングにより除去、切断する(図
3)。
【0025】次に、半導体集積回路を真空雰囲気中から
取り出し、図4の様に、開孔部8及び図3に示す工程で
FIBによって形成された金属膜7を覆うようにポリイ
ミド等の液状の絶縁膜9を塗布し、図5に示す様に、半
導体集積回路をスピンコータで1000回転程度で回転
させ、塗布した絶縁膜9を数um程度に薄く伸ばし、半
導体集積回路をホットプレートで300℃程度に加熱し
キュアする。これにより、上層および下層A1配線、金
属膜を保護することが出来、マイグレーション、腐食等
の不良が抑えられる。
【0026】さらに、図6のように、FIBを用いてポ
リイミ度絶縁膜9、パッシベーション膜5、層間絶縁膜
23をエッチングし、下層導体配線3を露出するように
2つの開孔部10を形成する。形成された開孔部10内
及びポリイミド絶縁膜9上の開孔部10を接続する部分
に金属CVD用ガス雰囲気でFIBを照射し、金属膜1
1を形成することにより、金属膜7と金属膜11とがシ
ョートする事無く、金属膜7上に金属膜11を多層に積
み上げることができる(図7)。更に図4に示したのと
同様にポリイミドを塗布し、スピンコータおよびホット
プレートを用いる事により、図8の様に金属膜11上に
絶縁膜12を形成し、上層の金属膜11を保護すること
ができる。
【0027】以上のように、真空装置やガス雰囲気を作
るための装置、イオンビーム、レーザビームといった高
価な装置を使用する事無く、スピンコータとホットプレ
ートといった安価な装置で絶縁膜を形成することがで
き、かつ、レーザビームのように半導体集積回路を損傷
する事無く、また、バイアスパッタ法のように静電破壊
を起こすことなく、さらに、リークの発生しない品質の
よい絶縁膜を形成することができる。
【0028】図9および図10はそれぞれ本発明の第2
の実施の形態の半導体集積回路に新たに金属膜および絶
縁膜を形成して改造する方法を示す平面図およびAA′
断面図である。
【0029】改造前の半導体集積回路は、基板1上に下
層導体配線3、上層導体配線4及び導体配線間の層間絶
縁膜2並びにパッシベーション膜5が設けられている。
本実施の形態では、隣接する下層導体配線3どうしの接
続と隣接する上層導体配線4どうしの接続とを交差する
金属膜を設けることにより行う。
【0030】FIBによりパッシベーション膜5、層間
絶縁膜2を除去して隣接する下層導体配線3が露出する
2つの開孔部15を形成し、金属CVD用ガス雰囲気で
FIBを照射して開口部15中およびパッシベーション
膜5上の開口部15を接続する部分に金属膜7を形成し
て隣接する下層導体配線3を接続する。次に半導体集積
回路の表面にポリイミド膜9を塗布し、スピンコータで
薄く伸ばし、加熱しキュアし、保護膜として絶縁膜9を
形成する。
【0031】さらにFIBにより絶縁膜9、パッシベー
ション膜5、層間絶縁膜2を除去し、隣接する上層導体
配線4が露出する2つの開口部16を形成し、金属CV
D用ガス雰囲気中でFIBを照射して開口部16中およ
び絶縁膜9上の開口部16を接続する部分であって金属
膜7を跨ぐ部分に金属膜11を形成し、隣接する上層導
体配線4どうしを接続する。更に、半導体集積回路上に
ポリイミド膜を塗布し、スピンコータで薄く伸ばし、加
熱してキュアし半導体集積回路上に保護膜としての絶縁
膜12を形成する。
【0032】イオンビームで形成された絶縁膜では金属
膜7と金属膜11との間に抵抗性リークが発生すること
があるが、本実施例の形態では、ポリイミドを塗布する
ことにより、品質の良い絶縁膜9,12が形成され、配
線間のリーク等の問題がない。
【0033】図11から図15は本発明の第3の実施の
形態の半導体集積回路に新たに金属膜および絶縁膜を形
成して改造する方法を示す断面図で、図16は改造後の
半導体集積回路の平面図である。本実施の形態は、下層
導体配線3の新たに設ける金属膜と接続させる部分の上
側に上層導体配線4が位置する場合の改造である。
【0034】図11に示す断面で左側の下層導体配線3
aと右側の下層導体配線3bとを接続しようとするとき
に、左側の下層導体配線3aの上側に上層導体配線4が
位置する場合は左側の下層導体配線3a上に開口部を設
け、その開口部に金属膜を形成するだけでは左側の下層
導体配線3aと上層導体配線4とかショートしてしまう
という問題がある。
【0035】そこで、本実施の形態では、図12のよう
にパッシベーション膜5、上層導体配線4および上層導
体配線4に隣接する層間絶縁膜2を除去して、下層導体
配線3aの上部に層間絶縁膜2を残す開口部17を形成
する。次に、半導体集積回路上にポリイミド膜を塗布
し、スピンコータにより薄く伸ばし、加熱してキュア
し、図13に示す用に絶縁膜9を形成する。
【0036】さらに、図14のように絶縁膜9、パッシ
ベーション膜5および層間絶縁膜2を除去して、開口部
17の中央にこれより小さい開口部18を開けて左側の
下層導体配線3aを露出させ、また開口部19を開けて
右側の下層導体配線3bを露出させる。次に開口部1
8,19中および開口部18,19間の絶縁膜9上に金
属膜11を形成し、左側および右側の下層導体配線3a
および3bを相互に接続する。この後に再び半導体集積
回路上にポリイミドを塗布し、スピンコータで薄く伸ば
し、キュアして絶縁膜12を形成する。
【0037】図17〜図20は本発明の第4の実施の形
態の半導体集積回路を改造する方法を示す断面図であ
る。本実施の形態は隣接する導体配線それぞれに異る金
属膜を接続する場合で、これら金属膜を単に半導体集積
回路の表面に形成するのでは、これら金属膜どうしがシ
ョートしてしまうという問題がある。
【0038】そこで、本実施の形態では、図17に示す
ように基板1上に複数の導体配線20が近接して配列さ
れ、層間絶縁層およびパッシベーション膜5を有する半
導体集積回路の図において左側から2番目の導体配線2
0aおよび3番目の導体配線20bそれぞれに金属膜を
接続しようとする場合に、まず導体配線20bを露出さ
せる開口部21を設け、図18に示すように開口部21
中およびパッシベーション膜5上の開口部21により図
の右側の部分に金属膜7を形成し、さらにこれらの上に
ポリイミドを塗布し、スピンコータで薄く伸ばし、キュ
アして絶縁膜9を形成する。
【0039】さらに、図19のように絶縁膜9、パッシ
ベーション膜5および層間絶縁膜2を除去して導体配線
20aを露出させる開口部22を開けてから、開口部2
2中および絶縁膜9上の開口部22の左側の部分に金属
膜11を形成し、この後にこれらの上にポリイミドを塗
布し、スピンコータで薄く伸ばし、キュアして絶縁膜1
2を形成する。
【0040】さらに、図20に示すように金属膜7及び
金属膜11上の絶縁膜9、12を除去して金属膜7、1
1を露出する開口部を設け、これら開口部中および絶縁
膜9、12上に金属膜13を形成することにより、金属
膜の多層配線も可能である。そしてまた、金属膜13を
電極電極パッドとして利用することも可能である。
【0041】図21および図22は本発明の第5の実施
の形態のEBテスタ(Electron Beam T
ester)を用いて半導体集積回路を測定する方法を
示す図である。
【0042】まず、図21のように、パッシベーション
膜5、層間絶縁膜2を除去し、導体配線20cを露出さ
せ、露出させた部分に電子ビームを照射する事により、
導体配線20cの電位等の測定を行う。導体配線20c
に隣接した導体配線20dを同様にして露出させ、露出
させた部分に電子ビームを当てて導体配線20dを測定
すると、隣接の導体配線20cの影響により測定異常を
起こすことがある。そこで、図22のように半導体集積
回路上にポリイミドを塗布し、スピンコータで薄く伸ば
し、キュアして絶縁膜9を形成して導体配線20cを覆
い、ポリイミド膜9、パッシベーション膜5および層間
絶縁膜2を除去して導体配線20dを露出し、露出させ
た部分に電子ビームを照射する事により、隣接の導体配
線20cの影響を受けることなく、導体配線20dの測
定が可能となる。
【0043】図23および図24は本発明の第6の実施
の形態のワイヤーボンディング等のリード14付近の導
体配線20を電子ビームを照射して、測定する方法を示
す図で、リード14付近の導体配線20の測定において
は、リード14の電磁界の影響を受けるため図24のよ
うに半導体集積回路上に、ポリイミドを塗布し、スピン
コータで回転させることにより、半導体集積回路の表面
のほか、リード14の上面だけでなく、リード14全て
もポリイミドで薄く覆う事が出来、このポリイミドをキ
ュアして絶縁膜9を形成し、図示を省略してあるが、絶
縁膜9、パッシベーション膜、層間絶縁膜を除去して導
体配線20のみを露出させ、この露出部分に電子ビーム
を照射してリード14の電磁界の影響を受ける事無く、
EBテスタなどにより導体配線20を容易に測定するこ
とが出来る。
【0044】なお、本発明で塗布する絶縁膜は、有機ま
たは無機シリカ、ポリイミド等を使用することで実現可
能であるが、部分的に絶縁膜を形成したい場合は、露光
により選択エッチング出来る感光性ポリイミド、レジス
タ等を使用する事により、容易に実現できる。
【0045】また、半導体集積回路の導体配線の露出、
切断または金属膜の形成を行う手段として、イオンビー
ムの代わりにレーザービームを用いることも可能であ
る。
【0046】そしてまた、ベアチップ実装されたMCM
(Multi Chip Module)の半導体集積
回路の製造、修正及び半導体集積回路の製造、修正にも
使用することが可能である。
【0047】
【発明の効果】第1の効果は、絶縁膜を塗布するだけな
ので真空装置やガス雰囲気を作るための装置、イオンビ
ーム、レーザービームといった高価な装置を使用する事
無くスピンコータとホットプレートといった安価な装置
で絶縁膜を形成することができることである。
【0048】第2の効果は、絶縁膜の形成にイオンビー
ム等を用いると、不純物が入り品質が低下するが、絶縁
膜を塗布するだけなので品質の良い絶縁膜を形成するこ
とができることである。
【0049】第3の効果は、半導体集積回路にビーム等
を照射しないため、半導体集積回路を損傷する事無く、
容易に絶縁膜を形成する事ができることである。
【0050】第4の効果は、パッケージのリードを絶縁
膜で覆う事が出来、電磁界の影響を受ける事無く、EB
テスタ等の測定を容易にすることが出来るということで
ある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の半導体集積回路の
製造方法を示す断面図である。
【図2】本発明の第1の実施の形態の半導体製造方法を
示す断面図である。
【図3】本発明の第1の実施の形態の半導体集積回路の
製造方法を示す断面図である
【図4】本発明の第1の実施の形態の半導体集積回路の
製造方法を示す断面図である。
【図5】本発明の第1の実施の形態の半導体集積回路の
製造方法を示す断面図である。
【図6】本発明の第1の実施の形態の半導体集積回路の
製造方法を示す断面図である。
【図7】本発明の第1の実施の形態の半導体集積回路の
製造方法を示す断面図である。
【図8】本発明の第1の実施の形態の半導体集積回路の
製造方法を示す断面図である。
【図9】本発明の第2の実施の形態の半導体集積回路の
製造方法を示す平面図である。
【図10】本発明の第2の実施の形態の半導体集積回路
の製造方法を示す断面図である。
【図11】本発明の第3の実施の形態の半導体集積回路
の製造方法を示す断面図である。
【図12】本発明の第3の実施の形態の半導体集積回路
の製造方法を示す断面図である。
【図13】本発明の第3の実施の形態の半導体集積回路
の製造方法を示す断面図である。
【図14】本発明の第3の実施の形態の半導体集積回路
の製造方法を示す断面図。
【図15】本発明の第3の実施の形態の半導体集積回路
の製造方法を示す断面図である。
【図16】本発明の第3の実施の形態の半導体集積回路
の製造方法を示す平面図である。
【図17】本発明の第4の実施の形態の半導体集積回路
の製造方法を示す断面図である。
【図18】本発明の第4の実施の形態の半導体集積回路
の製造方法を示す断面図である。
【図19】本発明の第4の実施の形態の半導体集積回路
の製造方法を示す断面図である。
【図20】本発明の第4の実施の形態の半導体集積回路
の製造方法を示す断面図である。
【図21】本発明の第5の実施の形態の半導体集積回路
の解析方法を示す断面図である。
【図22】本発明の第5の実施の形態の半導体集積回路
の解析方法を示す断面図である。
【図23】本発明の第6の実施の形態の半導体集積回路
の解析方法を示す断面図である。
【図24】本発明の第6の実施の形態の半導体集積回路
の解析方法を示す断面図である。
【図25】従来の半導体集積回路の製造方法を示す断面
図である。
【図26】従来の半導体集積回路の製造方法を示す断面
図である。
【図27】従来の半導体集積回路の製造方法を示す断面
図である。
【図28】従来の半導体集積回路の製造方法を示す断面
図である。
【図29】従来の半導体集積回路の製造方法を示す断面
図である。
【図30】従来の他の半導体集積回路の製造方法を示す
断面図である。
【図31】従来の他の半導体集積回路の製造方法を示す
断面図である。
【図32】従来の他の半導体集積回路の製造方法を示す
断面図である。
【図33】従来の他の半導体集積回路の製造方法を示す
断面図である。
【図34】従来の他の半導体集積回路の製造方法を示す
断面図である。
【図35】従来の他の半導体集積回路の製造方法を示す
断面図である。
【符号の説明】
1 基板 2 層間絶縁膜 3 下層導体配線 4 上層導体配線 5 パッシベーション膜 6 開孔部 7 金属膜 8 開孔部 9 塗布絶縁膜 10 開孔部 11 金属膜 12 塗布絶縁膜 13 金属膜 14 リード 15 開口部 16 開口部 17 開口部 18 開口部 19 開口部 20 導体配線 21 開口部 22 開口部 101 Si基板 102 下層導体配線 103 層間絶縁膜 104 上層導体配線 105 パッシベーション膜 106 絶縁膜 107 金属膜 108 絶縁膜 109 絶縁膜 110 金属イオンビーム 111 Siイオンビーム 112 O2ガスまたはN2ガス雰囲気 113 金属CVD用ガス 114 Mo(CO)6ガス雰囲気 115 TEOSとオゾン雰囲気 116 金属膜 117 絶縁膜 118 金属膜 119 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/768 H01L 21/3205 H01L 21/66 H01L 21/316

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1および第2の導体配線と、これら第
    1および第2の導体配線の外側に配置された第3および
    第4の導体配線と、これら第1〜第4の導体配線を互い
    に絶縁する層間絶縁膜と、これら第1〜第4の導体配線
    および前記層間絶縁膜の表面に形成されたパッシベーシ
    ョン膜とを有する半導体集積回路を加工する方法があっ
    て、前記パッシベーションの一部と必要ならば前記層間
    絶縁膜の一部とを除去して前記第1および第2の導体配
    線の一部を露出する第1および第2の開口部を設け、前
    記第1および第2の開口部中並びに前記パッシベーショ
    ン膜上の前記第1および第2の開口部を接続する部分に
    第1の金属膜を形成し、前記第1の金属膜上および前記
    パッシベーション上の少くとも一部に第1の絶縁膜を塗
    布により形成し、次に前記パッシベーション膜の一部と
    必要ならば前記層間絶縁膜および前記第1の絶縁膜の一
    部とを除去して前記第3および第4の導体配線を露出す
    る第3および第4の開口部を設け、前記第3および第4
    の開口部中並びに前記第1の絶縁膜および場合によって
    は前記パッシベーション膜上の前記第3および第4の開
    口部を接続する部分に第2の金属膜を形成し、少くとも
    前記第2の金属膜上に第2の絶縁膜を塗布により形成す
    ることを特徴とする半導体集積回路の製造方法。
  2. 【請求項2】 並設された第1および第2の導体配線
    と、この第1および第2の導体配線と交差してこの第1
    および第2の導体配線とは異る層に並設された第3およ
    び第4の導体配線と、前記第1〜第4の導体配線を互い
    に絶縁する層間絶縁膜と、前記第1〜第4の導体配線お
    よび前記層間絶縁膜の表面に形成されたパッシベーショ
    ン膜とを有する半導体集積回路を加工する方法であっ
    て、前記パッシベーション膜の一部と必要ならば前記層
    間配線膜の一部とを除去して前記第1および第2の導体
    配線の一部を露出する第1および第2の開口部を設け、
    前記第1および第2の開口部中並びに前記パッシベーシ
    ョン膜上の前記第1および第2の開口部を接続する部分
    に第1の金属膜を形成し、前記第1の金属膜状および前
    記パッシベーション膜上の少くとも一部に第1の絶縁膜
    を塗布により形成し、次に前記パッシベーション膜の一
    部と必要ならば前記層間絶縁膜および前記第1の絶縁膜
    の一部を除去して前記第3および第4の導体配線を露出
    する第3および 第4の開口部を設け、前記第3および第
    4の開口部中並びに前記第1の絶縁膜および場合によっ
    ては前記パッシベーション膜上の前記第3および第4の
    開口部を接続する部分に前記第1の金属膜と交差する第
    3の金属膜を形成し、少くとも前記第2の金属膜上に第
    2の絶縁膜を塗布により形成することを特徴とする半導
    体集積回路の製造方法。
  3. 【請求項3】 上層導体配線と、この上層導体配線の下
    側に位置する下層導体配線と、前記上層導体配線および
    前記下層導体配線を互いに絶縁する層間絶縁膜と、前記
    上層導体配線および前記層間絶縁膜の上に形成されたパ
    ッシペーション膜とを有する半導体集積回路を加工する
    方法であって、前記下層導体配線の一部である接続部分
    およびその周辺部分の上側の前記パッシベーション膜の
    一部、前記上層導体配線の一部および必要ならば前記層
    間絶縁膜の一部を除去して前記接続部分との間に前記層
    間絶縁膜を残す第1の開口部を設け、前記第1の開口部
    中および前記パッシベーション膜の少くとも一部の上に
    絶縁膜を塗布により形成し、次に前記接続部部分の上側
    の前記第1の絶縁膜の一部及び前記層間絶縁膜の一部を
    除去して第2の開口部を設け、この第2の開口部中およ
    び少くとも前記第1の絶縁膜の一部の上に金属膜を形成
    し、少なくともこの金属膜上に第2の絶縁膜を塗布によ
    り形成することを特徴とする半導体装置の製造方法。
  4. 【請求項4】 互いに近接する第1および第2の導体配
    線と、この第1および第2の導体配線を互いに絶縁する
    層間絶縁膜と、前記第1および第2の導体配線および前
    記層間絶縁膜の表面に形成されたパッシベーション膜と
    を有する半導体集積回路を加工する方法であって、前記
    パッシベーション膜の一部と必要ならば前記層間絶縁膜
    の一部を除去して前記第1の導体配線の一部を露出する
    第1の開口部を設け、前記第1の開口部中および前記パ
    ッシベーション膜上の前記第1の開口部に接続する部分
    に第1の金属膜を形成し、少くとも前記第1の金属膜上
    に第1の絶縁膜を塗布により形成し、次に前記パッシベ
    ーション膜の一部と必要ならば前記層間絶縁膜の一部お
    よび前記第1の絶縁膜の一部を除去して前記第2の導体
    配線を露出する第2の開口部を設け、前記第2の開口部
    中および少くとも前記第1の絶縁膜の一部の上に第2の
    金属膜を形成し、少くとも前記第2の金属膜上に第2の
    絶縁膜を塗布により形成することを特徴とする半導体集
    積回路の製 造方法。
  5. 【請求項5】 互いに近接する第1および第2の導体配
    線と、この第1および第2の導体配線を互いに絶縁する
    層間絶縁膜と、前記第1および第2の導体配線および前
    記層間絶縁膜の表面に形成されたパッシベーション膜と
    を有する半導体集積回路を加工する方法であって、前記
    パッシベーション膜の一部と必要ならば前記層間絶縁膜
    の一部を除去して前記第1の導体配線を露出する第1の
    開口部を設け、前記第1の導体配線の露出部分に電子ビ
    ームを照射して前記第1の導体配線の状態を測定した後
    に少くとも前記第1の開口部中に絶縁膜を塗布により形
    成し、電子ビームを照射して前記第2の導体配線の状態
    を測定するために前記パッシベーション膜と必要ならば
    前記層間絶縁膜の一部および前記絶縁膜の一部を除去し
    て前記第2の導体配線を露出する第2の開口部を設ける
    ことを特徴とする半導体集積回路の製造方法。
  6. 【請求項6】 リードに近接して導体配線が設けられた
    半導体集積回路を加工する方法であって、少くとも前記
    リードの表面に絶縁膜を塗布により形成し、電子ビーム
    を照射して前記導体配線の状態を測定するために前記導
    体配線を露出させることを特徴とする半導体集積回路の
    製造方法。
  7. 【請求項7】 前記絶縁膜並びに前記第1および第2の
    絶縁膜は塗布後にスピンコータによって薄く伸ばされ、
    さらにキュアされて成形されることを特徴とする請求項
    1〜6のいずれかに記載の半導体集積回路の製造方法。
  8. 【請求項8】 前記絶縁膜並びに前記第1および第2の
    絶縁膜は、有桟或いは無桟のシリカ、ポリミイド、感光
    性ポリミイドまたはレジストであることを特徴とする請
    求項1〜7のいずれかに記載の半導体集積回路の製造方
    法。
JP9298930A 1997-10-30 1997-10-30 半導体集積回路の製造方法 Expired - Fee Related JP3064993B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9298930A JP3064993B2 (ja) 1997-10-30 1997-10-30 半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9298930A JP3064993B2 (ja) 1997-10-30 1997-10-30 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPH11135625A JPH11135625A (ja) 1999-05-21
JP3064993B2 true JP3064993B2 (ja) 2000-07-12

Family

ID=17866032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9298930A Expired - Fee Related JP3064993B2 (ja) 1997-10-30 1997-10-30 半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JP3064993B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021111760A1 (ja) 2019-12-06 2021-06-10 株式会社アドバンテック 対象物を加熱及び冷却するためのステージ
WO2022172848A1 (ja) 2021-02-09 2022-08-18 株式会社アドバンテック 対象物を加熱及び冷却するためのステージ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787267B1 (ko) 2004-08-27 2007-12-21 학교법인 동국대학교 광반응성 폴리이미드를 이용한 패시베이션 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021111760A1 (ja) 2019-12-06 2021-06-10 株式会社アドバンテック 対象物を加熱及び冷却するためのステージ
WO2022172848A1 (ja) 2021-02-09 2022-08-18 株式会社アドバンテック 対象物を加熱及び冷却するためのステージ

Also Published As

Publication number Publication date
JPH11135625A (ja) 1999-05-21

Similar Documents

Publication Publication Date Title
US6313540B1 (en) Electrode structure of semiconductor element
JP2010050224A (ja) 半導体装置および半導体装置の製造方法
CN105185751B (zh) 半导体芯片封装结构及其封装方法
US6593649B1 (en) Methods of IC rerouting option for multiple package system applications
JP2019114750A (ja) 半導体装置およびその製造方法
JP2983999B2 (ja) 並列素子の自動化選別相互接続方法
JP2006173476A (ja) 半導体装置およびその製造方法
JP3064993B2 (ja) 半導体集積回路の製造方法
US5641701A (en) Method for fabricating a semiconductor device with laser programable fuses
JPH08274175A (ja) 集積回路
JP2009016586A (ja) 半導体装置およびその製造方法
KR100754895B1 (ko) 반도체 장치 및 그 형성 방법
JP4350321B2 (ja) 半導体素子のボンディングパッド構造体及びその製造方法
JP2699663B2 (ja) 半導体装置の故障解析方法
US7056817B2 (en) Forming a cap above a metal layer
JP3094945B2 (ja) 半導体装置及びその製造方法
JP2927267B2 (ja) 半導体装置
JP2949830B2 (ja) 半導体装置の故障解析方法
JP3243913B2 (ja) 半導体装置のダミーパッド構造
JP3856426B2 (ja) 半導体装置及びその製造方法
JP3376239B2 (ja) 半導体装置及びその製造方法
JP2643583B2 (ja) 半導体装置の故障解析方法
JP2003092353A (ja) 半導体装置及びその製造方法
JP2015213190A (ja) 半導体装置および半導体装置の製造方法
KR100545216B1 (ko) 반도체 소자의 패드 제조 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000411

LAPS Cancellation because of no payment of annual fees