JP2949830B2 - 半導体装置の故障解析方法 - Google Patents
半導体装置の故障解析方法Info
- Publication number
- JP2949830B2 JP2949830B2 JP2302101A JP30210190A JP2949830B2 JP 2949830 B2 JP2949830 B2 JP 2949830B2 JP 2302101 A JP2302101 A JP 2302101A JP 30210190 A JP30210190 A JP 30210190A JP 2949830 B2 JP2949830 B2 JP 2949830B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductor wiring
- hole
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の故障解析方法、特に、電子ビー
ムテスタを用いた半導体装置の故障解析方法に関する。
ムテスタを用いた半導体装置の故障解析方法に関する。
従来、この種の半導体集積回路の故障解析は、第２図
（ａ）の様に半導体基板８上に絶縁膜19,下層導体配線1
0,層間絶縁膜11,上層配線10,表面の絶縁膜II11がそれぞ
れある場合を考えると、EBテスタで解析する場合、解析
する箇所の上層導体配線11を切断することは出来なかっ
た為、第２図（ｂ）に示す様に、上層導体配線10と下層
導体配線10との重なり部分の上層導体配線10の両側にパ
ッシベーション膜11及び、層間の絶縁膜II11に穴を開
け、その上にそれぞれ導体パッド12を形成して電子ビー
ムテスタにより下層導体配線10の電位の観察を行ってい
た。
（ａ）の様に半導体基板８上に絶縁膜19,下層導体配線1
0,層間絶縁膜11,上層配線10,表面の絶縁膜II11がそれぞ
れある場合を考えると、EBテスタで解析する場合、解析
する箇所の上層導体配線11を切断することは出来なかっ
た為、第２図（ｂ）に示す様に、上層導体配線10と下層
導体配線10との重なり部分の上層導体配線10の両側にパ
ッシベーション膜11及び、層間の絶縁膜II11に穴を開
け、その上にそれぞれ導体パッド12を形成して電子ビー
ムテスタにより下層導体配線10の電位の観察を行ってい
た。
上述した従来の半導体集積回路の故障解析方法は、上
層導体配線と下層導体配線との重なり部分の上層導体配
線の両側に導体パッドを設けることの出来る場所が十分
に無い場合は、電子ビームテスタを用いて故障解析する
ことができないという欠点があった。また、導体パッド
と上層導体配線が近い場合には、局所電界効果によって
電子ビームテスタを用いて故障解析することができない
という欠点があった。
層導体配線と下層導体配線との重なり部分の上層導体配
線の両側に導体パッドを設けることの出来る場所が十分
に無い場合は、電子ビームテスタを用いて故障解析する
ことができないという欠点があった。また、導体パッド
と上層導体配線が近い場合には、局所電界効果によって
電子ビームテスタを用いて故障解析することができない
という欠点があった。
本発明の半導体装置の故障解析方法は、半導体基板上
に半導体素子等の拡散領域及び多層導体配線を有する半
導体の故障解析方法において、半導体集積回路上の多層
導体配線のうち下層導体配線と上層導体配線とが重なっ
ている箇所の下層導体配線の解析を行う際に前記の下層
導体配線と上層導体配線との重なり部分の最上部の絶縁
膜を除去する第１の除去工程と、前記第１の除去工程に
より露出した前記重なり部分の上層導体配線を除去する
第２の除去工程と、前記第２の除去工程により露出した
前記重なり部分の層間絶縁膜を除去し下層導体配線の一
部が表面に出る様に前記層間絶縁膜に部分的に穴を開け
る穴開け工程と、前記穴開けにより開いた穴の部分の周
囲及び穴の側面にのみ絶縁膜を形成する第１の形成工程
と、前記第１の形成工程により側面が絶縁膜で覆われた
穴の中及び表面の絶縁膜上に金属を形成し下層導体配線
と結線を行いかつ前記金属を表面の絶縁膜上に最上層導
体配線が前記絶縁膜の下に存在しないところまで形成す
る第２の形成工程と、前記金属部分の表面部に電子ビー
ムを当ててその電位をストロボ走査型顕微鏡（SEM）を
用いた電子ビームテスタにより測定し解析を行う工程と
を含んで構成される。
に半導体素子等の拡散領域及び多層導体配線を有する半
導体の故障解析方法において、半導体集積回路上の多層
導体配線のうち下層導体配線と上層導体配線とが重なっ
ている箇所の下層導体配線の解析を行う際に前記の下層
導体配線と上層導体配線との重なり部分の最上部の絶縁
膜を除去する第１の除去工程と、前記第１の除去工程に
より露出した前記重なり部分の上層導体配線を除去する
第２の除去工程と、前記第２の除去工程により露出した
前記重なり部分の層間絶縁膜を除去し下層導体配線の一
部が表面に出る様に前記層間絶縁膜に部分的に穴を開け
る穴開け工程と、前記穴開けにより開いた穴の部分の周
囲及び穴の側面にのみ絶縁膜を形成する第１の形成工程
と、前記第１の形成工程により側面が絶縁膜で覆われた
穴の中及び表面の絶縁膜上に金属を形成し下層導体配線
と結線を行いかつ前記金属を表面の絶縁膜上に最上層導
体配線が前記絶縁膜の下に存在しないところまで形成す
る第２の形成工程と、前記金属部分の表面部に電子ビー
ムを当ててその電位をストロボ走査型顕微鏡（SEM）を
用いた電子ビームテスタにより測定し解析を行う工程と
を含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例を工程順に
示す断面図であり、２層配線を有するシリコン半導体集
積回路を電子ビームテスタにより故障解析する方法に適
用した実施例である。
示す断面図であり、２層配線を有するシリコン半導体集
積回路を電子ビームテスタにより故障解析する方法に適
用した実施例である。
先ず、第１図（ａ）の様にｎ型シリコン半導体集積回
路基板１上にシリコン酸化膜２が形成されており、アル
ミニウム３の２層配線が層間膜及びパッシベーション膜
としてシリコン窒化膜４を用いて形成されている半導体
集積回路において、アルミニウムの第１層配線３と第２
層配線３との重なり部分の第１層配線部３を解析する場
合、第１図（ｂ）のように、FIB（フォーカスド・イオ
ン・ビーム）を用い、故障解析を行う第１層アルミニウ
ム配線３が表面に出る様に、パッシベーション用のシリ
コン窒化膜４に穴を開け、次に第２層アルミニウム配線
３を除去し、層間のシリコン窒化膜４に穴を開ける。
路基板１上にシリコン酸化膜２が形成されており、アル
ミニウム３の２層配線が層間膜及びパッシベーション膜
としてシリコン窒化膜４を用いて形成されている半導体
集積回路において、アルミニウムの第１層配線３と第２
層配線３との重なり部分の第１層配線部３を解析する場
合、第１図（ｂ）のように、FIB（フォーカスド・イオ
ン・ビーム）を用い、故障解析を行う第１層アルミニウ
ム配線３が表面に出る様に、パッシベーション用のシリ
コン窒化膜４に穴を開け、次に第２層アルミニウム配線
３を除去し、層間のシリコン窒化膜４に穴を開ける。
次に、第１図（ｃ）に示す様に、FIBを用いて穴５の
部分と層間のシリコン窒化膜４との間、及び穴５の部分
と第１層アルミニウム配線３との間、及び穴５の部分と
パッシベーション用のシリコン窒化膜４との間、及びパ
ッシベーション用のシリコン窒化膜４の上面部に酸化膜
６を形成する。その次に、第１図（ｄ）の様に、FIBを
用いて酸化膜６に覆われた前記開孔部分をタングステン
で埋め下層導体配線と結線し、最上層導体配線が前記絶
縁膜の下に存在しないところまでタングルセンで配線し
タングステンパッド７を形成する。
部分と層間のシリコン窒化膜４との間、及び穴５の部分
と第１層アルミニウム配線３との間、及び穴５の部分と
パッシベーション用のシリコン窒化膜４との間、及びパ
ッシベーション用のシリコン窒化膜４の上面部に酸化膜
６を形成する。その次に、第１図（ｄ）の様に、FIBを
用いて酸化膜６に覆われた前記開孔部分をタングステン
で埋め下層導体配線と結線し、最上層導体配線が前記絶
縁膜の下に存在しないところまでタングルセンで配線し
タングステンパッド７を形成する。
そして第１図（ｅ）の様に、前記のタングステンパッ
ド７にストロボ装置を用いたビームテスタの電子ビーム
を照射する。
ド７にストロボ装置を用いたビームテスタの電子ビーム
を照射する。
このようにして第２層アルミニウム配線３により覆わ
れた第１層アルミニウム配線３の電位を測定することが
可能となり、かつ局所電界効果の影響を受ける事なく故
障解析をすることが出来る。
れた第１層アルミニウム配線３の電位を測定することが
可能となり、かつ局所電界効果の影響を受ける事なく故
障解析をすることが出来る。
以上説明した様に本発明は、多層配線を有する半導体
集積回路において、故障解析を行いたい下層導体配線上
のパッシベーション用の絶縁膜，上層導体配線及び多層
導体配線の層間の絶縁膜をFIB（フォーカス・イオン・
ビーム）エッチングにより除去し、開孔部を設け、前記
の故障解析をおこなう配線の上面部を表面に露出させた
後、FIBを用いて前記開孔部の穴の側面及びパッシベー
ション用の絶縁膜上を絶縁膜で覆い、FIBを用いて絶縁
膜に覆われた前記穴にタングステンを埋め込んで下層導
体配線と結線し、最上層導体配線が前記絶縁膜の下に存
在しないところまでタングステンで配線しタングステン
パッド７を形成する。次に電子ビームテスタの電子ビー
ムをタングステンパッドに当てることにより、局所電界
効果の影響を受ける事なく、その電位を観測するので、
素子特性を変化させる事なく故障解析を行うことが出来
るという効果がある。
集積回路において、故障解析を行いたい下層導体配線上
のパッシベーション用の絶縁膜，上層導体配線及び多層
導体配線の層間の絶縁膜をFIB（フォーカス・イオン・
ビーム）エッチングにより除去し、開孔部を設け、前記
の故障解析をおこなう配線の上面部を表面に露出させた
後、FIBを用いて前記開孔部の穴の側面及びパッシベー
ション用の絶縁膜上を絶縁膜で覆い、FIBを用いて絶縁
膜に覆われた前記穴にタングステンを埋め込んで下層導
体配線と結線し、最上層導体配線が前記絶縁膜の下に存
在しないところまでタングステンで配線しタングステン
パッド７を形成する。次に電子ビームテスタの電子ビー
ムをタングステンパッドに当てることにより、局所電界
効果の影響を受ける事なく、その電位を観測するので、
素子特性を変化させる事なく故障解析を行うことが出来
るという効果がある。
第１図（ａ）〜（ｅ）は本発明の一実施例を工程順に示
す断面図、第２図（ａ）〜（ｂ）は従来の一例を説明す
る為の断面図である。 １……ｎ型シリコン基板、２……シリコン酸化膜、３…
…アルミニウム配線、４……シリコン窒化膜、５……FI
Bによる開孔部、６……FIBによる酸化膜、７……タング
ステンパッド、８……半導体基板、９……絶縁膜Ｉ、10
……導体配線、11……絶縁膜II、12……導体パッド。
す断面図、第２図（ａ）〜（ｂ）は従来の一例を説明す
る為の断面図である。 １……ｎ型シリコン基板、２……シリコン酸化膜、３…
…アルミニウム配線、４……シリコン窒化膜、５……FI
Bによる開孔部、６……FIBによる酸化膜、７……タング
ステンパッド、８……半導体基板、９……絶縁膜Ｉ、10
……導体配線、11……絶縁膜II、12……導体パッド。
Claims (2)
- 【請求項１】半導体基板上に半導体素子等の拡散領域及
び多層導体配線を有する半導体の故障解析方法におい
て、半導体集積回路上の多層導体配線のうち下層導体配
線と上層導体配線とが重なっている箇所の下層導体配線
の解析を行う際に前記の下層導体配線と上層導体配線と
の重なり部分の最上部の絶縁膜を除去する第１の除去工
程と、前記第１の除去工程により露出した前記重なり部
分の上層導体配線を除去する第２の除去工程と、前記第
２の除去工程により露出した前記重なり部分の層間絶縁
膜を除去し下層導体配線の一部が表面に出る様に前記層
間絶縁膜に部分的に穴を開ける穴開け工程と、前記穴開
けにより開いた穴の部分の周囲及び穴の側面にのみ絶縁
膜を形成する第１の形成工程と、前記第１の形成工程に
より側面が絶縁膜で覆われた穴の中及び表面の絶縁膜上
に金属を形成し下層導体配線と結線を行いかつ前記金属
を表面の絶縁膜上に最上層導体配線が前記絶縁膜の下に
存在しないところまで形成する第２の形成工程と、前記
金属部分の表面部に電子ビームを当ててその電位をスト
ロボ走査型顕微鏡（SEM）を用いた電子ビームテスタに
より測定し解析を行う工程とを含むことを特徴とする半
導体装置の故障解析方法。 - 【請求項２】上記絶縁膜，上層導体配線及び層間絶縁膜
に部分的穴を開ける手段、及び前記穴の周囲及び穴の側
面に絶縁膜を形成する手段、及び側面が絶縁膜で覆われ
た前記穴の中及び表面の絶縁膜上に金属を形成して、表
面の絶縁膜上に絶縁膜の下に最上層導体配線が存在しな
いところまで金属を形成し、下層導体配線と結線する手
段としてFIB（フォーカスド・イオン・ビーム）装置を
用いる請求項１記載の半導体装置の故障解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2302101A JP2949830B2 (ja) | 1990-11-07 | 1990-11-07 | 半導体装置の故障解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2302101A JP2949830B2 (ja) | 1990-11-07 | 1990-11-07 | 半導体装置の故障解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04174531A JPH04174531A (ja) | 1992-06-22 |
| JP2949830B2 true JP2949830B2 (ja) | 1999-09-20 |
Family
ID=17904945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2302101A Expired - Lifetime JP2949830B2 (ja) | 1990-11-07 | 1990-11-07 | 半導体装置の故障解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2949830B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002957A (ko) * | 1998-06-24 | 2000-01-15 | 윤종용 | 반도체장치 분석방법 |
| CN114236364B (zh) * | 2022-02-24 | 2022-05-31 | 上海聚跃检测技术有限公司 | 一种集成电路芯片的失效分析方法及系统 |
-
1990
- 1990-11-07 JP JP2302101A patent/JP2949830B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04174531A (ja) | 1992-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3305211B2 (ja) | 半導体装置及びその製造方法 | |
| JP3453170B2 (ja) | 改良型半導体ボンドパッド構成体及びその製造方法 | |
| US6579734B2 (en) | Wire bonding method | |
| TWI316741B (en) | Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure | |
| JP2949830B2 (ja) | 半導体装置の故障解析方法 | |
| JP2699663B2 (ja) | 半導体装置の故障解析方法 | |
| JPH05175191A (ja) | 積層導電配線 | |
| JP2017045910A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4350321B2 (ja) | 半導体素子のボンディングパッド構造体及びその製造方法 | |
| JP2643583B2 (ja) | 半導体装置の故障解析方法 | |
| JPH06101498B2 (ja) | 半導体装置の故障解析方法 | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0574890A (ja) | 半導体装置の故障解析方法 | |
| JP3560724B2 (ja) | 半導体集積回路装置 | |
| JP3064993B2 (ja) | 半導体集積回路の製造方法 | |
| JP3856426B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04243146A (ja) | 半導体装置の故障解析方法 | |
| US11587893B2 (en) | Distribution layer structure and manufacturing method thereof, and bond pad structure | |
| US7232695B2 (en) | Method and apparatus for completely covering a wafer with a passivating material | |
| JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| JPH07169877A (ja) | 金属多層集積装置及びその製造方法 | |
| JPH02100336A (ja) | 半導体装置の故障解析方法 | |
| KR100505614B1 (ko) | 다층 패드 구조를 갖는 반도체 장치 및 그 제조방법 | |
| JPH10178015A (ja) | 半導体集積回路装置およびその製造方法 |