JPH02100336A - 半導体装置の故障解析方法 - Google Patents
半導体装置の故障解析方法Info
- Publication number
- JPH02100336A JPH02100336A JP63254172A JP25417288A JPH02100336A JP H02100336 A JPH02100336 A JP H02100336A JP 63254172 A JP63254172 A JP 63254172A JP 25417288 A JP25417288 A JP 25417288A JP H02100336 A JPH02100336 A JP H02100336A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- conductor
- fib
- trouble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000013024 troubleshooting Methods 0.000 title abstract 2
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 238000010894 electron beam technology Methods 0.000 claims abstract description 10
- 238000004458 analytical method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052721 tungsten Inorganic materials 0.000 abstract description 15
- 239000010937 tungsten Substances 0.000 abstract description 15
- 238000010884 ion-beam technique Methods 0.000 abstract description 6
- 239000011229 interlayer Substances 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 2
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 150000003658 tungsten compounds Chemical class 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の故障解析方法に関し、特に電子ビ
ームテスタを用いて半導体装置の故障解析を容易に行な
える方法に関する。
ームテスタを用いて半導体装置の故障解析を容易に行な
える方法に関する。
従来、この種の半導体集積回路の故障解析は、内部論理
振幅の電位差が非常に小さい場合、第２図（ａ）のよう
に半導体基板７上の絶縁膜■８上のパッシベーション膜
１０及び導体配線９の層間の絶縁膜Ｉ［１０を除去して
から電子ビームテスタを用いて内部電位を観察するか、
又は第２図（ｂ）に示す様に、パッシベーション膜１０
及び層間の絶縁膜１１１０に穴を開け、その上に導体パ
ッド１１を形成して同様の観察を行なっていた。
振幅の電位差が非常に小さい場合、第２図（ａ）のよう
に半導体基板７上の絶縁膜■８上のパッシベーション膜
１０及び導体配線９の層間の絶縁膜Ｉ［１０を除去して
から電子ビームテスタを用いて内部電位を観察するか、
又は第２図（ｂ）に示す様に、パッシベーション膜１０
及び層間の絶縁膜１１１０に穴を開け、その上に導体パ
ッド１１を形成して同様の観察を行なっていた。
上述した従来の半導体集積回路の故障解析方法の場合で
は、電子ビームテスタを用いて故障解析する場合観測し
たい電位の絶対値が小さい場合には周辺の配線の電位変
化の影響をうけ、うまく電位波形が測定出来ないという
欠点があった。
は、電子ビームテスタを用いて故障解析する場合観測し
たい電位の絶対値が小さい場合には周辺の配線の電位変
化の影響をうけ、うまく電位波形が測定出来ないという
欠点があった。
本発明の半導体装置の故障解析方法は、半導体基板上に
半導体素子等の拡散領域、及び多層導体配線を有する半
導体集積回路において、前記半導体集積回路上のパッシ
ベーション用絶縁膜に部分的に穴を開孔し、導体配線の
一部を表面に露出させる工程と、前記開孔部中及び前記
開孔部周辺の絶縁膜上に導体を付着させ導体パッドを形
成する工程と、前記導体配線とは異なり、かつ前記導体
パッドに隣接する導体配線直上のパッシベーション用の
絶縁膜上に部分的に絶縁膜を形成する工程と、前記導体
パッドの電位をストロボＳＥＭを用いた電子ビームテス
タにより故障解析を行なう工程とを有している。更に本
発明の半導体装置の故障解析方法は前記絶縁膜にＦＩＢ
（）オカスド・イオン・ビーム）装置を用いて、部分
的に開孔を行ない、導体パッドをＦＩＢ装置で形成し、
又導体パッド周辺にＦＩＢ装置を用いて部分的に絶縁膜
を形成することを含んで構成される。
半導体素子等の拡散領域、及び多層導体配線を有する半
導体集積回路において、前記半導体集積回路上のパッシ
ベーション用絶縁膜に部分的に穴を開孔し、導体配線の
一部を表面に露出させる工程と、前記開孔部中及び前記
開孔部周辺の絶縁膜上に導体を付着させ導体パッドを形
成する工程と、前記導体配線とは異なり、かつ前記導体
パッドに隣接する導体配線直上のパッシベーション用の
絶縁膜上に部分的に絶縁膜を形成する工程と、前記導体
パッドの電位をストロボＳＥＭを用いた電子ビームテス
タにより故障解析を行なう工程とを有している。更に本
発明の半導体装置の故障解析方法は前記絶縁膜にＦＩＢ
（）オカスド・イオン・ビーム）装置を用いて、部分
的に開孔を行ない、導体パッドをＦＩＢ装置で形成し、
又導体パッド周辺にＦＩＢ装置を用いて部分的に絶縁膜
を形成することを含んで構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｂ）は本発明の一実施例を工程順に示
す。第１図（ａ）〜（ｆ）において、本発明の一実施例
は２Ｎ配線を有するシリコン半導体回路を電子ビームテ
スタにより故障解析する方法で、先ず、第１図（ａ）の
様にｎ型シリコン基板１上にシリコン酸化膜２が形成さ
れており、アルミニウム３の２層配線が層間膜及びパッ
シベーション膜としてシリコン窒化／ＩＩ ４を用いて
形成されている半導体集積回路を解析する場合、第１図
（ｂ）のように、まずＦＩＢ （フォーカスト・イオン
・ビーム）を用い、故障解析を行なう一層のアルミニウ
ム配線３の一部上の層間及びパッシベーション用のシリ
コン窒化膜４に穴をあける。
す。第１図（ａ）〜（ｆ）において、本発明の一実施例
は２Ｎ配線を有するシリコン半導体回路を電子ビームテ
スタにより故障解析する方法で、先ず、第１図（ａ）の
様にｎ型シリコン基板１上にシリコン酸化膜２が形成さ
れており、アルミニウム３の２層配線が層間膜及びパッ
シベーション膜としてシリコン窒化／ＩＩ ４を用いて
形成されている半導体集積回路を解析する場合、第１図
（ｂ）のように、まずＦＩＢ （フォーカスト・イオン
・ビーム）を用い、故障解析を行なう一層のアルミニウ
ム配線３の一部上の層間及びパッシベーション用のシリ
コン窒化膜４に穴をあける。
そして第１図（ｃ）の様にＦＩＢによる開孔部５を形成
する。次に第１図（ｄ）の様に前記の開孔部とその周囲
に、ＦＩＢによりタングステン化合物のガスからタング
ステンｊ模６を付着させる。さらに、第１図（ｅ）の様
に、タングステンパッド６に隣接する第２層アルミニウ
ム配線３において、タングステンパッド近傍の第２層の
アルミニウム配線３の上のパッシベーションｌｌ！４上
に、ＦＩＢを用いてシリコン酸化ＦＩＡ２を部分的にか
つ選択的に形成する。そして第１図（ｆ）に示すように
ストロボ装置を■いた電子ビームをタングステンパッド
６上に周期的に照射し、同時にこの集積回路を動作させ
、ストロボ装置による電子ビームの照射のタイミングと
この集積回路を動作させるタイミングとの同期をとると
いうストロボＳＥＭの原理を用いて、前記タングステン
パッド６を引き出した第１層のアルミニウム配線３の電
位波形を観察する。こうして、電位差としては０．２５
Ｖ以下という小さな電位差の電位波形でも、隣接する電
位差の大きな（０，５Ｖ以上）信号配線による影響をう
けずに観察することが出来る。このようにして本実施例
は電子ビームテスタにより不良解析を行なうことができ
る。
する。次に第１図（ｄ）の様に前記の開孔部とその周囲
に、ＦＩＢによりタングステン化合物のガスからタング
ステンｊ模６を付着させる。さらに、第１図（ｅ）の様
に、タングステンパッド６に隣接する第２層アルミニウ
ム配線３において、タングステンパッド近傍の第２層の
アルミニウム配線３の上のパッシベーションｌｌ！４上
に、ＦＩＢを用いてシリコン酸化ＦＩＡ２を部分的にか
つ選択的に形成する。そして第１図（ｆ）に示すように
ストロボ装置を■いた電子ビームをタングステンパッド
６上に周期的に照射し、同時にこの集積回路を動作させ
、ストロボ装置による電子ビームの照射のタイミングと
この集積回路を動作させるタイミングとの同期をとると
いうストロボＳＥＭの原理を用いて、前記タングステン
パッド６を引き出した第１層のアルミニウム配線３の電
位波形を観察する。こうして、電位差としては０．２５
Ｖ以下という小さな電位差の電位波形でも、隣接する電
位差の大きな（０，５Ｖ以上）信号配線による影響をう
けずに観察することが出来る。このようにして本実施例
は電子ビームテスタにより不良解析を行なうことができ
る。
なお、本実施例においては、絶縁膜に部分的に穴を開孔
する手段としてＦＩＢ（フォーカスト・イオン・ビーム
）装置を用いて、絶縁膜をエツチング、除去し、又導体
パッドの形成手段としてもＦＩＢ装置を用いて、選択的
に部分的に導体膜を形成し、又導体パッド周辺に部分的
に絶縁膜を形成する手段としてＦＩＢ装置を用いる。
する手段としてＦＩＢ（フォーカスト・イオン・ビーム
）装置を用いて、絶縁膜をエツチング、除去し、又導体
パッドの形成手段としてもＦＩＢ装置を用いて、選択的
に部分的に導体膜を形成し、又導体パッド周辺に部分的
に絶縁膜を形成する手段としてＦＩＢ装置を用いる。
以上説明したように本発明は、多層配線を有する半導体
集積回路において、故障解析を行ないたい配線上のパッ
シベーション用の絶縁膜及び多層導体配線の眉間の絶縁
膜をＦＩＢ（フォーカスト・イオン・ビーム）エツチン
グにより除去し、開孔部を設け、前記の故障解析を行な
う配線の一部を露出させた後、ＦＩＢにより前記開孔部
の中とその周辺にタングステン膜を形成し、前記タング
ステン膜に隣接した解析箇所以外の他の配線上のタング
ステンパッド近傍部に絶縁膜を形成することにより、前
記の故障解析を行ないたい配線より引き出したタングス
テンパッドの電位波形のみを、周辺の配線の電位変化の
影響をほとんどうけずに電子ビームテスタにより観測し
、故障解析を行なうことが出来るという効果がある。
集積回路において、故障解析を行ないたい配線上のパッ
シベーション用の絶縁膜及び多層導体配線の眉間の絶縁
膜をＦＩＢ（フォーカスト・イオン・ビーム）エツチン
グにより除去し、開孔部を設け、前記の故障解析を行な
う配線の一部を露出させた後、ＦＩＢにより前記開孔部
の中とその周辺にタングステン膜を形成し、前記タング
ステン膜に隣接した解析箇所以外の他の配線上のタング
ステンパッド近傍部に絶縁膜を形成することにより、前
記の故障解析を行ないたい配線より引き出したタングス
テンパッドの電位波形のみを、周辺の配線の電位変化の
影響をほとんどうけずに電子ビームテスタにより観測し
、故障解析を行なうことが出来るという効果がある。
第１図（ａ）〜（ｆ）は本発明の故障解析方法を工程順
に示す断面図、第２図（ａ）〜（ｂ）は従来の製造方法
における問題点を説明する為の断面図である。 １・・・ｎ型シリコン基板、２・・・シリコン酸化膜、
３・・・アルミニウム配線、４・・・シリコン窒化膜、
５・・・ＦｉＢによる開孔部、６・・・タングステン、
７・・・半導体基板、８・・・絶縁膜Ｉ、９・・・導体
配線、１０・・・絶縁膜■、１１・・・導体パッド。
に示す断面図、第２図（ａ）〜（ｂ）は従来の製造方法
における問題点を説明する為の断面図である。 １・・・ｎ型シリコン基板、２・・・シリコン酸化膜、
３・・・アルミニウム配線、４・・・シリコン窒化膜、
５・・・ＦｉＢによる開孔部、６・・・タングステン、
７・・・半導体基板、８・・・絶縁膜Ｉ、９・・・導体
配線、１０・・・絶縁膜■、１１・・・導体パッド。
Claims (1)
- 半導体基板上に半導体素子等の拡散領域、及び多層導体
配線を有する半導体集積回路において、前記半導体集積
回路上のパッシベーション用絶縁膜に、部分的に穴を開
孔し、導体配線の一部を表面に露出させる工程と、前記
開孔部中及び前記開孔部周辺の絶縁膜上に導体を付着さ
せ導体パッドを形成する工程と、前記導体配線とは異な
り、かつ前記導体パッドに隣接する導体配線直上のパッ
シベーション用の絶縁膜上に部分的に絶縁膜を形成する
工程と、前記導体パッドの電位をストロボＳＥＭを用い
た電子ビームテスタにより故障解析を行なう工程を含む
半導体装置の故障解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254172A JPH02100336A (ja) | 1988-10-07 | 1988-10-07 | 半導体装置の故障解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254172A JPH02100336A (ja) | 1988-10-07 | 1988-10-07 | 半導体装置の故障解析方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100336A true JPH02100336A (ja) | 1990-04-12 |
Family
ID=17261234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63254172A Pending JPH02100336A (ja) | 1988-10-07 | 1988-10-07 | 半導体装置の故障解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100336A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002957A (ko) * | 1998-06-24 | 2000-01-15 | 윤종용 | 반도체장치 분석방법 |
| CN112526315A (zh) * | 2020-11-05 | 2021-03-19 | 长江存储科技有限责任公司 | 一种封装芯片的测试方法 |
-
1988
- 1988-10-07 JP JP63254172A patent/JPH02100336A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002957A (ko) * | 1998-06-24 | 2000-01-15 | 윤종용 | 반도체장치 분석방법 |
| CN112526315A (zh) * | 2020-11-05 | 2021-03-19 | 长江存储科技有限责任公司 | 一种封装芯片的测试方法 |
| CN112526315B (zh) * | 2020-11-05 | 2021-11-12 | 长江存储科技有限责任公司 | 一种封装芯片的测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06101498B2 (ja) | 半導体装置の故障解析方法 | |
| JPH02100336A (ja) | 半導体装置の故障解析方法 | |
| JP2699663B2 (ja) | 半導体装置の故障解析方法 | |
| JP2745556B2 (ja) | 半導体装置の故障解析方法 | |
| JPH0574890A (ja) | 半導体装置の故障解析方法 | |
| JPH04174531A (ja) | 半導体装置の故障解析方法 | |
| US7232695B2 (en) | Method and apparatus for completely covering a wafer with a passivating material | |
| JP2003059990A (ja) | 半導体集積回路装置の製造方法 | |
| JP2643583B2 (ja) | 半導体装置の故障解析方法 | |
| JPH06163666A (ja) | 半導体装置とその製造方法 | |
| JPH03268441A (ja) | 半導体集積回路基板 | |
| JPH04243146A (ja) | 半導体装置の故障解析方法 | |
| JPH10178015A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR0151224B1 (ko) | 반도체 소자의 전도층간 연결방법 | |
| JP2995979B2 (ja) | Ｌｓｉの製造方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| JPH02199849A (ja) | 集積回路装置 | |
| JPH0758724B2 (ja) | 半導体装置の故障解析方法 | |
| JPH09260382A (ja) | 半導体集積回路装置 | |
| JPH05343408A (ja) | Ｔａｂ用半導体チップ | |
| JPH04237151A (ja) | 半導体装置の製造方法 | |
| JPH06326109A (ja) | 半導体装置のパッド構造およびそれを用いた特性試験方法 | |
| KR19990011236A (ko) | 반도체장치의 다층배선 형성방법 | |
| JP2001274164A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000133620A (ja) | 被観測デバイス加工方法 |