CN112526315A - 一种封装芯片的测试方法 - Google Patents

Abstract

本申请实施例公开了一种封装芯片的测试方法，所述方法包括：提供待测试的封装芯片；确定所述封装芯片中的目标区域；所述目标区域内具有目标线路结构；去除位于目标区域上的封装材料，以形成暴露所述目标线路结构的开口；在所述开口内填充导电材料，以形成与所述目标线路结构导电连接的测试电极。

Description

一种封装芯片的测试方法

技术领域

本申请实施例涉及半导体制造领域，特别涉及一种封装芯片的测试方法。

背景技术

随着集成电路技术的不断发展，封装芯片的尺寸不断减小和性能不断提升，封装芯片的结构也变得越来越复杂。在这种情况下，封装芯片出现功能异常或失效的概率也越来越大。在封装芯片的研发或者制造阶段，如果封装芯片出现功能异常或失效，需要对封装芯片进行线路修补(circuit edit)，从而露出封装芯片中的目标结构，对露出的目标结构进行分析和测试。然而芯片封装完成后分析和测试过程中容易对已封装的芯片的基板等功能结构造成损伤。

发明内容

有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种封装芯片的测试方法。

为达到上述目的，本申请实施例的技术方案是这样实现的：

本申请实施例提供一种封装芯片的测试方法，所述方法包括：

提供待测试的封装芯片；

确定所述封装芯片中的目标区域；所述目标区域内具有目标线路结构；

去除位于目标区域上的封装材料，以形成暴露所述目标线路结构的开口；

在所述开口内填充导电材料，以形成与所述目标线路结构导电连接的测试电极。

在一种可选的实施方式中，所述测试电极的裸露面为第一面，所述测试电极与所述目标线路结构的接触面为第二面；

所述第一面与所述第二面的面积的比值大于等于5。

在一种可选的实施方式中，所述去除位于目标区域上的封装材料，以形成暴露所述目标线路结构的开口，包括：

去除位于第一目标区域上的外部封装材料，以形成暴露内部封装材料的第一开口；

在所述第一开口内去除第二目标区域上的内部封装材料，以形成暴露所述目标线路结构的第二开口；所述第一开口和所述第二开口共同构成所述开口；

其中，所述第二目标区域位于所述第一目标区域内，所述第二目标区域内具有所述目标线路结构。

在一种可选的实施方式中，所述去除位于第一目标区域上的外部封装材料的步骤采用自动研磨工艺执行。

在一种可选的实施方式中，所述去除第二目标区域上的内部封装材料的步骤采用聚焦离子束工艺执行。

在一种可选的实施方式中，所述外部封装材料包括塑封层材料；

所述内部封装材料包括聚酰亚胺层材料和钝化层材料。

在一种可选的实施方式中，所述在所述开口内填充导电材料，以形成与所述目标线路结构导电连接的测试电极，包括：

在所述开口内填充导电胶；

固化所述导电胶，以形成与所述目标线路结构导电连接的测试电极。

在一种可选的实施方式中，所述在所述开口内填充导电材料之后，所述方法还包括：

通过测试探针接触所述测试电极，以对所述目标线路结构进行检测。

在一种可选的实施方式中，所述目标线路结构为所述封装芯片的顶层金属层的至少一部分。

在一种可选的实施方式中，所述确定所述封装芯片中的目标区域，包括：

通过X光射线扫描所述封装芯片，以得到所述封装芯片的内部架构；

根据所述封装芯片的内部架构，确定所述封装芯片中的目标区域。

本申请实施例公开了一种封装芯片的测试方法，所述方法包括：提供待测试的封装芯片；确定所述封装芯片中的目标区域；所述目标区域内具有目标线路结构；去除位于目标区域上的封装材料，以形成暴露所述目标线路结构的开口；在所述开口内填充导电材料，以形成与所述目标线路结构导电连接的测试电极。本申请实施例提供的封装芯片的测试方法中以导电材料作为测试电极将目标线路结构引出，从而在后续的测试过程中，测试探针无需与目标线路结构直接接触，测试探针通过测试电极即可实现与目标线路结构的导电连接，且目标线路结构未被裸露，进一步避免了目标线路结构被损伤的风险。

附图说明

图1a为去除封装芯片的外部封装材料的实现流程示意图；

图1b为去除封装芯片的内部封装材料的实现流程示意图；

图2为本申请实施例提供的封装芯片的测试方法的实现流程示意图；

图3a-图3d为本申请一具体示例提供的封装芯片的测试方法中的结构示意图；

图4为本申请一具体示例提供的测试后的封装芯片的结构示意图。

具体实施方式

下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。

在芯片封装完成后如果发生失效，需要对失效的封装芯片进行失效测试，通常的失效测试方法是通过引线焊盘(bond pad)对失效的封装芯片进行测试和分析。引线焊盘可位于被封装的芯片的封装材料外面供进行失效测试。然而在很多情况下，仅仅依靠引线焊盘不足以对失效的封装芯片进行全面的测试和分析，还需要通过测试封装芯片上特定端口的波形信号来分析该封装芯片的失效原因。这些特定端口都是以顶层金属层(top metal)的形式存在，而顶层金属层在芯片封装时被密封在封装材料内，未通过焊盘(pad)接出外部封装材料。

因此，如何实现对封装芯片中特定端口的波形信号的测试一直都是个难题。目前常用的测试封装芯片中特定端口的波形信号的方法为：如图1a所示，利用强酸去除封装芯片110上的外部封装材料120，实现封装芯片110的正面开封，裸露出封装芯片110内部的裸片(die)111，裸片111与基板130电连接，如图1b所示，再利用聚焦离子束(Focused Ionbeam，FIB)工艺刻蚀去除目标顶层金属层140上方的内部封装材料，露出裸片111上的目标顶层金属层140，最后利用牛毛细针150对目标顶层金属层140进行扎针测试。然而，常用的测试封装芯片中特定端口的波形信号的方法存在以下几个问题：

1)强酸腐蚀性极强，不仅会与封装芯片上的外部封装材料发生反应，也会与基板发生反应，一旦基板被强酸腐蚀，则封装芯片无法进行测试。

2)FIB开封区域较小，牛毛细针扎针难度较大，且封装芯片内的顶层金属层表面裸露的状态下极易造成顶层金属层表面损伤(damage)。

为此，提出了本申请实施例的以下技术方案。

本申请实施例提供一种封装芯片的测试方法，图2为本申请实施例提供的封装芯片的测试方法的实现流程示意图，如图2所示，该方法主要包括以下步骤：

步骤201、提供待测试的封装芯片。

步骤202、确定所述封装芯片中的目标区域；所述目标区域内具有目标线路结构。

在本申请实施例中，通过X光射线扫描所述封装芯片，以得到所述封装芯片内裸片(die)的大致位置；再根据所述封装芯片的内部架构(layout)，确定所述封装芯片中的目标区域。所述目标区域内具有目标线路结构，所述目标线路结构为所述封装芯片的顶层金属层(top metal)的至少一部分。这里，所述封装芯片可以为单独的封装芯片，也可以为设置在电路板上的封装芯片。本申请实施例中，顶部金属层与裸片中器件电连接，可用于测试对应器件是否有效。裸片上可包含多个顶部金属层，用于分别连接裸片中不同的器件。

步骤203、去除位于目标区域上的封装材料，以形成暴露所述目标线路结构的开口。

在本申请实施例中，采用自动研磨(Auto-polish)工艺去除位于第一目标区域上的外部封装材料，以形成暴露内部封装材料的第一开口；通过所述第一开口，采用聚焦离子束(Focused Ion beam，FIB)工艺去除位于第二目标区域上的内部封装材料，以形成暴露所述目标线路结构的第二开口；所述第一开口和所述第二开口共同构成所述开口；其中，所述第二目标区域位于所述第一目标区域内，所述第二目标区域内具有所述目标线路结构。本申请实施例中通过自动研磨工艺去除位于第一目标区域上的外部封装材料，无需使用强酸去除封装芯片的外部封装材料，从而避免了封装芯片的基板被强酸腐蚀的风险。

这里，所述第一目标区域和所述第二目标区域的形状可以根据实际需求而进行设置，所述第一目标区域和所述第二目标区域的形状也可以根据目标线路结构的具体结构或形状而进行设置，本申请对此不作限定。换言之，所述第一开口和所述第二开口的形状可以根据实际需求而进行设置，所述第一开口和所述第二开口的形状也可以根据目标线路结构的具体结构或形状而进行设置。

这里，所述外部封装材料包括塑封层材料；所述内部封装材料包括聚酰亚胺层材料(polyimide)和钝化层材料(passivation)。由于所述聚酰亚胺层材料和所述钝化层材料均为透明材料，因此在去除外部封装材料后，可以通过电子显微镜透过所述聚酰亚胺层材料和所述钝化层材料观察到所述内部封装材料内的目标线路结构，从而可以定位到目标线路结构，并确定第二目标区域。

在一些实施例中，还可以根据所述目标线路结构的位置参数，在FIB机台中设置自动刻蚀方案；所述FIB机台可以按照所述自动刻蚀方案，刻蚀去除位于所述第二目标区域上的内部封装材料(去除位于所述目标线路结构上的内部封装结构)。如此，FIB机台可以自动执行所述第二目标区域上的内部封装材料的刻蚀步骤，无需人工干预，大大节省了工程师的时间。

在本申请实施例中，所述测试电极的裸露面为第一面，所述测试电极与所述目标线路结构的接触面为第二面；所述第一面与所述第二面的面积的比值大于等于5。

在本申请实施例中，所述第一开口的面积与所述第二开口的面积的比值大于等于5，所述第一开口和所述第二开口共同构成所述开口，从而所述开口的顶部开口面与所述开口的底部开口面的面积的比值大于等于5。

在本申请实施例中，所述第一开口的面积远大于所述第二开口的面积，所述第一开口和所述第二开口共同构成所述开口，从而所述开口的顶部开口面的面积也远大于所述开口的底部开口面的面积。

步骤204、在所述开口内填充导电材料，以形成与所述目标线路结构导电连接的测试电极。

在本申请实施例中，在所述第一开口和所述第二开口内填充导电材料，以形成与所述目标线路结构导电连接的测试电极。由于所述第一开口的面积远大于所述第二开口的面积，从而形成的测试电极的裸露面的面积也远大于所述测试电极与所述目标线路结构的接触面的面积。可以理解的是，所述开口的顶部开口面为所述测试电极的裸露面，所述开口的底部开口面为所述测试电极与所述目标线路结构的接触面。

在本申请实施例中，在所述第一开口和所述第二开口内填充导电胶；固化所述导电胶，以在所述开口内形成与所述目标线路结构导电连接的测试电极。通过测试探针接触所述测试电极，以对所述目标线路结构进行检测。本申请实施例中填充的所述导电胶和第二开口内裸露的目标线路结构直接接触。

这里，所述第一开口和所述第二开口内填充导电胶的方法可以为在所述第一开口和所述第二开口内滴加所述导电胶，直到所述导电胶填满所述第一开口和所述第二开口。固化所述导电胶的方法可以为烘干所述导电胶。需要说明的是，通过滴加导电胶的方式可以针对性的填充想要填充的开口，而不对除开口以外的其他位置造成影响。所述导电胶可以为任意具备导电性的流动性胶体，例如所述导电胶可以为银胶。本申请实施例通过流动型胶粘剂填充器件之间的缝隙，利用流动型胶粘剂的流动性，使流动型的导电胶自动填充所述开口，再固化流动型的导电胶以形成测试电极，测试电极与所述开口内的目标线路结构之间的贴合性很好，从而测试电极与所述开口内的目标线路结构可以有很好的导电连接，且测试电极可以很好的保护所述开口内的目标线路结构。

这里，在封装芯片测试完成后，还可以去除测试电极，并用封装材料填充所述开口，以便于对封装芯片进行其他的测试。需要说明的是，在测试电极不影响封装芯片的后续测试的情况下，也可以保留测试电极。

采用本申请实施例提供的封装芯片的测试方法，可以通过测试电极无损伤地将目标线路结构引出，从而测试探针无需与目标线路结构直接接触，还减少了目标线路结构表面被损伤的风险。且后续对所述测试电极进行测试时，由于该测试电极的裸露面较大，因此可以采用普通的测试探针对所述测试电极进行扎针，操作方便且简单。

以下结合图3a-图3d对本申请实施例提供的封装芯片的测试方法进行详细阐述。图3a-图3d为本申请一具体示例提供的封装芯片的测试方法中的结构示意图。如图3a所示，提供待测试的封装芯片310，通过X光射线扫描所述封装芯片310，以得到所述封装芯片310内裸片311的大致位置；再根据所述封装芯片310的内部架构，确定所述封装芯片310中的目标区域；所述目标区域内具有目标线路结构320。这里，所述目标区域即为所述目标线路结构320所在的区域。需要说明的是，所述目标线路结构320为所述封装芯片310的顶层金属层的至少一部分。在实际应用时，可以根据需求选择顶层金属层需要裸露的部分，并以该顶层金属层需要裸露的部分所在的区域为目标区域。需要说明的是，图3a中大的虚线框用于表示位于封装材料内的裸片311，裸片上的小虚线框用于表示目标线路结构。

如图3b所示，采用自动研磨工艺对所述裸片311进行局部开孔，具体地：采用自动研磨工艺去除位于第一目标区域330上的外部封装材料，以形成暴露内部封装材料的第一开口331。这里，所述第一目标区域330包括所述目标区域。所述第一目标区域330远大于所述目标区域。

如图3c所示，通过电子显微镜透过所述内部封装材料观察到所述内部封装材料内的目标线路结构320，从而确定所述封装芯片310中的第二目标区域340。通过所述第一开口331，采用聚焦离子束工艺去除第二目标区域340上的内部封装材料，以形成暴露所述目标线路结构320的第二开口341。所述第二目标区域340位于所述第一目标区域330内，所述第二目标区域340内具有所述目标线路结构320。所述第一目标区域330的面积大于所述第二目标区域340的面积。这里，所述内部封装材料为透明材料。所述第二目标区域340可以略大于或等于所述目标区域。为了使得后续填充的导电胶能够和目标线路结构充分接触，所述第二目标区域可以大于所述目标区域，以完全裸露出目标区域内的目标线路结构。需要说明的是，未裸露出的目标线路结构用虚线表示，裸露出的目标线路结构用实线表示。

如图3d所示，在所述第一开口和所述第二开口内填充导电胶；固化所述导电胶，以在所述第一开口和所述第二开口内形成与所述目标线路结构导电连接的测试电极350。从而后续的测试过程中，通过测试探针接触所述测试电极，即可实现对所述目标线路结构的检测。

由于第一开口331的面积远大于所述第二开口341的面积，从而形成的测试电极的裸露面的面积也远大于所述测试电极与所述目标线路结构的接触面的面积。可以理解的是，所述第一开口331的顶部开口面的面积与所述测试电极的裸露面的面积相同，所述第二开口341的底部开口面的面积与所述测试电极与所述目标线路结构的接触面的面积相同。

图4为本申请一具体示例提供的测试后的封装芯片的结构示意图，需要说明的是，图4为图3d的剖视图。如图4所示，待测试的封装芯片310内的裸片311与基板312电连接，进行测试后的封装芯片310上形成的测试电极350的裸露面的面积也远大于所述测试电极350与所述目标线路结构的接触面的面积。采用本申请实施例提供的封装芯片的测试方法可以通过测试电极无损伤地将目标线路结构引出，从而测试探针无需与目标线路结构直接接触，还避免了目标线路结构表面被损伤的风险。且后续对所述测试电极进行测试时，由于该测试电极的裸露面较大，因此可以采用普通的测试探针对所述测试电极进行扎针，操作方便且简单。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种封装芯片的测试方法，其特征在于，所述方法包括：

提供待测试的封装芯片；

确定所述封装芯片中的目标区域；所述目标区域内具有目标线路结构；

去除位于目标区域上的封装材料，以形成暴露所述目标线路结构的开口；

在所述开口内填充导电材料，以形成与所述目标线路结构导电连接的测试电极。

2.根据权利要求1所述的封装芯片的测试方法，其特征在于，

所述测试电极的裸露面为第一面，所述测试电极与所述目标线路结构的接触面为第二面；

所述第一面与所述第二面的面积的比值大于等于5。

3.根据权利要求1所述的封装芯片的测试方法，其特征在于，所述去除位于目标区域上的封装材料，以形成暴露所述目标线路结构的开口，包括：

去除位于第一目标区域上的外部封装材料，以形成暴露内部封装材料的第一开口；

在所述第一开口内去除位于第二目标区域上的内部封装材料，以形成暴露所述目标线路结构的第二开口；所述第一开口和所述第二开口共同构成所述开口；

其中，所述第二目标区域位于所述第一目标区域内，所述第二目标区域内具有所述目标线路结构。

4.根据权利要求3所述的封装芯片的测试方法，其特征在于，

所述去除位于第一目标区域上的外部封装材料的步骤采用自动研磨工艺执行。

5.根据权利要求3所述的封装芯片的测试方法，其特征在于，

所述去除位于第二目标区域上的内部封装材料的步骤采用聚焦离子束工艺执行。

6.根据权利要求3所述的封装芯片的测试方法，其特征在于，

所述外部封装材料包括塑封层材料；

所述内部封装材料包括聚酰亚胺层材料和钝化层材料。

7.根据权利要求1所述的封装芯片的测试方法，其特征在于，所述在所述开口内填充导电材料，以形成与所述目标线路结构导电连接的测试电极，包括：

在所述开口内填充导电胶；

固化所述导电胶，以形成与所述目标线路结构导电连接的测试电极。

8.根据权利要求1所述的封装芯片的测试方法，其特征在于，所述在所述开口内填充导电材料之后，所述方法还包括：

通过测试探针接触所述测试电极，以对所述目标线路结构进行检测。

9.根据权利要求1至8任一项所述的封装芯片的测试方法，其特征在于，

所述目标线路结构为所述封装芯片的顶层金属层的至少一部分。

10.根据权利要求1至8任一项所述的封装芯片的测试方法，其特征在于，所述确定所述封装芯片中的目标区域，包括：

通过X光射线扫描所述封装芯片，以得到所述封装芯片的内部架构；

根据所述封装芯片的内部架构，确定所述封装芯片中的目标区域。

Images