CN112735968A - 新型集成电路失效分析检测方法 - Google Patents
新型集成电路失效分析检测方法 Download PDFInfo
- Publication number
- CN112735968A CN112735968A CN202110353143.0A CN202110353143A CN112735968A CN 112735968 A CN112735968 A CN 112735968A CN 202110353143 A CN202110353143 A CN 202110353143A CN 112735968 A CN112735968 A CN 112735968A
- Authority
- CN
- China
- Prior art keywords
- substrate
- integrated circuit
- wafer
- sample
- present application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004458 analytical method Methods 0.000 title claims abstract description 21
- 238000001514 detection method Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000003292 glue Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 27
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims 2
- 238000007789 sealing Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract 1
- 238000005498 polishing Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 239000000084 colloidal system Substances 0.000 description 6
- 238000001723 curing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 235000001892 vitamin D2 Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2898—Sample preparation, e.g. removing encapsulation, etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N1/00—Sampling; Preparing specimens for investigation
- G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
- G01N1/286—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
- G01N2001/2866—Grinding or homogeneising
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Biochemistry (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- General Engineering & Computer Science (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本申请实施例涉及一种新型集成电路失效分析检测方法。根据本申请的一实施例，新型集成电路失效分析检测方法包括：对集成电路组件进行封胶以得到包含新型集成电路的胶柱体，其中集成电路组件包括晶片和衬底，衬底具有第一表面和与第一表面相对的第二表面，晶片位于衬底的第一表面上；以及从靠近衬底的第二表面的胶柱体的底面进行研磨至暴露衬底。本申请实施例提供的新型集成电路失效分析检测方法可有效解决传统技术中遇到的问题。
Description
技术领域
本申请实施例大体上涉及半导体领域，更具体地，涉及新型集成电路失效分析检测方法。
背景技术
在对集成电路组件，如封装产品进行分析时，通常需要观察集成电路组件里的晶片上的电路情况。传统的机械开盖法使用刀片将集成电路组件的外层和晶片所在的衬底的结合面分开，以观察晶片上的电路情况，此种方法在作业过程中容易造成晶片的损坏，且因此会破坏连接集成电路组件的外层和衬底的结合面的结构，例如若干个凸块连接点被破坏，使得同颗组件不能继续对凸块连接点的连接面做侧面研磨观察，因而使得集成电路组件的分析结果不准确。
因此，现有的集成电路失效分析检测方法需进一步改进。
发明内容
本申请实施例的目的之一在于提供一种新型集成电路失效分析检测方法，其可有效避免集成电路组件里的晶片的损坏。
本申请的一实施例提供一种新型集成电路失效分析检测方法，其包括：对集成电路组件进行封胶以得到包含新型集成电路的胶柱体，其中集成电路组件包括晶片和衬底，衬底具有第一表面和与第一表面相对的第二表面，晶片位于衬底的第一表面上；以及从靠近衬底的第二表面的胶柱体的底面进行研磨至暴露衬底。
根据本申请的另一实施例，其中衬底是透光的。
根据本申请的另一实施例，其中衬底是钽酸锂衬底。
根据本申请的另一实施例，其中集成电路组件还包括基板，基板和晶片之间由凸块相连接。
根据本申请的另一实施例，其中在从靠近衬底的第二表面的胶柱体的底面进行研磨至暴露衬底之后，将该胶柱体旋转一个角度进行研磨。
根据本申请的另一实施例，其中封胶包括：将集成电路组件放置于胶体中；以及对放置有集成电路组件的胶体进行固化。
根据本申请的另一实施例，其中胶体围封集成电路组件的全部外表面。
与现有技术相比，本申请实施例提供的新型集成电路失效分析检测方法，可有效避免待测试部件的破坏，同时可实现对同一颗集成电路组件的不同测试部位的有效分析。
附图说明
在下文中将简要地说明为了描述本申请实施例或现有技术所必要的附图以便于描述本申请的实施例。显而易见地，下文描述中的附图仅只是本申请中的部分实施例。对本领域技术人员而言，在不需要创造性劳动的前提下，依然可以根据这些附图中所例示的结构来获得其他实施例的附图。
图1A和图1B为传统的机械开盖法的示意图。
图2A和图2B为基板研磨法的示意图。
图3A-3D为根据本申请的一些实施例的新型集成电路失效分析检测方法的示意图。
具体实施方式
为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施例对其作进一步说明。
本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。
在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词（例如“水平地”、“向下地”、“向上地”等等）应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。
另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
传统的用于集成电路组件（以下简称为“样品”）测试的方法包括机械开盖法和基板研磨法。图1A和图1B为传统的机械开盖法的示意图，在机械开盖法中，首先需要用镊子将样品10固定，并放于低倍显微镜下，将刀片对准样品10的基板112和封装体118的交界面（如图1A中的虚线a所示）切割一条缝隙，进一步将刀片向样品10内部切割直至贯穿交界面，使基板112与封装体118分离，得到经分割后的样品10的表面101，如图1B所示。其中，封装体118可由化合物组成。
如图1A所示，晶片116与基板112之间有空腔。封装体118可以是，但不限于，通过压膜工艺压合上去的胶膜，使得衬底110与基板112之间的空腔结构内不存在封装体。
将经分割后的样品10的表面101放置在光学显微镜下观察便可得到晶片116上的电路情况。然而，该作业过程中会造成样品10的衬底110表面的损坏与污染，进而损坏晶片116。此外，由于基板112与封装体118分离后，凸块114与基板112的连接已被破坏，因此无法继续对样品10做侧面研磨以观察凸块114与基板112的连接情况。
图2A和图2B为基板研磨法的示意图。如图2A所示，对样品10进行封胶处理后可使样品10的上表面和左右两侧被胶体117围封，然后从基板112的底部沿着垂直衬底110的方向（如图2A中的箭头c所示）进行研磨至凸块114，以得到经研磨后的样品的表面101（如图2B所示），此时通过在显微镜下从经研磨后的表面101便可观察晶片116上的电路情况。
由于在对基板112进行研磨至凸块114露出时，基板112与凸块114的连接已被破坏，同时也影响凸块114与晶片116的连接情况，从而造成晶片116上的电路的损坏与污染。此外，由于凸块114与衬底110的连接已被破坏，因此无法继续对该样品做侧面研磨以观察凸块114与基板112的连接情况。如果需要观察样品的凸块与基板的连接情况，则需要使用另一个样品，然后对样品进行封胶处理得到包含样品的胶柱体，接着对胶柱体的侧面沿着研磨方向研磨至凸块，从而观察凸块与基板的连接情况。由于基板研磨法需要使用额外的样品进行封胶才能对胶柱体进行侧面研磨，一方面影响样品失效分析的试验时间，另一方面因同颗样品的分析试验项目不完整，将会导致分析试验结果不准确。由于需要使用额外的样品，因而增加测试的成本。
图3A-3D为根据本申请的一些实施例的新型集成电路失效分析检测方法的示意图。该方法包括：对样品进行封胶以得到包含集成电路的胶柱体22，其中样品包括晶片216和衬底210，封装体218包封晶片216和衬底210，样品的上表面和左右两侧被胶体217围封，衬底210具有第一表面220和与第一表面220相对的第二表面222，晶片216位于衬底210的第一表面220上；以及从靠近衬底210的第二表面222的胶柱体22的底面219沿着方向e进行研磨至暴露衬底210（如附图3A中的虚线d的位置）。
根据本申请的一些实施例，衬底210可以是钽酸锂衬底。钽酸锂晶体具有较好的电光性能、压电性能和热电性能。晶体本身比较容易生长，光学均匀性较好，电光系数较大，能够广泛用于谐振器、滤波器、换能器等电子通讯器件的制造。
图3B为经研磨后的胶柱体22的示意图。由于衬底210是透光的，可通过经研磨后暴露的衬底的表面201对晶片216上的电路情况进行观察与分析，且确认其上的电路没有损坏或污染。与传统方法相比，该方法可有效避免对样品的衬底的第一表面220的结构的损坏。
根据本申请的一些实施例，如图3A所示，样品还包括基板212，基板212与凸块214相连接。如果需要对凸块214与基板212或晶片216的连接情况进行测试，由于上述根据本申请的一些实施例的新型集成电路失效分析检测方法对晶片216进行观察的研磨方法没有破坏样品的凸块214以及凸块214与晶片216及基板212的连接结构，因此可以将经研磨后的胶柱体22旋转一个角度进行研磨，以对其它所需结构进行测试分析。例如，将图3B中的经研磨后的胶柱体22顺时针旋转90度（如图3C所示），可继续通过侧面研磨的方法研磨至凸块214露出（即沿着研磨方向f研磨到虚线g的位置，如图3C所示），以对样品的凸块214与基板212的连接面215进行观察（如图3D所示），从而使得同颗样品的分析结果更全面和准确。
根据本申请的一些实施例，样品的封胶方法可包括将样品放置于胶体中；以及对放置有样品的胶体进行固化。
根据本申请的一些实施例，对样品进行封胶的方法包括：
1.将样品放置于封胶装置的底座上；
2.向封胶装置内倒入胶体到一定高度；以及
3.静置一段时间，使倒入的胶体固化。
将已固化的经封胶的样品从封胶装置中取出，从而得到包含集成电路的胶柱体，以进行后续的研磨处理。
根据本申请的一些实施例，上述方法中，可将样品靠近衬底的一侧放置于封胶装置的底座上，由此可使得样品靠近衬底的一底面在形成胶柱体后暴露在外（如图3A所示）。因此，只需沿着研磨方向e进行研磨较短的时间便可研磨至露出衬底210的表面。
根据本申请的一些实施例，上述胶体可以是树脂胶和固化剂的混合剂。通过利用分层固化方法，可以使样品置于固封体的内部，即，使胶体围封样品的全部外表面，如此，在后续的研磨过程中样品更不会轻易从中脱落。
本申请新型集成电路失效分析检测方法可以有效规避传统机械开盖方法和从样品基板研磨方法的缺陷，有效地利用衬底透光的特性，例如，应用于声表滤波器产品（sawfilter）上的钽酸锂衬底，钽酸锂衬底呈现黄色透明质地。通过从衬底进行研磨，避免了对晶片及样品的基板的损坏，同时可利用同一个样品继续对凸块与晶片及基板的连接情况的检测，从而使样品分析更准确有效。
本申请的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本申请的教示及揭示而作种种不背离本申请精神的替换及修饰。因此，本申请的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本申请的替换及修饰，并为本专利申请权利要求书所涵盖。
Claims (6)
1.一种新型集成电路失效分析检测方法，其包括：
对集成电路组件进行封胶以得到包含所述新型集成电路的胶柱体，其中所述集成电路组件包括封装体、晶片和衬底，所述封装体包封所述晶片和所述衬底，所述衬底是透光的且具有第一表面和与所述第一表面相对的第二表面，所述晶片位于所述衬底的所述第一表面上；以及
从靠近所述衬底的所述第二表面的所述胶柱体的底面进行研磨至暴露所述衬底。
2.根据权利要求1所述的方法，其中所述衬底是钽酸锂衬底。
3.根据权利要求1所述的方法，其中所述集成电路组件还包括基板，所述基板和所述晶片之间由凸块相连接。
4.根据权利要求1所述的方法，其还包括：在从靠近所述衬底的所述第二表面的所述胶柱体的所述底面进行研磨至暴露所述衬底之后，将所述胶柱体旋转一个角度进行研磨。
5.根据权利要求1所述的方法，其中所述封胶包括：
将所述集成电路组件放置于胶体中；以及
对放置有集成电路组件的胶体进行固化。
6.根据权利要求5所述的方法，其中所述胶体围封所述集成电路组件的全部外表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110353143.0A CN112735968B (zh) | 2021-04-01 | 2021-04-01 | 集成电路失效分析检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110353143.0A CN112735968B (zh) | 2021-04-01 | 2021-04-01 | 集成电路失效分析检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112735968A true CN112735968A (zh) | 2021-04-30 |
| CN112735968B CN112735968B (zh) | 2021-10-01 |
Family
ID=75596274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110353143.0A Active CN112735968B (zh) | 2021-04-01 | 2021-04-01 | 集成电路失效分析检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112735968B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116338443A (zh) * | 2023-05-31 | 2023-06-27 | 上海聚跃检测技术有限公司 | 一种sot芯片的热点定位方法及其制样方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6395580B1 (en) * | 1999-11-29 | 2002-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside failure analysis for BGA package |
| CN101211073A (zh) * | 2006-12-28 | 2008-07-02 | 中华映管股份有限公司 | 基板电路接合结构与其检测方法 |
| CN105206546A (zh) * | 2015-09-10 | 2015-12-30 | 宜特(上海)检测技术有限公司 | 覆晶芯片失效分析方法及电性定位中检测样品的制备方法 |
| CN112526315A (zh) * | 2020-11-05 | 2021-03-19 | 长江存储科技有限责任公司 | 一种封装芯片的测试方法 |
-
2021
- 2021-04-01 CN CN202110353143.0A patent/CN112735968B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6395580B1 (en) * | 1999-11-29 | 2002-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside failure analysis for BGA package |
| CN101211073A (zh) * | 2006-12-28 | 2008-07-02 | 中华映管股份有限公司 | 基板电路接合结构与其检测方法 |
| CN105206546A (zh) * | 2015-09-10 | 2015-12-30 | 宜特(上海)检测技术有限公司 | 覆晶芯片失效分析方法及电性定位中检测样品的制备方法 |
| CN112526315A (zh) * | 2020-11-05 | 2021-03-19 | 长江存储科技有限责任公司 | 一种封装芯片的测试方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116338443A (zh) * | 2023-05-31 | 2023-06-27 | 上海聚跃检测技术有限公司 | 一种sot芯片的热点定位方法及其制样方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112735968B (zh) | 2021-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102015116353B4 (de) | Mikrointegrierter gekapselter MEMS-Sensor mit mechanischer Entkopplung und Herstellungsverfahren dafür | |
| US6441481B1 (en) | Hermetically sealed microstructure package | |
| US8980697B2 (en) | Method of fabricating chip scale package | |
| KR101817412B1 (ko) | 노출된 센서 어레이를 가지는 센서 패키지 및 이를 제조하는 방법 | |
| TWI604577B (zh) | 開口腔體塑料封裝 | |
| CN112735968B (zh) | 集成电路失效分析检测方法 | |
| CN106338684A (zh) | 一种失效分析方法 | |
| US20130193530A1 (en) | Semiconductor Component and Corresponding Production Method | |
| TWI267927B (en) | Method for wafer level package | |
| DE102017221082B4 (de) | Halbleitergehäuse mit einem Durchgangsport für Sensor-Anwendungen und Herstellungsverfahren | |
| US7582954B1 (en) | Optical leadless leadframe package | |
| GB2213640A (en) | Electronic device package with peripheral carrier structure of a different material | |
| US20080296714A1 (en) | Wafer level package of image sensor and method for manufacturing the same | |
| CN101009230A (zh) | 晶片级封装和切割的方法 | |
| DE10228793A1 (de) | Elektronisches Bauelement, welches aufgestapelte Mikrochips enthält | |
| Goetz et al. | Chip scale packaging techniques for RF SAW devices | |
| DE102020110790B4 (de) | Sensorvorrichtungen mit gasdurchlässigem Deckel und zugehörige Herstellungsverfahren | |
| CN103762221B (zh) | 晶圆级封装结构及其形成方法、以及封装方法 | |
| US8703519B1 (en) | Structure and manufacturing method for high resolution camera module | |
| CN111900181A (zh) | 影像传感芯片晶圆级封装方法 | |
| US20060124915A1 (en) | Production of an optoelectronic component that is enclosed in plastic, and corresponding methods | |
| KR100473969B1 (ko) | 압전 진동 디바이스의 제조 방법, 압전 진동 디바이스 및세라믹 패키지와 실시간 클럭 | |
| TW201519403A (zh) | 封裝積體電路結構、晶圓層級封裝結構及晶圓封裝方法 | |
| DE10322751B3 (de) | Verfahren zur Herstellung eines in Kunststoff verschlossenen optoelektronischen Bauelementes | |
| CN112113899A (zh) | 粘合力检测方法以及检测系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 215101 No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou City, Jiangsu Province Patentee after: Riyuexin semiconductor (Suzhou) Co.,Ltd. Address before: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province Patentee before: SUZHOU ASEN SEMICONDUCTORS Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221130 Address after: 215,101 Second Floor, Building 10, No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou Area, China (Jiangsu) Pilot Free Trade Zone, Suzhou, Jiangsu Province Patentee after: Riyue New Testing Technology (Suzhou) Co.,Ltd. Address before: 215101 No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou City, Jiangsu Province Patentee before: Riyuexin semiconductor (Suzhou) Co.,Ltd. |
|
| TR01 | Transfer of patent right |