DE10322751B3 - Verfahren zur Herstellung eines in Kunststoff verschlossenen optoelektronischen Bauelementes - Google Patents

Verfahren zur Herstellung eines in Kunststoff verschlossenen optoelektronischen Bauelementes Download PDF

Info

Publication number
DE10322751B3
DE10322751B3 DE2003122751 DE10322751A DE10322751B3 DE 10322751 B3 DE10322751 B3 DE 10322751B3 DE 2003122751 DE2003122751 DE 2003122751 DE 10322751 A DE10322751 A DE 10322751A DE 10322751 B3 DE10322751 B3 DE 10322751B3
Authority
DE
Germany
Prior art keywords
optical window
window pane
semiconductor
depressions
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003122751
Other languages
English (en)
Inventor
Siegfried BÜTTNER
Roy Knechtel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Melexis GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Melexis GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH, Melexis GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE2003122751 priority Critical patent/DE10322751B3/de
Priority to DE112004000743T priority patent/DE112004000743D2/de
Priority to EP04738518A priority patent/EP1625627A2/de
Priority to US10/556,980 priority patent/US20060124915A1/en
Priority to PCT/DE2004/001045 priority patent/WO2004105117A2/de
Application granted granted Critical
Publication of DE10322751B3 publication Critical patent/DE10322751B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

Es wird ein vereinfachtes Verfahren der Montage von optoelektronischen in Kunststoff ummantelten Bauelementen und deren Aufbau beschrieben. Die einzelne Bauelementeinheit enthält einen Halbleiterchip und ein optisches Fenster. Kennzeichnend ist, daß ein hermetischer Einschluß zumindest der optisch aktiven Bereiche des Halbleiterchips durch das Fenster bereits im Scheibenprozeß, d. h. vor der Vereinzelung erfolgt, indem eine mit Einsenkungen versehene und gebietsweise mit einer Verbindungsschicht belegte Fenster-Scheibe mit der vorpräparierten Halbleiterscheibe über die die optisch aktiven Bereiche abdichtende Verbindungsschicht verbunden wird. Vor der Vereinzelung werden durch hinsichtlich der Einsenkungen zielgenaues Zerteilen der Fenster-Scheibe die Kontaktbereiche und die Trenngebiete der Vereinzelung freigelegt. Eine Kontrollmessung der Bauelementeinheiten kann im Scheibenverband erfolgen.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Bauelementes, bestehend aus einem Halbleiterchip und einem für einen bestimmten Wellenlängenbereich transparenten aufgesetzten optischen Fenster, welche als kompakte Bauelementeinheit in Kunsstoff verschlossen sind. Das Verfahren umfaßt speziell das Aufbringen des optischen Fensters im Scheibenverband und das damit im Zusammenhang stehende Freilegen der Trennbereiche der Vereinzelung und der Kontaktgebiete des Halbleiterelements zur elektrischen Kontaktierung zwecks Kontrollmessung vor dem Verkapseln.
  • Elektronenoptische Halbleiterbauelemente werden seit geraumer Zeit für die Wandlung elektrischer in optische Signale und umgekehrt eingesetzt. Durch integrierte Schaltungen können die Signale auch gleich weiterverarbeitet werden. Zur elektrischen Kontaktierung und mechanischen Fixierung im Strahlengang sowie zum Schutz vor Umwelteinflüssen muß das eigentliche optische Halbleiterelement in einem schützenden Gehäuse eingeschlossen werden, welches ein für die betreffende Strahlung transparentes optisches Fenster besitzt. Zum Verkapseln der optischen Halbleiterelemente in transparenten Gehäusen sind spezielle Werkstoffe und Verfahren bekannt. Das Aufbringen eines optischen Fensters auf die Chips ( DE 4319786A1 ) oder dessen Einbringen in das Gehäuse ( US 06117705 , DE 4135189A1 ) ist mit erheblichem Aufwand und hohen Kosten verbunden.
  • Der allgemeine Stand der Herstellungstechnologie und ein Verfahren nach dem Oberbegriff des Anspruchs 1 ist in der Offenlegungsschrift DE 4319786 A1 offenbart. Wesentlich ist hierbei, daß die Halbleiterscheibe zuerst vereinzelt wird und danach die Abdeckung mit einem Glasfenster erfolgt. Das ist in zweierlei Hinsicht mit Nachteilen behaftet. Einerseits besteht bei der Vereinzelung eine Verschmutzungsgefahr der Halbleiterschaltung und andererseits ist es relativ aufwendig, die Chips einzeln mit Glasfenstern zu versehen. Es werden Hilfsvorrichtungen zum positionierten Einlegen der Glasfenster benötigt, und es können Justierfehler auftreten.
  • Das Nacheinander einiger wesentlicher Hauptarbeitsgänge zur Erzeugung der einzelnen Bauelementeinheit, entspricht grob folgender Schrittfolge:
    •
    • 1
    Vereinzeln der Halbleiterscheibe
    2
    Chipbonden auf Träger mittels Kleber
    3
    Aushärten des Klebers
    4
    Aufbringen des Klebers für das Glasfenster
    5
    Aufbringen des Glasfensters
    6
    Aushärten des Klebers
    7
    Drahtboden der Anschlüsse
    8
    Einschießen der Einheit durch Spritzguß
  • Durch die Einzelbearbeitung beim Verbinden des Halbleiterchips mit dem Glasfenster ist der Zeitaufwand relativ groß und das gesamte Verfahren nicht universell einsetzbar.
  • Der Erfindung liegt die Aufgabe zugrunde, ein rationelleres Herstellungsverfahren anzugeben, welches die optisch aktiven Strukturen des Halbleiterchips in einem möglichst frühen Stadium vor Beschädigungen, wie z. B. Verschmutzungen schützt, Arbeitsschritte einspart und universeller einsetzbar ist.
  • Zweck der Erfindung ist es, die Qualität der Bauelementeinheiten zu erhöhen, sowie Montagezeit und -kosten einzusparen.
  • Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß an Stelle der Weiterverarbeitung des vereinzelten Bauelemente-Chips zum hermetischen Abschluß mit dem optisch transparenten Fenster eine Kollektivbearbeitung im Halbleiterscheibenverband durch das Verbinden einer der Größe der Halbleiterscheibe entsprechenden optisch transparenten Scheibe (Fenster-Scheibe) mit der Halbleiterscheibe vorgenommen wird und danach die Vereinzelung erfolgt.
  • Das hat u. a. den Vorteil, daß bei der weiteren Bearbeitung der optisch aktive Bereich des Chip bereits geschützt ist und keine Ausfälle durch Verschmutzung und mechanische Beschädigung entstehen können. Die Fenster-Scheibe wird in vorgegebenen Bereichen mit einer Verbindungschicht versehen, beispielsweise mit einem Glaslot bedruckt. Danach erfolgt ein Einsenken der Fenster-Scheibe in vorgegebenen Bereichen, die an die Größe des im Raster angeordneten Einzelelementes angepaßt sind, von der Unterseite her. Nach dem Verbinden der Unterseite der Fensterscheibe mit der Halbleiterscheibe wird die Fenster-Scheibe von der Oberseite her zerteilt was zielgenau zu den für das zerteilen vorgesehenen Aussparungen der Unterseite erfolgt. Die optisch aktive Fläche jedes Chip bleibt hermetisch abgeschlossen, während die Kontaktbereiche des Chip und Trenngebiete des Vereinzelns freigelegt werden.
  • Es liegt im Rahmen der erfinderischen Lösung, daß zusätzlich auch noch Einsenkungen in der Fenster-Scheibe vorgenommen werden können, die später im hermetischen Abschluß Hohlräume über mikromechanischen Strukturen, z.B. als Bestandteil integrierter Schaltungen, bilden. Nach der im Scheibenverband vornehmbaren optoelektrischen Kontrollmessung folgt die Vereinzelung. Die ausgetrennte kompakte Bauelementeinheit kann dann in entsprechender Dicke sowohl in standardmäßigen, leadframebasierenden Halbleitergehäusen als auch in anderen Montagevarianten ( COB u.a.m.) verwendet werden. Dieses Verfahren ist für alle Chips mit optisch aktiven Strukturen verwendbar.
    •
  • Die Erfindung soll anhand eines Ausführungsbeispiels gemäß der 1 bis 4 näher erläutert werden.
  • Es bedeuten:
  • 1 zwei zu verbindende Scheiben im Querschnitt schematisch dargestellt, wobei die obere die optisch im entsprechenden Wellenlängenbereich transparente Fenster-Scheibe ist, z.B. aus Glas bestehend, sie hat Einsenkungen und ist lokal mit einer Verbindungsschicht versehen;
  • 2 die beiden Scheiben aus 1 im verbundenen Zustand während des Zertrennens der Fenster-Scheibe;
  • 3 eine Bauelementeinheit nach dem Vereinzeln und
  • 4 das fertige kunststoffverschlossene Bauelement.
  • Das erfindungsgemäße Verfahren zum Verkapseln von optoelektronischen Halbleiterbauelementen umfaßt zwei Teilkomplexe. Ein Komplex ist das Aufbringen der vorpräparierten Fenster-Scheibe auf die Halbleiterscheibe mit den optisch aktiven Bereichen und möglichen anderen Schaltungsstrukturen und das Verbinden der beiden miteinander. Der andere Komplex ist das Zerteilen der Fenster-Scheibe zum Freilegen der elektrischen Kontakte und der Trennwege des Vereinzelns, die Kontrollmessung, das Kontaktieren und Ummanteln der einzelnen Elemente mit Kunststoff, z.B. durch Spritzpressen.
  • Ausgangspunkt sind gemäß 1 fertig prozessierte Halbleiterscheiben (1), mit optisch empfindlichen Elementen (2), deren Oberfläche durch eine übliche Passivierung (3) geschützt ist, welche nur im Bereich der elektrischen Anschlüsse (4) Öffnungen aufweist. Das Aufbringen der optischen Fenster (siehe 2, 10)) als Bestabndteil der optischen Fenster-Scheibe (5) sowie das Freilegen der Kontaktierungsgebiete (4) erfolgt im Scheibenverband, wodurch bedingt durch die parallele Bearbeitung einer großen Elementezahl der Aufwand und die Stückkosten gering gehalten werden können. Das Aufbringen der Fenster erfolgt mittels selektiven Scheibenbondens unter Verwendung einer strukturierten Verbindungsschicht (6). Dazu wird die Verbindungsschicht (6) auf die optische Fenster-Scheibe (5), die im geforderten Wellenlängenbereich transparent ist (z.B. Glas), aufgetragen. Die Strukturierung der Verbindungsschicht (6) kann bereits beim Auftragen oder im Nachhinein erfolgen. Die Struktur der Verbindungsschicht (6) ist dem Halbleiterbauelement so anzupassen, daß geschlossene Rahmen um die optisch empfindlichen Elemente entstehen und ausreichend Abstand zu optisch empfindlichen Elementen und den Kontaktierungsgebieten (4) gewährleistet ist. Die Einsenkungen der Fenster-Scheibe werden von der Verbindungsseite aus im Bereich der Kontaktgebiete eingebracht, z.B. eingesägt. Das Einsägen (7) der Fenster-Scheibe , als Voraussetzung für das Spätere Freilegen der Kontaktierungsgebiete (4), hat unter Beachtung der Scheibendicke zu erfolgen, so daß sowohl die mechanische Stabilität der Scheiben gewährleistet bleibt als auch beim Sägen nach der Verbindung der Scheiben die Halbleiterstrukturen nicht beschädigt werden. Nach entsprechendem Ausrichten von Halbleiterscheibe (1) und Fensterscheibe (5) erfolgt deren Verbinden. Die Prozeßführung richtet sich nach der Art der jeweils verwendeten Verbindungszwischenschicht (6) unter Beachtung minimaler mechanischer Spannungen in der Verbindungsebene. Die Verbindung weist eine hohe Plana rität zwischen Fenster-Scheibe (5) und Halbleiterscheibe (1) auf, die positiv für die weiter Verarbeitung ist. Nach dem Verbinden der Scheiben läßt sich durch Schleifen die Gesamtdicke des Scheibenstapels einstellen. Das Freilegen der Kontaktgebiete erfolgt, indem im Bereich der Vorsägungen (7) von der frei liegenden, nicht gebondeten Seite der Fensterscheibe (5) so gesägt wird (8), daß sich die beiden Schnitte in ihrer Tiefe überlagern, womit die Teile zwischen den einen Rahmen bildenden Bondgebiete, welche nicht mit der Halbleiterscheibe (1) verbunden sind (keine Bondzwischenschicht, bzw. geöffnete Zwischenschichtstruktur), herausfallen. In diesem Zustand kann eine elektrische Endkontrolle der Scheiben erfolgen, bei der auch Ausfälle die durch die Prozesse beim Aufbringen der Fenster bedingt sind, erkannt werden können. Anschließend können die Halbleiterscheiben durch Standardprozesse in Einzelelemente, siehe 3(11) zertrennt werden. Das Verkapseln der Einzelelemente kann dann analog zu Standardbauelementen erfolgen. Die Chips werden einzeln mittels Kleber (12) auf dem metallischen Trägerstreifen (13) befestigt. Nach dem Aushärten des Klebers erfolgt das Drahtbonden zur Kontaktierung zwischen Chip und Trägerstreifen (äußere Anschlüsse). Das eigentliche Umgehäuse entsteht z.B. durch Plastspritzguß, indem erweichtes Plastmaterial (14) unter Verwendung einer Form um die Anordnung Chip-Trägerstreifen gespritzt wird. Bei diesem Vorgang stellen die seitlichen Stirnflächen des Glasaufsatzes (10)(optisches Fen ster) eine Sperre für das Plastmaterial dar, wodurch gewährleistet wird, daß kein Vergußmaterial auf das optische Fenster gelangt und dieses dadurch verunreinigt. Das optische Fenster wird in die Oberfläche des Gehäuses eingebettet.
    • 1
    Halbleiterscheibe mit optisch empfindlichen
    Strukturen, die auch Bestandteil komplexer
    elektronischen Schaltungen sein können
    2
    optisch aktive Strukturen
    3
    Passivierungsschicht
    4
    Kontaktgebiet
    5
    optische Fenster-Scheibe
    6
    strukturierte Verbindungschicht (Bondzwischenschicht)
    7
    Einsenkung (z.B. Sägeschnitt)
    8
    Sägeblatt
    9
    freigelegter Kontaktbereich
    10
    optisches Fenster
    11
    vereinzeltes Chip
    12
    Kleber
    13
    Trägerstreifen
    14
    Plastmaterial

Claims (13)

  1. Verfahren zur Herstellung eines in Kunststoff eingeschlossenen optoelektronischen Bauelementes, bestehend aus einem Halbleiterchip (11) mit optisch aktiven Strukturen (2) und einem darüber befindlichen, mit einer strukturierten Verbindungsschicht (6) befestigten, optisch transparenten Fenster (10), das die optisch aktiven Strukturen (2) hermetisch abschließt, und der Halbleiterchip (11) mit einem Kleber (12) auf einem metallischen Trägerstreifen (13) befestigt wird, und beim Kunststoffverschluss das optische Fenster in die Oberfläche des Plastgehäuses eingeheftet wird und die seitlichen Stirnflächen des optisch transparenten Fensters (10) zum Stoppen des Plastmaterials (14) benutzt werden, dadurch gekennzeichnet, dass das optische Fenster (10) als optische Fenster-Scheibe (5) mit den Halbleiterchips (11) in einer Halbleiterscheibe (1) verbunden wird, wobei die optische Fenster-Scheibe (5) auf deren Unterseite, also der Verbindungsseite zur Halbleiterscheibe (1) hin, Einsenkungen (7) aufweist, und nach dem Verbinden die optische Fenster-Scheibe (5) von deren Oberseite her bis in die Tiefe der Einsenkungen (7) gesägt wird, wobei Teile der optischen Fenster-Scheibe (5) herausgesägt und Kontaktgebiete (4) zum elektrischen Kontaktieren und Trennbereiche zum Vereinzeln freigelegt werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nach dem Freilegen der Kontaktgebiete (4) auf den freigelegten Kontaktbereichen (9) Kontrollmessungen der Einzelelemente vor dem Vereinzeln der Halbleiterscheibe (1) in Halbleiterchips (11) durchgeführt werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Einsenkungen (7) durch Trennschleifen angebracht werden.
  4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Einsenkungen (7) durch Ätzen angebracht werden.
  5. Verfahren nach einem der vorgehenden Ansprüche dadurch gekennzeichnet, dass die Verbindungsschicht (6) auf die optische Fenster-Scheibe (5) homogen aufgebracht und strukturiert wird.
  6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Verbindungsschicht (6) auf die optische Fenster-Scheibe (5) strukturiert, insbesondere durch Drucken, aufgebracht wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die optische Fenster-Scheibe (5) aus Quarz besteht.
  8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die optische Fenster-Scheibe (5) aus Glas besteht.
  9. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die optische Fenster-Scheibe (5) aus Halbleitermaterial besteht.
  10. Verfahren nach einem der vorgehenden Ansprüche, dadurch gekennzeichnet, dass das Aufbringen der Verbindungsschicht (6) auf die Fenster-Scheibe (5) vor dem Anbringen der Einsenkungen (7) erfolgt.
  11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Aufbringen der Verbindungsschicht (6) auf die Fenster-Scheibe (5) nach dem Anbringen der Einsenkungen (7) erfolgt.
  12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Verbindungsschicht (6) durch ein Glaslot hergestellt ist.
  13. Verfahren nach einem der Ansprüche 1 oder 11, dadurch gekennzeichnet, dass die Verbindungsschicht (6) durch einen Kunststoff hergestellt ist.
DE2003122751 2003-05-19 2003-05-19 Verfahren zur Herstellung eines in Kunststoff verschlossenen optoelektronischen Bauelementes Expired - Fee Related DE10322751B3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2003122751 DE10322751B3 (de) 2003-05-19 2003-05-19 Verfahren zur Herstellung eines in Kunststoff verschlossenen optoelektronischen Bauelementes
DE112004000743T DE112004000743D2 (de) 2003-05-19 2004-05-19 Herstellen eines in Kunststoff verschlossenen optoelektronischen Bauelementes und zugehörige Verfahren
EP04738518A EP1625627A2 (de) 2003-05-19 2004-05-19 Herstellen eines in kunststoff eingekapselten optoelektronischen bauelementes und zugehörige verfahren
US10/556,980 US20060124915A1 (en) 2003-05-19 2004-05-19 Production of an optoelectronic component that is enclosed in plastic, and corresponding methods
PCT/DE2004/001045 WO2004105117A2 (de) 2003-05-19 2004-05-19 Herstellen eines in kunststoff eingekapselten optoelektronischen bauelementes und zugehoerige verfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003122751 DE10322751B3 (de) 2003-05-19 2003-05-19 Verfahren zur Herstellung eines in Kunststoff verschlossenen optoelektronischen Bauelementes

Publications (1)

Publication Number Publication Date
DE10322751B3 true DE10322751B3 (de) 2004-09-30

Family

ID=32921164

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2003122751 Expired - Fee Related DE10322751B3 (de) 2003-05-19 2003-05-19 Verfahren zur Herstellung eines in Kunststoff verschlossenen optoelektronischen Bauelementes
DE112004000743T Ceased DE112004000743D2 (de) 2003-05-19 2004-05-19 Herstellen eines in Kunststoff verschlossenen optoelektronischen Bauelementes und zugehörige Verfahren

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112004000743T Ceased DE112004000743D2 (de) 2003-05-19 2004-05-19 Herstellen eines in Kunststoff verschlossenen optoelektronischen Bauelementes und zugehörige Verfahren

Country Status (1)

Country Link
DE (2) DE10322751B3 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7760039B2 (en) 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
US7760036B2 (en) 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
US7791424B2 (en) 2002-10-15 2010-09-07 Marvell World Trade Ltd. Crystal oscillator emulator
US7812683B2 (en) 2002-10-15 2010-10-12 Marvell World Trade Ltd. Integrated circuit package with glass layer and oscillator

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0280905B1 (de) * 1987-03-06 1992-06-03 Hitachi, Ltd. Herstellungsverfahren für Absolutdruckwandlereinheiten mit Halbleitern
DE4319786A1 (de) * 1992-06-16 1993-12-23 Gold Star Electronics In Kunststoff gegossene CCD-Einheit und Verfahren zu deren Herstellung
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
DE19620940A1 (de) * 1995-11-17 1997-05-22 Werner Prof Dr Buff Elektronisches Bauelement und Verfahren zu seiner Herstellung
US5915168A (en) * 1996-08-29 1999-06-22 Harris Corporation Lid wafer bond packaging and micromachining
US5965933A (en) * 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
EP1199744A1 (de) * 2000-10-19 2002-04-24 Agilent Technologies, Inc. (a Delaware corporation) Mikrodeckelgehäuse auf Scheibenebene
EP1333485A2 (de) * 2002-02-01 2003-08-06 Hewlett-Packard Company Verfahren zum Zerteilen eines Wafers-Stapels zur Ermöglichung des Zugriffes auf interne Strukturen
WO2003067647A2 (fr) * 2002-02-08 2003-08-14 Phs Mems Procede et dispositif de protection de microcomposants electroniques, optoelectroniques et/ou electromecaniques

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0280905B1 (de) * 1987-03-06 1992-06-03 Hitachi, Ltd. Herstellungsverfahren für Absolutdruckwandlereinheiten mit Halbleitern
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
DE4319786A1 (de) * 1992-06-16 1993-12-23 Gold Star Electronics In Kunststoff gegossene CCD-Einheit und Verfahren zu deren Herstellung
DE19620940A1 (de) * 1995-11-17 1997-05-22 Werner Prof Dr Buff Elektronisches Bauelement und Verfahren zu seiner Herstellung
US5965933A (en) * 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
US5915168A (en) * 1996-08-29 1999-06-22 Harris Corporation Lid wafer bond packaging and micromachining
EP1199744A1 (de) * 2000-10-19 2002-04-24 Agilent Technologies, Inc. (a Delaware corporation) Mikrodeckelgehäuse auf Scheibenebene
EP1333485A2 (de) * 2002-02-01 2003-08-06 Hewlett-Packard Company Verfahren zum Zerteilen eines Wafers-Stapels zur Ermöglichung des Zugriffes auf interne Strukturen
WO2003067647A2 (fr) * 2002-02-08 2003-08-14 Phs Mems Procede et dispositif de protection de microcomposants electroniques, optoelectroniques et/ou electromecaniques

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7760039B2 (en) 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
US7760036B2 (en) 2002-10-15 2010-07-20 Marvell World Trade Ltd. Crystal oscillator emulator
US7768360B2 (en) 2002-10-15 2010-08-03 Marvell World Trade Ltd. Crystal oscillator emulator
US7768361B2 (en) 2002-10-15 2010-08-03 Marvell World Trade Ltd. Crystal oscillator emulator
US7786817B2 (en) 2002-10-15 2010-08-31 Marvell World Trade Ltd. Crystal oscillator emulator
US7791424B2 (en) 2002-10-15 2010-09-07 Marvell World Trade Ltd. Crystal oscillator emulator
US7812683B2 (en) 2002-10-15 2010-10-12 Marvell World Trade Ltd. Integrated circuit package with glass layer and oscillator
US8063711B2 (en) 2002-10-15 2011-11-22 Marvell World Trade Ltd. Crystal oscillator emulator

Also Published As

Publication number Publication date
DE112004000743D2 (de) 2006-02-09

Similar Documents

Publication Publication Date Title
DE10253163B4 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE102014202220B3 (de) Verfahren zur Herstellung eines Deckelsubstrats und gehäustes strahlungsemittierendes Bauelement
DE102007014389B4 (de) Ein Verfahren zum Erzeugen einer Mehrzahl von Halbleiterbauteilen
EP2534092B1 (de) Halbleiter-bauelement und entsprechendes herstellungsverfahren
EP1240529B1 (de) Verfahren zur herstellung mikromechanischer strukturen
DE19700734A1 (de) Verfahren zur Herstellung von Sensoren sowie Waferstapel
DE4424541A1 (de) Bildaufnahmebauelement vom Festkörpertyp und Verfahren zu dessen Herstellung
WO2013092308A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen, anordnung und optoelektronisches halbleiterbauteil
DE102011078906A1 (de) Verfahren zum herstellen eines optoelektronischen halbleiterbauteils mittels spritzpressens
EP2038920B1 (de) Verfahren zur verpackung von bauelementen
DE19752404C1 (de) Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
DE10322751B3 (de) Verfahren zur Herstellung eines in Kunststoff verschlossenen optoelektronischen Bauelementes
DE102014100772A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102005023947A1 (de) Optoelektronisches Halbleiterbauteil mit optisch transparenter Abdeckung und Verfahren zur Herstellung desselben
DE102009045541B4 (de) Verfahren zur Herstellung einer mikromechanischen Vorrichtung
EP1522095B1 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
DE102008035255A1 (de) Optoelektronisches Halbleiterbauelement
EP1625627A2 (de) Herstellen eines in kunststoff eingekapselten optoelektronischen bauelementes und zugehörige verfahren
DE102015107232A1 (de) Verfahren zur Vereinzelung von Packages und Leadframe
DE19857550A1 (de) Verfahren zur Verkapselung von metallischen Mikrobauteilen
WO2020064525A1 (de) Verfahren zur Herstellung eines MEMS-Sensors
DE102018132644B4 (de) Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren
EP3601154B1 (de) Verfahren zur herstellung eines wenigstens teilweise gehäusten halbleiterwafers
DE102006053862A1 (de) Verfahren zum Verpacken von Bauelementen
EP1466364B1 (de) Nutzen für elektronische bauteile sowie verfahren zu dessen herstellung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141202