DE102015107232A1 - Verfahren zur Vereinzelung von Packages und Leadframe - Google Patents

Verfahren zur Vereinzelung von Packages und Leadframe Download PDF

Info

Publication number
DE102015107232A1
DE102015107232A1 DE102015107232.7A DE102015107232A DE102015107232A1 DE 102015107232 A1 DE102015107232 A1 DE 102015107232A1 DE 102015107232 A DE102015107232 A DE 102015107232A DE 102015107232 A1 DE102015107232 A1 DE 102015107232A1
Authority
DE
Germany
Prior art keywords
packages
leadframe
predefined
array
matrix arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102015107232.7A
Other languages
English (en)
Inventor
Khoo Nee Wan
Lim Lay Yeap
See Thiong Zhou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015107232A1 publication Critical patent/DE102015107232A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Ein Verfahren zur Vereinzelung einer Matrixanordnung von Packages wird bereitgestellt, wobei das Verfahren das Bereitstellen einer Matrixanordnung von Packages, wobei die Matrixanordnung auf einem Leadframe gebildet wird; Schneiden vordefinierter Leads des Leadframes durch einen Stanzprozess; und Vereinzeln der Packages der Matrixanordnung von Packages durch einen Sägeprozess umfasst.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen beziehen sich auf Verfahren zur Vereinzelung von Packages und einen Leadframe.
  • Hintergrund der Erfindung
  • Halbleiterchips werden zum Fertigen von Elektronikmodulen hergestellt, geprüft und verpackt. Bei den herkömmlichen Verfahren zum Verpacken von Halbleitern in Kunststoff werden mehrere Chips gleichzeitig auf einem als Leadframe bezeichneten Träger verarbeitet, und eine sogenannte Matrixanordnung von Packages wird gebildet. Nachdem der Packvorgang abgeschlossen ist und Leads geschnitten und abschließend geformt (z.B. in eine gleiche Richtung gebogen, um eine Platinenmontage zu gestatten) worden sind, wird die Vereinzelung einer Vorrichtung oder eines Chippackage aus dem Leadframe wie folgt durchgeführt. Die Vorrichtung wird immer noch von Verbindungsstegen (die Teile des Leadframes sind) an einer äußeren Schiene (rail) des Leadframes gehalten. Während des herkömmlichen Vereinzelungsvorgangs wird die Vorrichtung von einer Stanze (punch) nach oben gedrückt, während die Schienen in Position gehalten werden, so dass die Verbindungsstege schließlich abbrechen. Die Verbindungsstege werden abgebrochen, indem das Material der Verbindungsstege in einer Kombination aus Biegen und normalen Stress während des Stanzvorgangs (punching process) nachgibt.
  • Die abgeschnittenen oder abgebrochenen Verbindungsstege stehen typischerweise nach dem Stanzvorgang hervor, was zu möglichen Beschädigungen der Vergussmassen (mold compounds) der anderen Packages durch Stoßen und Zusammenprallen der hervorstehenden Verbindungsstege führt.
  • Zusammenfassung
  • Verschiedene Ausführungsformen stellen ein Verfahren zum Vereinzeln einer Matrixanordnung von Packages bereit, wobei das Verfahren das Bereitstellen einer Matrixanordnung von Packages umfasst, wobei die Matrixanordnung auf einem Leadframe gebildet ist; Schneiden von Leads des Leadframes durch einen Stanzprozess (punching process); und Vereinzeln der Packages der Matrixanordnung von Packages durch einen Sägeprozess.
  • Ferner stellen verschiedene Ausführungsformen eine Matrixanordnung von Pakten bereit, wobei die Matrixanordnung von Packages einen Leadframe umfasst, der eine Mehrzahl von Chipaufnahmebereichen umfasst, die in einer Matrixanordnung mit Reihen und Spalten angeordnet sind; und ein Verkapselungsmaterial, das wenigstens einen Teil des Leadframes verkapselt, wobei das Verkapselungsmaterial einen vordefinierten Schnittbereich umfasst, der senkrecht zu Reihen der Matrixanordnung verläuft, wobei der vordefinierte Schnittbereich eine Breite von weniger als 0,5 mm aufweist.
  • Weiterhin stellen verschiedene Ausführungsformen ein Verfahren zum Fertigen einer Mehrzahl von Chippackages bereit, wobei das Verfahren das Bereitstellen eines Leadframes umfasst, der eine Mehrzahl von Chipaufnahmebereichen umfasst; Montieren von wenigstens einem Elektronikchip auf jeden der Mehrzahl von Chipaufnahmebereichen; Bilden einer Mehrzahl von Packages durch Aufformen (molding onto) eines Verkapselungsmaterials auf die montierten Elektronikchips; Schneiden von Leads des Leadframes durch einen Stanzprozess; und Vereinzeln der Mehrzahl von Packages durch einen Sägeprozess.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen in den verschiedenen Ansichten im Allgemeinen auf dieselben Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, stattdessen wird im Allgemeinen das Augenmerk auf die Darstellung der Prinzipien der Erfindung gelegt. In der nachstehenden Beschreibung werden verschiedene Ausführungsformen unter Bezugnahme auf die folgenden Zeichnungen beschrieben, wobei gilt:
  • 1A und 1B stellen schematisch einen Leadframe gemäß einer beispielhaften Ausführungsform dar;
  • 2A bis 2C stellen schematisch einen Formpressprozess (compression molding process) dar;
  • 3A und 3B stellen schematisch eine Matrixanordnung von Packages dar, die einen Leadframe aus 1 nach dem Formpressprozess umfasst;
  • 4A und 4B stellen schematisch die Matrixanordnung aus 2 dar und veranschaulichen einen Stanzschritt;
  • 5 stellt schematisch eine Querschnittsansicht der Matrixanordnung aus 4 dar, die einen Sägeprozess veranschaulicht;
  • 6 veranschaulicht schematisch ein Flussdiagramm eines Vereinzelungsverfahrens gemäß einer beispielhaften Ausführungsform; und
  • 7 veranschaulicht schematisch ein Verfahren zum Herstellen einer Mehrzahl von Chippackages.
  • Ausführliche Beschreibung
  • Nachstehend werden weitere beispielhafte Ausführungsformen eines Verfahren zur Vereinzelung von Packages und eines Leadframe erläutert. Es wird darauf hingewiesen, dass die Beschreibung spezifischer Merkmale, die im Zusammenhang mit einer spezifischen beispielhaften Ausführungsform beschrieben werden, auch mit anderen beispielhaften Ausführungsformen kombiniert werden kann.
  • Der Ausdruck „beispielhaft“ wird hier in der Bedeutung „als Beispiel, Fall oder zur Veranschaulichung dienend“ verwendet. Jede hier als „beispielhaft“ beschriebene Ausführungsform oder Ausgestaltung ist nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Ausgestaltungen zu betrachten.
  • Verschiedene beispielhafte Ausführungsformen stellen einen Leadframe für eine Matrixanordnung von Packages bereit, wobei der Leadframe dafür ausgelegt ist, durch einen Sägeprozess geschnitten zu werden. Insbesondere kann der Leadframe zur Verwendung für eine Matrixanordnung von Packages ausgelegt sein, wobei die Vereinzelung in einer hybriden Weise, d.h. durch zwei verschiedene Trennschritte oder Unterschritte, durchgeführt wird. Zum Beispiel werden in einem ersten Schritt, der durch Stanzen erfolgt, vordefinierte Leads des Leadframes getrennt oder abgetrennt, während ein zweiter Schritt durch Sägen, z.B. entlang eines vordefinierten Schnittbereichs, der z.B. durch zwei Schnittlinien gebildet wird, des Leadframes und/oder eines Verkapselungsmaterials, das wenigstens teilweise den Leadframe verkapselt, durchgeführt wird, wobei der zweite Schritt die Packages vereinzelt oder voneinander trennt.
  • Insbesondere können Packages zum Beispiel Dual-Flat No-lead(DFN)-Packages sein. Jedes Package kann wenigstens einen Elektronikchip, z.B. einen Transistor oder einen Leistungstransistor, umfassen. Der Leadframe kann ein Kupfer-Leadframe sein und/oder durch einen Stanzprozess hergestellt werden. Das Verkapselungsmaterial kann Vergussmasse oder Laminat (laminate) oder ein polymerbasiertes Material sein.
  • Insbesondere kann der vordefinierte Schnittbereich eine Sollbruchstelle oder Sollbruchlinie sein. Das heißt, dass ein „vordefinierter Schnittbereich“ ein Teil oder ein Abschnitt des Leadframes sein kann, der später im Verfahren zum Trennen der gebildeten Packages geschnitten oder gebrochen werden soll. Weiterhin oder alternativ kann der vordefinierte Schnittbereich auf dem Leadframe oder in einem Verkapselungsmaterial ausgebildet sein, das auf dem Leadframe angeordnet ist oder wenigstens teilweise den Leadframe und optional auf dem Leadframe angeordnete Elektronikchips umschließt. Es sollte beachtet werden, dass der vordefinierte Schnittbereich die Trennung zwischen zwei Spalten der Matrixanordnung definieren oder bilden kann. Das heißt, dass der vordefinierte Schnittbereich senkrecht zu den Reihen oder Streifen der Matrixanordnung verläuft. Insbesondere wird die Breite des vordefinierten Schnittbereichs, die z.B. durch einen Abstand zwischen zwei Schnittlinien gebildet wird, in der Richtung definiert, die parallel zu der Reihe oder dem Streifen der Matrixanordnung verläuft. Insbesondere kann der Leadframe Kupfer, Aluminium oder jedes andere geeignete leitfähige Material umfassen oder daraus bestehen.
  • Es sollte beachtet werden, dass es möglich sein kann, einen solchen schmalen vordefinierten Schnittbereich oder eine Schnittlinie zu verwenden, da das Trennen oder Vereinzeln der Packages der Matrixanordnung einer Einzelreihe anschließend durch einen Sägeprozess und nicht durch einen Stanzprozess durchgeführt werden mag. Wird ein Stanzprozess zum Trennen der Packages (wie bei allgemein bekannten Prozessen) herangezogen, müsste ein Abstand zwischen den Packages von mehr als 1 mm (z.B. zwischen 1,5 mm und 3,1 mm) eingehalten werden, um zu gewährleisten, dass die Packages durch den Stanzprozess nicht beschädigt werden.
  • Somit wird in diesem Sinne ein Leadframe für eine Matrixanordnung von Packages bereitgestellt, wobei der Leadframe oder die gesamte Matrixanordnung von Packages zum Schneiden durch einen Sägeprozess ausgelegt ist. Insbesondere ist der Leiterahmen hinsichtlich des Trennens dafür ausgelegt, anschließend in einem Verfahren gemäß einer beispielhaften Ausführungsform verarbeitet zu werden.
  • Es sollte beachtet werden, dass die Benennung oder Bestimmung von Reihen oder Spalten der Matrixanordnung im Prinzip natürlich austauschbar sind.
  • Gemäß einem Verfahren zum Trennen einer Matrixanordnung von Packages gemäß einer beispielhaften Ausführungsform kann ein hybrider Schneide- oder Trennprozess bereitgestellt werden. Der Hybridprozess kann zu einem Packageumriss (package outline), der bekannten Prozessen ähnlich ist, führen, aber eine höhere Dichte von Packages in der Matrixanordnung und/oder ein robusteres Package ohne Verändern der Grundfläche oder Größe des Package ermöglichen.
  • Nachfolgend werden weitere beispielhafte Ausführungsformen des Verfahrens zur Vereinzelung einer Matrixanordnung von Packages beschrieben. Die Merkmale und Elemente der beschriebenen Ausführungsformen können jedoch auch mit dem Leadframe oder der Matrixanordnung von Packages und dem Verfahren zur Herstellung einer Mehrzahl von ChipPackages gemäß einer beispielhaften Ausführungsform kombiniert werden.
  • Gemäß einer beispielhaften Ausführungsform des Verfahrens wird der Stanzprozess durchgeführt, bevor der Sägeprozess durchgeführt wird.
  • Durch Ausführen des Stanzprozesses oder des Stanzschrittes vor dem Sägeschritt kann es möglich sein, eine Mehrzahl von Packages, z.B. eine vollständige Reihe oder Spalte der Matrixanordnung, zu prüfen, während sie noch mechanisch miteinander verbunden sind. Insbesondere trennt der Stanzprozess die Packages voneinander durch Schneiden der Leads des Leadframes, während die Packages mechanisch noch miteinander verbunden sind.
  • Gemäß einer beispielhaften Ausführungsform umfasst das Verfahren ferner das Prüfen von wenigstens einem Package der Matrixanordnung, bevor der Sägeprozess durchgeführt wird.
  • Vorzugsweise erfolgt das Prüfen nach dem Stanzschritt zum Schneiden oder Trennen der Leads oder vordefinierten Leads des Leadframes in Bezug auf verschiedene Packages. Insbesondere kann das Prüfen ein streifenweises Prüfen sein, d.h. mehrere oder alle Packages eines Streifens oder einer Reihe von Packages können gleichzeitig geprüft werden. Somit kann es möglich sein, das Prüfen einer großen Zahl von Packages zu vereinfachen.
  • Gemäß einer beispielhaften Ausführungsform des Verfahrens wird das Prüfen in Bezug auf eine Mehrzahl von Packages einer Reihe der Matrixanordnung von Packages gleichzeitig durchgeführt.
  • Insbesondere können alle Packages einer Reihe gleichzeitig geprüft werden. Das Prüfen mehrerer oder aller Packages eines Streifens oder einer Reihe kann vor allem für Packages von Vorteil sein, die in Produkten verwendet werden, welche keine elektrische Isolierung einer enthaltenen Wärmesenke erfordern.
  • Gemäß einer beispielhaften Ausführungsform umfasst das Verfahren das Markieren des wenigstens einen geprüften Packages.
  • Insbesondere können alle geprüften Packages oder alle Packages eines Streifens oder einer Reihe markiert werden. Das Markieren kann einige Informationen bezüglich der Ergebnisse der Prüfung, z.B. ob einige Qualitätsforderungen oder -standards eingehalten oder nicht eingehalten werden, anzeigen. Das Markieren oder Kennzeichnen kann mit Hilfe eines jeden geeigneten Prozesses, z.B. Lasermarkieren, durchgeführt werden.
  • Gemäß einer beispielhaften Ausführungsform umfasst das Verfahren ferner die Matrixanordnung von Packages durch Montieren einer Mehrzahl von Elektronikchips auf den Leadframe; und Ausbilden von Verkapselungsmaterial auf dem Leadframe durch Formpressen (compression molding).
  • Insbesondere können die Elektronikchips auf dem Leadframe durch Oberflächenmontagetechnologie, durch einen Lötprozess, angeordnet werden, oder durch jeden anderen geeigneten Prozess auf den Leadframe geklebt bzw. darauf angeordnet werden. Zum Beispiel kann/können ein oder mehr Elektronikchip(s) für jedes Package der Matrixanordnung von Packages angeordnet werden.
  • Zusätzliche Angussstutzen (cull) und Angusskanäle (runner) können durch das Verwenden des Formpressprozesses vermieden werden. Gemäß dieser Ausführungsform kann die Prüfung vor der Vereinzelung der Packages und wenn sie nach der Leiterisolierung noch miteinander verbunden sind durchgeführt werden. Somit kann sich ein erhöhter Produktionsertrag ergeben, da zusätzlicher Platz des Leadframes, der für das Anbringen der Angusskanäle und Angussstutzen genutzt wird, bei diesem Design eingespart werden kann. Weiterhin kann das Herstellen des Leadframes weniger Einschränkungen unterworfen sein, so dass der Leadframe leicht zu stanzen ist, was ebenfalls zu einer Kostenreduzierung führen kann.
  • Gemäß einer beispielhaften Ausführungsform des Verfahrens wird das Verkapselungsmaterial als ein durchgehender Streifen auf dem Leadframe ausgebildet.
  • Insbesondere kann eine Einheit von Packages nach dem Montageprozess in Streifenform vergossen werden. Diese Einheiten können Reihen der Matrixanordnung von Packages entsprechen, wobei die Reihen zum Beispiel durch vordefinierte Leads miteinander verbunden sind. Diese Streifen oder Reihen von Packages können dann durch den Stanzprozess getrennt werden. Insbesondere kann das Verkapselungsmaterial ein durchgehendes Band oder Element bilden, das sämtliche Elektronikchips, die auf einer Reihe des Leadframes angeordnet oder montiert sind, bedeckt.
  • Durch Verwenden eines Verfahrens gemäß einer beispielhaften Ausführungsform kann es möglich sein, herausragende Verbindungsstege zu vermeiden, insbesondere in dem Fall dass das Trennen oder Vereinzeln der Packages durch einen Sägeprozess eines Streifens oder einer Reihe von Packages mit einem durchgehenden Vergussstreifen durchgeführt wird. Insbesondere kann eine „geglättete” Verkapselungsmaterialkante effizient einfach durch Sägen erzielt werden, und es können keine speziellen Entgratungswerkzeuge notwendig sind, um eine „geglättete“ Verkapselungsmaterialkante im Bereich der Verbindungsstege zu erhalten. Somit mögen keine asymmetrischen Verbindungsstege erforderlich sein, um ein Zusammenprallen von Verbindungsstegen benachbarter Packages zu vermeiden, wobei die Asymmetrie sonst zu direktem Kontakt mit einem Verkapselungsmaterial der anderen Packages (mögliches Absplittern der Vergussmasse) und einem asymmetrischen Verbindungssteg führen kann, wobei eine Asymmetrie zu einem Risiko für die Die-Pad-Stabilität führen kann.
  • Im Folgenden werden weitere beispielhafte Ausführungsformen der Matrixanordnung von Packages beschrieben. Die Merkmale und Elemente der beschriebenen Ausführungsformen können jedoch auch mit dem Verfahren zur Vereinzelung einer Matrixanordnung von Packages und dem Verfahren zur Herstellung einer Mehrzahl von Packages gemäß einer beispielhaften Ausführungsform kombiniert werden.
  • Gemäß einer beispielhaften Ausführungsform der Matrixanordnung von Packages umfasst der Leadframe vordefinierte Leads auf zwei gegenüberliegenden Seiten der Chipaufnahmebereiche, wobei die vordefinierten Leads die Chipaufnahmebereiche einer Spalte verbinden.
  • Insbesondere in dem Fall, dass Leads nur auf zwei gegenüberliegenden Seiten des Packages, z.B. im Fall von Dual-Flat No-lead-Packages, vordefiniert sind, werden die Leads vorzugsweise auf den Seiten angeordnet, die Chipaufnahmebereiche einer Spalte verbinden.
  • Der Ausdruck „vordefinierte Leads“ kann insbesondere Elemente oder Abschnitte des Leadframes bezeichnen, die, nach Montieren und Vereinzeln der Packages, die Leads oder Verbindungselemente des vereinzelten Package bilden sollen.
  • Gemäß einer beispielhaften Ausführungsform der Matrixanordnung von Packages sind die vordefinierten Leads voneinander getrennt, und Verbindungsstege des Leadframes verbinden die Chipaufnahmebereiche einer Reihe.
  • Das heißt, dass die Matrixanordnung getrennt sein kann, z.B. durch Stanzen, in Bezug auf die vordefinierten Leads (d.h. reihenweise), aber sie nicht entlang den vordefinierten Schnittbereichen oder Schnittlinien geschnitten sein mag. Somit können der Leadframe oder die Matrixanordnung von Packages Streifen, Reihen oder eindimensionale Anordnungen von Packages bilden, die zwar elektrisch voneinander getrennt, aber mechanisch noch miteinander verbunden sind. Dieser Streifen oder diese Reihe von Packages kann dann elektrisch geprüft werden. Insbesondere können alle Packages des Streifens gleichzeitig geprüft werden, z.B. hinsichtlich seiner elektrischen Eigenschaften geprüft werden.
  • Gemäß einer beispielhaften Ausführungsform der Matrixanordnung von Packages werden Verbindungsstege des Leadframes entlang des vordefinierten Schnittbereichs abgeschnitten.
  • Insbesondere können mehrere oder alle Verbindungsstege einer Reihe der Matrixanordnung oder der gesamten Matrixanordnung gleichzeitig oder nacheinander abgeschnitten werden. Das Schneiden der Verbindungsstege kann die Packages der Matrixanordnung trennen oder vereinzeln.
  • Gemäß einer beispielhaften Ausführungsform der Matrixanordnung von Packages werden das Verkapselungsmaterial und der Leadframe entlang denselben Schnittkanten geschnitten.
  • Insbesondere können das Verkapselungsmaterial und der Leadframe in einem einzigen Bearbeitungsschritt, z.B. entlang des vordefinierten Schnittbereichs, der durch vordefinierte Schnittlinien gebildet wird, geschnitten werden. Somit können die vereinzelten Packages eine einzige Schnittkante haben, die durch das Verkapselungsmaterial und den Leadframe verläuft.
  • Gemäß einer beispielhaften Ausführungsform der Matrixanordnung von Packages wird der vordefinierte Schnittbereich des Verkapselungsmaterials durch vordefinierte Schnittlinien gebildet, und der Leadframe umfasst vordefinierte Schnittlinien, die mit den vordefinierten Schnittlinien des Verkapselungsmaterials zusammenfallen.
  • Insbesondere können sowohl das Verkapselungsmaterial als auch der Leadframe vordefinierte Schnittlinien umfassen, die den vordefinierten Schnittbereich bilden, wobei in einer Draufsicht auf die Matrixanordnung die vordefinierten Schnittbereiche sich decken oder überlappen.
  • Gemäß einer beispielhaften Ausführungsform der Matrixanordnung von Packages ist das Verkapselungsmaterial wenigstens ein Material aus der Gruppe bestehend aus Vergussmasse; Laminat; und polymerem Material.
  • Die folgende ausführliche Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zur Veranschaulichung spezifische Details und Ausführungsformen zeigen, durch die sich vorliegende Erfindung praktisch nutzen lässt.
  • 1A und 1B stellen schematisch einen Leadframe gemäß einer beispielhaften Ausführungsform dar. Insbesondere zeigt 1A einen Leadframe 100, der eine Matrixanordnung von Chipaufnahmebereichen 101 umfasst, die Reihen oder Streifen 102 und Spalten 103 bilden. 1B, die ein Detail des Leadframes 100 darstellt, das die Chipaufnahmebereiche 101 zeigt, die vordefinierte Leads 104 an der Oberseite und Unterseite aufweisen, d.h. die Chipaufnahmebereiche einer Spalte in der Ausrichtung aus 1 verbinden. Ferner werden vordefinierte Schnittbereiche schematisch durch Linien 105 angezeigt, die die Chipaufnahmebereiche 101 einer jeden Reihe 102 trennen. Die Breite dieser vordefinierten Schnittbereiche kann im Bereich von weniger als 0,75 mm, z.B. im Bereich zwischen 0,1 mm und 0,7 mm, vorzugsweise im Bereich zwischen 0,2 mm und 0,5 mm, wie 0,3 mm, liegen wie zum Beispiel in 1B gezeigt. Dieser Bereich ist kleiner als bei üblichen Leadframe, die für Matrixanordnungen von Packages verwendet werden, die anschließend durch einen Stanzprozess vereinzelt werden. Der vordefinierte Schnittbereich 105 kreuzt oder schneidet die Verbindungsstege 106.
  • 2A bis 2C stellen schematisch ein Formpressverfahren dar. Insbesondere zeigt 2A den Leadframe 100 aus 1A in verkleinertem Maßstab, auf dem die Elektronikchips angeordnet oder montiert sind. 2B zeigt eine detaillierte Ansicht des Leadframes 100, auf dem Elektronikchips 210 angeordnet sind, die elektrisch mit dem Leadframe verbunden sind, was durch die Drähte 211 in 2B angezeigt wird. Im unteren Teil von 2B ist schematisch ein Verkapselungsmaterial 212 dargestellt, das in einer Vertiefung eines Stempels oder einer Stanze 213 angeordnet ist. Der Stempel 213 wird dann auf den Leadframe 100 gepresst, der für den Formpressvorgang auf einer Stützstruktur 214 angeordnet ist. Weiterhin werden einige Distanzstücke 215 in 2B schematisch dargestellt, die gewährleisten, dass der Leadframe und/oder die montierten Elektronikchips nicht von dem Stempel 213 beschädigt werden. Nach dem Vergießen werden vergossene Streifen 220 auf dem Leadframe 100 ausgebildet, die jeder eine Reihe oder einen Streifen von Packages umfassen, was schematisch in 2C dargestellt ist.
  • 3A und 3B stellen schematisch eine Matrixanordnung von Packages 300 dar, die einen Leadframe aus 1 nach dem Formpressvorgang umfassen. Insbesondere zeigt 3A denselben Leadframe 100 aus 2C, einschließlich der gegossenen Streifen 220 in einer größeren Ansicht, während 3B eine detaillierte Ansicht des Leadframes 100 aus 3A darstellt. Es ist zu beachten, dass die vordefinierten Leads 104 auch in 3B zu sehen sind. Ein Verkapselungsmaterial 330 ist in den 3A und 3B (und in den folgenden 4A und 4B) durch die horizontalen Linien 331, die Ränder oder Begrenzungen des Verkapselungsmaterials oder der Gussverkapselung bilden, und durch Strichelung der entsprechenden Linien des Leadframes, der unter der Gussmasse angeordnet ist, dargestellt.
  • 4A und 4B stellen schematisch die Matrixanordnung 300 aus 3 dar und veranschaulichen einen Stanzschritt. Insbesondere sind die vordefinierten Leads 104 und die Verbindungsstege 106 in 4A sichtbar, die die Chipaufnahmebereiche 101 oder Packages, die davon aus einer entsprechenden Spalte und einer entsprechenden Reihe gebildet werden, verbinden. Weiterhin zeigen die Linien 440 Linien, entlang derer ein Stanzschritt ausgeführt wird, um die vordefinierten Leads 104 einer Säule voneinander zu trennen. Es ist zu sehen, dass durch Stanzen entlang dieser Linien 440 die Leads einer Säule der Matrixanordnung von Packages elektrisch voneinander getrennt werden. 4B zeigt einen Überblick über 4A, wobei ein größerer Teil der Matrixanordnung 300 aus 4A dargestellt ist.
  • 5 stellt schematisch eine Querschnittsansicht der Matrixanordnung 300 aus 4 dar, die das Verkapselungsmaterial 330, das auf dem Leadframe 100 angeordnet ist, umfasst und einen Sägeprozess veranschaulicht. Insbesondere ist ein Sägeschritt durch einen Wasserstrahl 551 schematisch dargestellt, der das Verkapselungsmaterial 330 einer Reihe oder eines Streifens von Packages trennt. Der Sägeschritt kann jedoch durch mechanisches Sägen oder durch Lasersägen oder -schneiden durchgeführt werden. Ferner zeigt 5 zwei vordefinierte Schnittlinien 552, die in dem Verkapselungsmaterial 550 ausgebildet oder angeordnet sind und den vordefinierten Schnittbereich anzeigen. Der Abstand zwischen den zwei Schnittlinien liegt unter 0,50 mm, z.B. im Bereich zwischen 0,02 mm und 0,35 mm, spezieller im Bereich zwischen 0,05 mm und 0,25 mm, zum Beispiel 0,15 mm.
  • 6 stellt schematisch ein Ablaufdiagramm eines Vereinzelungsverfahrens 600 gemäß einer beispielhaften Ausführungsform dar. Insbesondere umfasst das Verfahren zur Vereinzelung einer Matrixanordnung von Packages 600 das Bereitstellen einer Matrixanordnung von Packages, wobei die Matrixanordnung auf einem Leadframe gebildet wird (Schritt 601). In einem anschließenden Schritt 602 werden die Leads des Leadframes durch einen Stanzprozess abgeschnitten. Weiterhin werden die Packages der Matrixanordnung von Packages durch einen Sägeprozess getrennt oder vereinzelt (Schritt 602). Somit kann ein hybrider Prozess zur Vereinzelung von Chippackages, die auf einem Leadframe gebildet werden, bereitgestellt werden, wobei die Vereinzelung in zwei Unterschritten, einem Stanzschritt und einem Sägeschritt, durchgeführt wird.
  • 7 veranschaulicht schematisch ein Verfahren zum Herstellen einer Mehrzahl von Chippackages 700. In einem ersten Schritt (Schritt 701) werden Vormontageschritte, wie Bereitstellen eines Leadframes, z.B. eines Leadframes wie in 1 dargestellt, durchgeführt. An diesen Leadframe werden Halbleiter-Dies oder Elektronikchips befestigt (Schritt 702) und elektrisch verbunden, z.B. durch Kleben (Schritt 703). Danach kann wahlweises Plasmaätzen herangezogen werden, um einen Strukturierungsprozess durchzuführen, z.B. um Leitungswege zu und von den Halbleiter-Dies (Schritt 704) zu bilden. Anschließend kann in einem nächsten optionalen Schritt ein Haftvermittler verwendet werden, um die Haftung der Vergussmasse (mold compound) zu verbessern (Schritt 705). Anschließend wird ein Formprozess, z.B. ein Formpressprozess, in Schritt 706 durchgeführt, der eine Verkapselung bildet, die die befestigten oder montierten Halbleiter-Dies umschließt. Zusätzlich können nach dem Formpressen Aushärtschritte (Schritt 707) durchgeführt werden, an die sich Entgratungs- und/oder Metallisierungsprozesse (Schritt 708) anschließen können.
  • Anschließend wird ein Stanzprozess durchgeführt (Schritt 709), der die vordefinierten Leads des Leadframes in der Weise trennt, dass Packages, die noch mechanisch in Reihen oder Spalten miteinander verbunden sind, elektrisch getrennt werden. Somit kann anschließend eine wahlweise Prüfung auf einer Streifenebene, d.h. bei Packages, die noch mechanisch verbunden sind und Streifen oder Reihen bilden, vorgenommen werden (Schritt 710). Nach der Durchführung der Prüfung können die Packages des geprüften Streifens und/oder der gesamter Streifens zusammen markiert oder gekennzeichnet werden, z.B. durch Laser oder jedes andere geeignete Markierungsverfahren (Schritt 711), um zum Beispiel Prüfergebnisse anzuzeigen. Danach werden die noch mechanisch verbundenen Packages durch einen zweiten Vereinzelungs-Unterschritt vereinzelt, der durch einen Sägeschritt, z.B. durch Laser, mechanisches Sägen oder Wasserstrahlschneiden, durchgeführt wird (Schritt 712). Anschließend können die vereinzelten Packages auf Fehler gescannt und gepackt werden.
  • Auch wenn die vorliegende Erfindung hier besonders unter Bezugnahme auf spezifische Ausführungsformen gezeigt und beschrieben worden ist, sei an dieser Stelle für Fachleute darauf hingewiesen, dass verschiedene Änderungen hinsichtlich Form und Detail vorgenommen werden können, ohne vom Wesen und Schutzbereich der Erfindung abzuweichen, die durch die beigefügten Patentansprüche definiert sind. Der Schutzbereich der Erfindung ist somit durch die beigefügten Ansprüche angegeben und es sollen deswegen alle Änderungen, die in der Bedeutung und dem Entsprechungsbereich der Ansprüche liegen, mit eingeschlossen sein.

Claims (15)

  1. Verfahren zur Vereinzelung einer Matrixanordnung von Packages, wobei das Verfahren umfasst: Bereitstellen einer Matrixanordnung von Packages, wobei die Matrixanordnung auf einem Leadframe ausgebildet wird, Schneiden vordefinierter Leads des Leadframes mittels eines Stanzprozess; und Vereinzeln der Packages der Matrixanordnung von Packages mittels eines Sägeprozess.
  2. Verfahren gemäß Anspruch 1, wobei der Stanzprozess durchgeführt wird, bevor der Sägeprozess durchgeführt wird.
  3. Verfahren gemäß Anspruch 1 oder 2, ferner umfassend: Prüfen von wenigstens einem Package der Matrixanordnung, bevor der Sägeprozess durchgeführt wird.
  4. Verfahren gemäß Anspruch 3, wobei das Prüfen für eine Mehrzahl von Packages einer Reihe der Matrixanordnung von Packages gleichzeitig durchgeführt wird.
  5. Verfahren gemäß Anspruch 3 oder 4, ferner umfassend: Markieren des wenigstens einem geprüften Package.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, ferner umfassend: Ausbilden der Matrixanordnung von Packages durch Montieren einer Mehrzahl von Elektronikchips auf den Leadframe; und Ausbilden eines Verkapselungsmaterials auf dem Leadframe durch Formpressen.
  7. Verfahren gemäß Anspruch 6, wobei das Verkapselungsmaterial als ein durchgehender Streifen auf dem Leadframe ausgebildet wird.
  8. Matrixanordnung von Packages, wobei die Matrixanordnung von Packages umfasst: einen Leadframe, der eine Mehrzahl von Chipaufnahmebereichen, die in einer Matrixanordnung, welche Reihen und Spalten aufweist, angeordnet ist, umfasst; ein Verkapselungsmaterial, das wenigstens einen Teil des Leadframes verkapselt, wobei das Verkapselungsmaterial einen vordefinierten Schnittbereich umfasst, der senkrecht zu Reihen der Matrixanordnung verläuft, wobei der vordefinierte Schnittbereich eine Breite von weniger als 0,50 mm aufweist.
  9. Matrixanordnung von Packages gemäß Anspruch 8, wobei der Leadframe vordefinierte Leads auf zwei gegenüberliegenden Seiten der Chipaufnahmebereiche umfasst, wobei die vordefinierten Leads die Chipaufnahmebereiche einer Spalte verbinden.
  10. Matrixanordnung von Packages gemäß Anspruch 8 oder 9, wobei die vordefinierten Leads voneinander getrennt sind und Verbindungsstege des Leadframes Chipaufnahmebereiche einer Reihe verbinden.
  11. Matrixanordnung von Packages gemäß einem der Ansprüche 8 bis 10, wobei Verbindungsstege des Leadframes entlang des vordefinierten Schnittbereichs geschnitten sind.
  12. Matrixanordnung von Packages von Packages gemäß einem der Ansprüche 8 bis 11, wobei das Verkapselungsmaterial und der Leadframe entlang derselben Schnittkanten geschnitten sind.
  13. Matrixanordnung von Packages von Packages gemäß einem der Ansprüche 8 bis 12, wobei der vordefinierte Schnittbereich des Verkapselungsmaterials mittels vordefinierter Schnittlinien ausgebildet ist und der Leadframe vordefinierte Schnittlinien umfasst, die mit den vordefinierten Schnittlinien des Verkapselungsmaterials zusammenfallen.
  14. Matrixanordnung von Packages von Packages gemäß einem der Ansprüche 8 bis 13, wobei das Verkapselungsmaterial wenigstens ein Material ist aus der Gruppe bestehend aus: Vergussmasse; Laminat; und polymerbasiertes Material.
  15. Verfahren zur Herstellung einer Mehrzahl von Chippackages, wobei das Verfahren umfasst: Bereitstellen eines Leadframes, der eine Mehrzahl von Chipaufnahmebereichen umfasst; Montieren von wenigstens einem Elektronikchip auf jeden der Mehrzahl von Chipaufnahmebereichen; Bilden einer Mehrzahl von Packages durch Aufformen eines Verkapselungsmaterials auf die montierten Elektronikchips; Schneiden vordefinierter Leads des Leadframes durch einen Stanzprozess; und Vereinzeln der Mehrzahl von Packages durch einen Sägeprozess.
DE102015107232.7A 2014-05-08 2015-05-08 Verfahren zur Vereinzelung von Packages und Leadframe Ceased DE102015107232A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/272,568 2014-05-08
US14/272,568 US20150325503A1 (en) 2014-05-08 2014-05-08 Method of singularizing packages and leadframe

Publications (1)

Publication Number Publication Date
DE102015107232A1 true DE102015107232A1 (de) 2015-11-12

Family

ID=54336741

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015107232.7A Ceased DE102015107232A1 (de) 2014-05-08 2015-05-08 Verfahren zur Vereinzelung von Packages und Leadframe

Country Status (3)

Country Link
US (1) US20150325503A1 (de)
CN (1) CN105097755A (de)
DE (1) DE102015107232A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111326424A (zh) * 2018-12-14 2020-06-23 无锡华润矽科微电子有限公司 Qfn框架的布置及封装生产方法
DE102020101098B4 (de) 2020-01-17 2022-05-12 Infineon Technologies Ag Leadframe, gekapseltes Package mit gestanzter Leitung und gesägten Seitenflanken, und entsprechendes Herstellungsverfahren
CN112185707A (zh) * 2020-11-06 2021-01-05 株洲宏达电子股份有限公司 一种片式钽电容器的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6525405B1 (en) * 2000-03-30 2003-02-25 Alphatec Holding Company Limited Leadless semiconductor product packaging apparatus having a window lid and method for packaging
US7051427B2 (en) * 2000-09-29 2006-05-30 Texas Instruments Incorporated Integrated circuit trimming device broken die sensor
SG112799A1 (en) * 2000-10-09 2005-07-28 St Assembly Test Services Ltd Leaded semiconductor packages and method of trimming and singulating such packages
US6686258B2 (en) * 2000-11-02 2004-02-03 St Assembly Test Services Ltd. Method of trimming and singulating leaded semiconductor packages
US6783316B2 (en) * 2001-06-26 2004-08-31 Asm Assembly Automation Limited Apparatus and method for testing semiconductor devices
US6717822B1 (en) * 2002-09-20 2004-04-06 Amkor Technology, Inc. Lead-frame method and circuit module assembly including edge stiffener
US6858470B1 (en) * 2003-10-08 2005-02-22 St Assembly Test Services Ltd. Method for fabricating semiconductor packages, and leadframe assemblies for the fabrication thereof
US7125747B2 (en) * 2004-06-23 2006-10-24 Advanced Semiconductor Engineering, Inc. Process for manufacturing leadless semiconductor packages including an electrical test in a matrix of a leadless leadframe
JP5322817B2 (ja) * 2009-07-17 2013-10-23 富士フイルム株式会社 ３次元画像撮像装置及び３次元画像表示方法
US7943424B1 (en) * 2009-11-30 2011-05-17 Alpha & Omega Semiconductor Incorporated Encapsulation method for packaging semiconductor components with external leads

Also Published As

Publication number Publication date
CN105097755A (zh) 2015-11-25
US20150325503A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
DE102007014389B4 (de) Ein Verfahren zum Erzeugen einer Mehrzahl von Halbleiterbauteilen
DE2931449C2 (de)
DE102011056706B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Anordnung und optoelektronisches Halbleiterbauteil
DE19712551B4 (de) Zuleitungsrahmen und darauf angewendetes Herstellungsverfahren für Halbleitergehäuse in Chipgröße
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
DE102015114292A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
DE102014116379B4 (de) Leiterrahmenstreifen und verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE102015110859B4 (de) Vergrößerte Kontaktfläche für das Testen von Leiterrahmenstreifen
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
US9363901B2 (en) Making a plurality of integrated circuit packages
DE102020101098B4 (de) Leadframe, gekapseltes Package mit gestanzter Leitung und gesägten Seitenflanken, und entsprechendes Herstellungsverfahren
DE102011056708A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Leiterrahmenverbund und optoelektronisches Halbleiterbauteil
DE102012104882B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und damit hergestelltes optoelektronisches Halbleiterbauteil
DE102013020973A1 (de) Ein QFN mit benetzbarer Flanke
DE102017129924B4 (de) Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102015107232A1 (de) Verfahren zur Vereinzelung von Packages und Leadframe
DE112006003664B4 (de) Herstellung eines QFN-Gehäuses für eine integrierte Schaltung und damit hergestelltes QFN-Gehäuse und Verwendung eines Leiterrahmens dabei
DE102015118631B4 (de) Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend
DE112016000307B4 (de) Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102014116526B4 (de) Verfahren zur elektrischen Isolierung von Leitungen eines Leadframestreifens
DE102021129753A1 (de) Halbleiter-Packages und Verfahren zum Herstellen derselben
DE102020117341A1 (de) Gehäuse-leiter-design mit rillen für verbesserte dammbalkentrennung
DE102021004212A1 (de) Leiterrahmenbasiertes Halbleitergehäuse
CN107919339B (zh) 具有高密度引线阵列的半导体装置及引线框架

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final