CN105206546A - 覆晶芯片失效分析方法及电性定位中检测样品的制备方法 - Google Patents
覆晶芯片失效分析方法及电性定位中检测样品的制备方法 Download PDFInfo
- Publication number
- CN105206546A CN105206546A CN201510572283.1A CN201510572283A CN105206546A CN 105206546 A CN105206546 A CN 105206546A CN 201510572283 A CN201510572283 A CN 201510572283A CN 105206546 A CN105206546 A CN 105206546A
- Authority
- CN
- China
- Prior art keywords
- metal level
- nude film
- layer
- failure analysis
- interest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Sampling And Sample Adjustment (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种覆晶芯片失效分析方法及电性定位中检测样品的制备方法，所述制备方法包括：提供待测的覆晶芯片，包括封装基底与制备于封装基底上的裸片，裸片的外部覆盖有塑封体，裸片与封装基底之间连接有金凸块，封装基底的底部焊接有锡球；研磨裸片外部的塑封体直至裸露出裸片的晶背；将裸片的背面结合到一玻璃基板上，玻璃基板上设有导电片；用封装绑线将玻璃基板上的导电片与封装基底底部的锡球电性连接，以得到检测样品。本发明覆晶芯片失效分析检测样品的制备方法，通过研磨掉裸片的背面的塑封体，再将裸片的背面结合在玻璃基板上进行失效分析，不必腐蚀塑封体以及分离封装基底与裸片，从而避免了取裸片的过程中金凸块被腐蚀的可能性。
Description
技术领域
本发明涉及半导体技术领域，尤其是指一种覆晶芯片失效分析方法及电性定位中检测样品的制备方法。
背景技术
由于半导体工艺的飞速发展，国内外高阶28nm甚至更小工艺的芯片已广泛推广应用。一般的封装形式已经不能满足芯片传输速率的要求，倒封装技术的出现解决了这一问题。目前倒封装的芯片已经广泛的应用在各个领域，且未来C4封装等先进封装将成为主流。
因倒封装芯片的金属层数通常比较多，且正面有锡球存在。故通常亮点可能会被金属和锡球挡住，从而无法准确的定位到异常的亮点。结合图1～图3所示，图1～图3是现有技术中覆晶芯片失效分析电性定位中检测样品的制备方法的步骤分解图。如图1所示，芯片90包括封装基底(Substrate)91与制备于封装基底91上的裸片(die)92，裸片92的外部覆盖有塑封体93，裸片92与基底91之间连接有金凸块(bump)94，封装基底91的底部设有锡球95。如图2所示，目前的方法为：先用研磨法研磨掉锡球95和2/3的封装基底91，再用酸溶液去掉92外部的塑封体93和将裸片92与1/3的封装基底91分离，将芯片90取裸片92，然后将裸片92的背面通过透明的胶体(红胶)黏贴在透明的玻璃基板96上，最后通过封装绑线97连接玻璃基板96上的导电片98以及裸片92上的金凸块94，从裸片的背面进行电性的亮点定位，根据异常点进行后续的物理去层失效分析，但是此方法的缺点为取裸片的过程中金凸块有可能会被酸过腐蚀从而导致无法通过封装再绑线出来，进而影响后续的电性亮点定位失效分析。
发明内容
有鉴于上述问题，本发明提供了一种覆晶芯片失效分析电性定位中检测样品的制备方法，包括：
提供待测的覆晶芯片，所述覆晶芯片包括封装基底与制备于所述封装基底上的裸片，所述裸片的外部覆盖有塑封体，所述裸片与所述封装基底之间连接有金凸块，所述封装基底的底部焊接有锡球；
研磨所述裸片外部的所述塑封体直至裸露出所述裸片的晶背；
将所述裸片的背面结合到一玻璃基板上，所述玻璃基板上设有导电片；
用封装绑线将所述玻璃基板上的导电片与所述封装基底底部的锡球电性连接，以得到检测样品。
本发明覆晶芯片失效分析电性定位中检测样品的制备方法，通过研磨掉裸片的背面的塑封体，再将裸片的背面结合在玻璃基板上得到检测样品以供进行电性亮点定位失效分析，不必腐蚀塑封体以及分离封装基底与裸片，从而避免了取裸片的过程中金凸块被腐蚀的可能性。
本发明覆晶芯片失效分析电性定位中检测样品的制备方法的进一步改进在于，研磨所述塑封体直至裸露出所述裸片的晶背，包括：
对所述塑封体进行粗磨，研磨掉所述裸片外部的所述塑封体的三分之二部分；
对所述塑封体进行细磨，研磨所述塑封体剩下的三分之一部分直至裸露出所述裸片的晶背；
对所述裸片的晶背进行抛光。
本发明覆晶芯片失效分析电性定位中检测样品的制备方法的进一步改进在于，对所述塑封体进行粗磨时，采用P800砂纸研磨掉所述裸片外部的所述塑封体的三分之二部分。
本发明覆晶芯片失效分析电性定位中检测样品的制备方法的进一步改进在于，对所述塑封体进行细磨时，采用P1200砂纸研磨所述塑封体剩下的三分之一部分直至裸露出所述裸片的晶背。
本发明覆晶芯片失效分析电性定位中检测样品的制备方法的进一步改进在于，采用P4000砂纸对所述裸片的晶背进行抛光。
本发明还提供了一种覆晶芯片失效分析方法，包括：
制作用于进行失效分析的检测样品；
从所述检测样品的背面进行亮点定位；
在所述检测样品上确定待进行物理去层的关注区域，采用物理去层法，根据亮点定位中出现的异常点对所述关注区域内的所述检测样品进行物理去层分析；
其中，制作用于进行失效分析的检测样品，进一步包括：
提供待测的覆晶芯片，所述覆晶芯片包括封装基底与制备于所述封装基底上的裸片，所述裸片的外部覆盖有塑封体，所述裸片与所述封装基底之间连接有金凸块，所述封装基底的底部焊接有锡球；
研磨所述裸片外部的所述塑封体直至裸露出所述裸片的晶背；
将所述裸片的背面结合到一玻璃基板上，所述玻璃基板上设有导电片；
用封装绑线将所述玻璃基板上的导电片与所述封装基底底部的锡球电性连接，以得到检测样品。
本发明的覆晶芯片失效分析方法，制作检测样品时，通过研磨掉裸片的背面的塑封体，再将裸片的背面结合在玻璃基板上得到检测样品以供进行电性亮点定位失效分析，不必腐蚀塑封体以及分离封装基底与裸片，从而避免了取裸片的过程中金凸块被腐蚀的可能性。
本发明覆晶芯片失效分析方法的进一步改进在于，所述裸片包括自下而上制备于衬底上的第一金属层、第二金属层、……、第N-2金属层、第N-1金属层以及第N金属层，其中，8≤N≤10；
所述物理去层法，包括：自上而下依次刻蚀所述第N金属层、所述第N-1金属层、所述第N-2金属层、……、所述第二金属层以及所述第一金属层；
其中，刻蚀所述第N-1金属层，包括：
采用BOE刻蚀剂刻蚀所述关注区域内的所述第N-1金属层上的氧化层2分钟；
采用反应离子刻蚀法刻蚀所述第N-1金属层上的氧化层30秒至所述关注区域内的所述第N-1金属层露出金属铜；
研磨所述金属铜至所述关注区域内的所述第N-1金属层完全去除。
本发明覆晶芯片失效分析方法的进一步改进在于，刻蚀所述第N金属层，包括：
采用反应离子刻蚀法刻蚀所述第N金属层上的钝化层至所述关注区域内的所述第N金属层露出金属铝；
采用第一刻蚀剂刻蚀所述金属铝至所述关注区域内的所述第N金属层完全去除。
本发明覆晶芯片失效分析方法的进一步改进在于，刻蚀所述第N-2金属层，包括：
采用BOE刻蚀剂刻蚀所述关注区域内的所述第N-2金属层上的氧化层1分钟；
采用反应离子刻蚀法刻蚀所述第N-2金属层上的氧化层15秒至所述关注区域内的所述第N-2金属层露出金属铜；
研磨所述金属铜至所述关注区域内的所述第N-2金属层完全去除。
本发明覆晶芯片失效分析方法的进一步改进在于，所述第一金属层下方制备有氮化钽层，刻蚀所述第一金属层，包括：
采用第二刻蚀剂刻蚀所述第一金属层至所述关注区域内的所述第一金属层下方的氮化坦层露出；
研磨所述第一金属层下方的氮化坦层至所述关注区域内的所述第一金属层下方的氮化坦层完全去除。
附图说明
图1～图3是现有技术中覆晶芯片失效分析电性定位中检测样品的制备方法的步骤分解图。
图4是本发明覆晶芯片失效分析电性定位中检测样品的制备方法的流程图。
图5～图7是本发明覆晶芯片失效分析电性定位中检测样品的制备方法的步骤分解图。
图8是本发明覆晶芯片失效分析电性定位中检测样品的制备方法中研磨掉裸片的背面的塑封体的流程图。
图9是本发明覆晶芯片失效分析方法的流程图。
图10是本发明覆晶芯片失效分析方法中的物理去层法中刻蚀第N金属层的具体流程图。
图11是本发明覆晶芯片失效分析方法中的物理去层法中刻蚀第N-1金属层的具体流程图。
图12是本发明覆晶芯片失效分析方法中的物理去层法中刻蚀第N-2金属层的具体流程图。
图13是本发明覆晶芯片失效分析方法中的物理去层法中刻蚀第一金属层的具体流程图。
图14～图16是本发明覆晶芯片失效分析方法的较佳实施例中物理去层法刻蚀第十金属层至第八金属层的步骤分解图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
配合参看图4～图7所示，图4是覆晶芯片失效分析电性定位中检测样品的制备方法的流程图。图5～图7是本发明覆晶芯片失效分析电性定位中检测样品的制备方法的步骤分解图。本发明覆晶芯片失效分析检测样品的制备方法，包括：
步骤S101：结合图5所示，提供待测的覆晶芯片10，覆晶芯片10包括封装基底11与制备于封装基底11上的裸片12，裸片12的外部覆盖有塑封体13，裸片12与封装基底11之间连接有金凸块14，封装基底11的底部焊接有锡球15。封装基底11优选为PCB板。
步骤S102：结合图6所示，研磨裸片12外部的塑封体13直至裸露出裸片12的晶背。
步骤S103：结合图7所示，将裸片12的背面结合到一玻璃基板16上，玻璃基板16上设有导电片17。玻璃基板16优选为PCB板。其中，裸片12是通过一种特殊的透明胶体(红胶)涂抹在裸片12的背面，黏贴到透明的玻璃基板16上，从而与玻璃基板16结合的。
步骤S104：用封装绑线18将玻璃基板16上的导电片17与封装基底11底部的锡球15电性连接，以得到检测样品。
配合参阅图8所示，图8是覆晶芯片失效分析电性定位中检测样品的制备方法中研磨掉裸片的背面的塑封体的流程图。具体地，在上述步骤S102中，研磨裸片12外部的塑封体13直至裸露出裸片12的晶背，包括：
步骤S201：对塑封体13进行粗磨，研磨掉裸片12外部的塑封体13的三分之二部分。优选地，采用P800砂纸研磨掉裸片12外部的塑封体13的三分之二部分。
步骤S202：对塑封体13进行细磨，研磨塑封体13剩下的三分之一部分直至裸露出裸片12的晶背。优选地，采用P1200砂纸研磨塑封体13剩下的三分之一部分直至裸露出裸片12的晶背。
步骤S203：对裸片12的晶背进行抛光。优选地，采用P4000砂纸对裸片12的晶背进行抛光。
本发明覆晶芯片失效分析电性定位中检测样品的制备方法，通过研磨掉裸片的背面的塑封体，再将裸片的背面结合在玻璃基板上得到检测样品以供进行电性亮点定位失效分析，不必腐蚀塑封体以及分离封装基底与裸片，从而避免了取裸片的过程中金凸块被腐蚀的可能性。
参阅图9所示，图9是本发明覆晶芯片失效分析方法的流程图。本发明覆晶芯片失效分析方法，包括：
步骤S301：制作用于进行失效分析的检测样品。
步骤S301：从所述检测样品的背面进行亮点定位。
步骤S301：在所述检测样品上确定待进行物理去层的关注区域，采用物理去层法，根据亮点定位中出现的异常点对所述关注区域内的所述检测样品进行物理去层分析。
其中，制作用于进行失效分析的检测样品，进一步包括：
步骤1：提供待测的覆晶芯片，所述覆晶芯片包括封装基底与制备于所述封装基底上的裸片，所述裸片的外部覆盖有塑封体，所述裸片与所述封装基底之间连接有金凸块，所述封装基底的底部焊接有锡球。封装基底优选为PCB板。
步骤2：研磨所述裸片外部的所述塑封体直至裸露出所述裸片的晶背。
步骤3：将所述裸片的背面结合到一玻璃基板上，所述玻璃基板上设有导电片。玻璃基板优选为PCB板。其中，所述裸片是通过一种特殊的透明胶体(红胶)涂抹在所述裸片的背面，黏贴到透明的玻璃基板上，从而与所述玻璃基板结合的。
步骤4：用封装绑线将所述玻璃基板上的导电片与所述封装基底底部的锡球电性连接，以得到检测样品。
在上述步骤2中，研磨所述裸片外部的所述塑封体直至裸露出所述裸片的晶背，包括：
步骤21：对所述塑封体进行粗磨，研磨掉所述裸片外部的所述塑封体的三分之二部分。优选地，采用P800砂纸研磨掉所述裸片外部的所述塑封体的三分之二部分。
步骤22：对所述塑封体进行细磨，研磨所述塑封体剩下的三分之一部分直至裸露出所述裸片的晶背。优选地，采用P1200砂纸研磨所述塑封体剩下的三分之一部分直至裸露出所述裸片的晶背。
步骤23：对所述裸片的晶背进行抛光。优选地，采用P4000砂纸对所述裸片的晶背进行抛光。
本发明的覆晶芯片失效分析方法，制作检测样品时，通过研磨掉裸片的背面的塑封体，再将裸片的背面结合在玻璃基板上得到检测样品以供进行电性亮点定位失效分析，不必腐蚀塑封体以及分离封装基底与裸片，从而避免了取裸片的过程中金凸块被腐蚀的可能性。
进一步地，所述裸片包括自下而上制备于衬底上的第一金属层、第二金属层、……、第N-2金属层、第N-1金属层以及第N金属层，其中，8≤N≤10；所述物理去层法，包括：自上而下依次刻蚀所述第N金属层、所述第N-1金属层、所述第N-2金属层、……、所述第二金属层以及所述第一金属层；
配合参阅图10所示，图10是本发明覆晶芯片失效分析方法中的物理去层法中刻蚀第N金属层的具体流程图。其中，刻蚀所述第N金属层，包括：
步骤S401：采用反应离子刻蚀法刻蚀所述第N金属层上的钝化层至所述关注区域内的所述第N金属层露出金属铝。优选地，采用反应离子刻蚀法刻蚀所述第N金属层上的钝化层至所述关注区域内的所述第N金属层露出金属铜的刻蚀时间为3分钟。
步骤S402：采用第一刻蚀剂刻蚀所述金属铝至所述关注区域内的所述第N金属层完全去除。优选地，所述第一刻蚀剂为氢氧化钠溶液。
配合参阅图11所示，图11是本发明覆晶芯片失效分析方法中的物理去层法中刻蚀第N-1金属层的具体流程图。其中，刻蚀所述第N-1金属层，包括：
步骤S501：采用BOE刻蚀剂以第一刻蚀时间刻蚀所述关注区域内的所述第N-1金属层上的氧化层。其中，BOE(BufferedOxideEtch)刻蚀剂即是HF溶液与NH4F溶液依不同比例混合而成。
步骤S502：采用反应离子刻蚀法以第二刻蚀时间刻蚀所述第N-1金属层上的氧化层至所述关注区域内的所述第N-1金属层露出金属铜。优选地，所述第N-1金属层上的氧化层的厚度是600nm～700nm，所述第一刻蚀时间为2分钟，所述第二刻蚀时间为30秒。
步骤S503：研磨所述金属铜至所述关注区域内的所述第N-1金属层完全去除。
配合参阅图12所示，图12是本发明覆晶芯片失效分析方法中的物理去层法中刻蚀第N-2金属层的具体流程图。其中，刻蚀所述第N-2金属层，包括：
步骤S601：采用BOE刻蚀剂以第三刻蚀时间刻蚀所述关注区域内的所述第N-2金属层上的氧化层。
步骤S602：采用反应离子刻蚀法以第四刻蚀时间刻蚀所述第N-2金属层上的氧化层至所述关注区域内的所述第N-2金属层露出金属铜。优选地，所述第N-2金属层上的氧化层的厚度是400nm～500nm，所述第三刻蚀时间为1分钟，所述第四刻蚀时间为15秒。
步骤S603：研磨所述金属铜至所述关注区域内的所述第N-2金属层完全去除。
配合参阅图13所示，图13是本发明覆晶芯片失效分析方法中的物理去层法中刻蚀第一金属层的具体流程图。其中，所述第一金属层下方制备有氮化钽层，刻蚀所述第一金属层，包括：
步骤S701：采用第二刻蚀剂刻蚀所述第一金属层至所述关注区域内的所述第一金属层下方的氮化坦层露出。优选地，所述第二刻蚀剂为稀硝酸溶液。
步骤S702：研磨所述第一金属层下方的氮化坦层至所述关注区域内的所述第一金属层下方的氮化坦层完全去除。
特别地，其他各层金属层均采用研磨法去除即可。优选地，各层金属层的上方与下方均制备有氮化钽层和氧化层，各层金属层的上方的氮化钽层可以通过反应离子刻蚀法进行去除，各层金属层的下方的氮化钽层可以通过研磨法进行去除。
本发明覆晶芯片失效分析方法中的物理去层法，由于覆晶芯片制程的每一层氧化层和金属层都比较薄的原因，因此本发明在采用反应离子刻蚀法进行刻蚀之前，先采用BOE刻蚀剂刻蚀掉一部分氧化层，进而减少采用反应离子刻蚀法(即干法刻蚀)进行刻蚀的时间，可以控制使覆晶芯片的关注区域平整，而且不容易破坏到下一层的金属。
以下通过本发明的一个较佳实施例，对本发明覆晶芯片失效分析方法中的物理去层法进行详细的介绍。在该较佳实施例中，以28nm芯片包括10层金属层为例。结合图14～图16，图14～图16是本发明覆晶芯片失效分析方法的较佳实施例中物理去层法刻蚀第十金属层至第八金属层的步骤分解图。在该较佳实施例中，裸片12包括自下而上制备于衬底50上的第一金属层M1、第二金属层M2、第三金属层M3、第四金属层M4、第五金属层M5、第六金属层M6、第七金属层M7、第八金属层M8、第九金属层M9以及第十金属层M10。第一金属层M1、第二金属层M2、第三金属层M3、第四金属层M4、第五金属层M5、第六金属层M6、第七金属层M7、第八金属层M8、第九金属层M9以及第十金属层M10之间通过金属连接孔20而保持相互电性连接，第一金属层M1、第二金属层M2、第三金属层M3、第四金属层M4、第五金属层M5、第六金属层M6、第七金属层M7、第八金属层M8、第九金属层M9以及第十金属层M10之间的其他区域均填充有氧化层30。所述物理去层法，包括：自上而下依次刻蚀第十金属层M10、第九金属层M9、第八金属层M8、第七金属层M7、第六金属层M6、第五金属层M5、第四金属层M4、第三金属层M3、第二金属层M2以及第一金属层M1；
其中，刻蚀第十金属层M10的刻蚀法H1，包括：
步骤H11：采用反应离子刻蚀法刻蚀第十金属层M10上的钝化层至所述关注区域内的第十金属层M10露出金属铝。优选地，采用反应离子刻蚀法刻蚀第十金属层M10上的钝化层至所述关注区域内的第十金属层M10露出金属铝的刻蚀时间为3分钟。
步骤H12：采用第一刻蚀剂刻蚀所述金属铝至所述关注区域内的第十金属层M10完全去除。优选地，所述第一刻蚀剂为氢氧化钠溶液。
其中，刻蚀第九金属层M9的刻蚀法H2，包括：
步骤H21：采用BOE刻蚀剂以第一刻蚀时间刻蚀所述关注区域内的第九金属层M9上的氧化层。
步骤H22：采用反应离子刻蚀法以第二刻蚀时间刻蚀第九金属层M9上的氧化层至所述关注区域内的第九金属层M9露出金属铜。优选地，第九金属层M9上的氧化层的厚度是600nm～700nm，所述第一刻蚀时间为2分钟，所述第二刻蚀时间为30秒。
步骤H23：研磨所述金属铜至所述关注区域内的第九金属层M9完全去除。
其中，刻蚀第八金属层M8的刻蚀法H3，包括：
步骤H31：采用BOE刻蚀剂以第三刻蚀时间刻蚀所述关注区域内的第八金属层M8上的氧化层。
步骤H32：采用反应离子刻蚀法以第四刻蚀时间刻蚀第八金属层M8上的氧化层至所述关注区域内的第八金属层M8露出金属铜。优选地，第八金属层M8上的氧化层的厚度是400nm～500nm，所述第三刻蚀时间为1分钟，所述第四刻蚀时间为15秒。
步骤H33：研磨所述金属铜至所述关注区域内的第八金属层M8完全去除。
其中，第一金属层M1下方制备有氮化钽层40，刻蚀第一金属层M1的刻蚀法H4，包括：
步骤H41：采用第二刻蚀剂刻蚀第一金属层M1至所述关注区域内的第一金属层M1下方的氮化坦层40露出。优选地，所述第二刻蚀剂为稀硝酸溶液。
步骤H42：研磨第一金属层M1下方的氮化坦层40至所述关注区域内的第一金属层M1下方的氮化坦层40完全去除。
其他各层金属层均采用研磨法去除即可。优选地，各层金属层的下方均制备有氮化钽层和氧化层，各层金属层的上方的氮化钽层可以通过反应离子刻蚀法进行去除，各层金属层的下方的氮化钽层可以通过研磨法进行去除。
结合图14～图16所示，在该较佳实施例中，去除第十金属层至第八金属层时，首先采用刻蚀法H1将第十金属层M10去除；再采用刻蚀法H2将第九金属层M9去除；然后再采用刻蚀法H3将第八金属层M8去除，由于28nm芯片制程的每一层氧化层和金属层都比较薄的原因，因此本发明在采用反应离子刻蚀法进行刻蚀之前，先采用BOE刻蚀剂刻蚀掉一部分氧化层，进而减少采用反应离子刻蚀法(即干法刻蚀)进行刻蚀的时间，可以控制使芯片的关注区域平整，而且不容易破坏到下一层的金属；第七金属层M7至第二金属层M2均采用研磨法去除即可；最后采用刻蚀法H4刻蚀第一金属层M1。就完成了覆晶芯片失效分析中的物理去层处理。
以上所述仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案范围内。
Claims (10)
1.一种覆晶芯片失效分析电性定位中检测样品的制备方法，其特征在于，包括：
提供待测的覆晶芯片，所述覆晶芯片包括封装基底与制备于所述封装基底上的裸片，所述裸片的外部覆盖有塑封体，所述裸片与所述封装基底之间连接有金凸块，所述封装基底的底部焊接有锡球；
研磨所述裸片外部的所述塑封体直至裸露出所述裸片的晶背；
将所述裸片的背面结合到一玻璃基板上，所述玻璃基板上设有导电片；
用封装绑线将所述玻璃基板上的导电片与所述封装基底底部的锡球电性连接，以得到检测样品。
2.如权利要求1所述的覆晶芯片失效分析电性定位中检测样品的制备方法，其特征在于，研磨所述塑封体直至裸露出所述裸片的晶背，包括：
对所述塑封体进行粗磨，研磨掉所述裸片外部的所述塑封体的三分之二部分；
对所述塑封体进行细磨，研磨所述塑封体剩下的三分之一部分直至裸露出所述裸片的晶背；
对所述裸片的晶背进行抛光。
3.如权利要求2所述的覆晶芯片失效分析电性定位中检测样品的制备方法，其特征在于，对所述塑封体进行粗磨时，采用P800砂纸研磨掉所述裸片外部的所述塑封体的三分之二部分。
4.如权利要求2所述的覆晶芯片失效分析电性定位中检测样品的制备方法，其特征在于，对所述塑封体进行细磨时，采用P1200砂纸研磨所述塑封体剩下的三分之一部分直至裸露出所述裸片的晶背。
5.如权利要求2所述的覆晶芯片失效分析电性定位中检测样品的制备方法，其特征在于，采用P4000砂纸对所述裸片的晶背进行抛光。
6.一种覆晶芯片失效分析方法，其特征在于，包括：
制作用于进行失效分析的检测样品；
从所述检测样品的背面进行亮点定位；
在所述检测样品上确定待进行物理去层的关注区域，采用物理去层法，根据亮点定位中出现的异常点对所述关注区域内的所述检测样品进行物理去层分析；
其中，制作用于进行失效分析的检测样品，进一步包括：
提供待测的覆晶芯片，所述覆晶芯片包括封装基底与制备于所述封装基底上的裸片，所述裸片的外部覆盖有塑封体，所述裸片与所述封装基底之间连接有金凸块，所述封装基底的底部焊接有锡球；
研磨所述裸片外部的所述塑封体直至裸露出所述裸片的晶背；
将所述裸片的背面结合到一玻璃基板上，所述玻璃基板上设有导电片；
用封装绑线将所述玻璃基板上的导电片与所述封装基底底部的锡球电性连接，以得到检测样品。
7.如权利要求6所述的覆晶芯片失效分析方法，其特征在于，所述裸片包括自下而上制备于衬底上的第一金属层、第二金属层、……、第N-2金属层、第N-1金属层以及第N金属层，其中，8≤N≤10；
所述物理去层法，包括：自上而下依次刻蚀所述第N金属层、所述第N-1金属层、所述第N-2金属层、……、所述第二金属层以及所述第一金属层；
其中，刻蚀所述第N-1金属层，包括：
采用BOE刻蚀剂刻蚀所述关注区域内的所述第N-1金属层上的氧化层2分钟；
采用反应离子刻蚀法刻蚀所述第N-1金属层上的氧化层30秒至所述关注区域内的所述第N-1金属层露出金属铜；
研磨所述金属铜至所述关注区域内的所述第N-1金属层完全去除。
8.如权利要求7所述的覆晶芯片失效分析方法，其特征在于，刻蚀所述第N金属层，包括：
采用反应离子刻蚀法刻蚀所述第N金属层上的钝化层至所述关注区域内的所述第N金属层露出金属铝；
采用第一刻蚀剂刻蚀所述金属铝至所述关注区域内的所述第N金属层完全去除。
9.如权利要求7所述的覆晶芯片失效分析方法，其特征在于，刻蚀所述第N-2金属层，包括：
采用BOE刻蚀剂刻蚀所述关注区域内的所述第N-2金属层上的氧化层1分钟；
采用反应离子刻蚀法刻蚀所述第N-2金属层上的氧化层15秒至所述关注区域内的所述第N-2金属层露出金属铜；
研磨所述金属铜至所述关注区域内的所述第N-2金属层完全去除。
10.如权利要求7所述的覆晶芯片失效分析方法，其特征在于，所述第一金属层下方制备有氮化钽层，刻蚀所述第一金属层，包括：
采用第二刻蚀剂刻蚀所述第一金属层至所述关注区域内的所述第一金属层下方的氮化坦层露出；
研磨所述第一金属层下方的氮化坦层至所述关注区域内的所述第一金属层下方的氮化坦层完全去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510572283.1A CN105206546B (zh) | 2015-09-10 | 2015-09-10 | 覆晶芯片失效分析方法及电性定位中检测样品的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510572283.1A CN105206546B (zh) | 2015-09-10 | 2015-09-10 | 覆晶芯片失效分析方法及电性定位中检测样品的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105206546A true CN105206546A (zh) | 2015-12-30 |
| CN105206546B CN105206546B (zh) | 2017-11-21 |
Family
ID=54954136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510572283.1A Active CN105206546B (zh) | 2015-09-10 | 2015-09-10 | 覆晶芯片失效分析方法及电性定位中检测样品的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105206546B (zh) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105699875A (zh) * | 2016-01-15 | 2016-06-22 | 工业和信息化部电子第五研究所 | 多层铜互连布线结构的检测方法 |
| CN106356312A (zh) * | 2016-09-12 | 2017-01-25 | 武汉新芯集成电路制造有限公司 | 对封装芯片进行测试及失效分析的方法 |
| CN107894359A (zh) * | 2017-12-13 | 2018-04-10 | 武汉电信器件有限公司 | 激光器芯片失效定位分析样品制备方法及中间件 |
| CN108436604A (zh) * | 2018-04-23 | 2018-08-24 | 宜特(上海)检测技术有限公司 | 应用于低介电材质覆晶芯片的防脱层研磨方法 |
| CN108493123A (zh) * | 2018-04-11 | 2018-09-04 | 宜特(上海)检测技术有限公司 | 覆晶芯片取裸片的制备方法及失效分析方法 |
| CN109148287A (zh) * | 2018-08-14 | 2019-01-04 | 苏州芯联成软件有限公司 | 一种高阶芯片反向去层方法 |
| CN111430219A (zh) * | 2019-06-27 | 2020-07-17 | 合肥晶合集成电路有限公司 | 金属线的去层方法以及器件缺陷检测方法 |
| CN111613524A (zh) * | 2020-05-21 | 2020-09-01 | 深圳宜特检测技术有限公司 | 一种封装晶背研磨结构及研磨方法 |
| CN111653497A (zh) * | 2020-06-12 | 2020-09-11 | 长江存储科技有限责任公司 | 一种测试结构及测试方法 |
| CN112735968A (zh) * | 2021-04-01 | 2021-04-30 | 苏州日月新半导体有限公司 | 新型集成电路失效分析检测方法 |
| CN112969931A (zh) * | 2018-10-31 | 2021-06-15 | 采埃孚股份公司 | 传感器组件 |
| CN113075522A (zh) * | 2021-03-22 | 2021-07-06 | 苏试宜特(上海)检测技术有限公司 | GaAs芯片失效分析样品及制备方法 |
| CN113511628A (zh) * | 2021-08-10 | 2021-10-19 | 华天科技（西安）有限公司 | 一种基于研磨工艺mems产品的制作方法 |
| CN114486439A (zh) * | 2022-01-27 | 2022-05-13 | 上海季丰电子股份有限公司 | 背照式cmos传感器中取晶粒的方法和应用 |
| CN115639460A (zh) * | 2022-12-22 | 2023-01-24 | 北京紫光芯能科技有限公司 | 一种芯片失效分析方法及装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1108808A (zh) * | 1994-02-22 | 1995-09-20 | 国际商业机器公司 | 从塑料封装组件中恢复半导体裸芯片的方法 |
| KR20000027923A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 반도체 소자의 층간 절연막 형성 방법 |
| US6395580B1 (en) * | 1999-11-29 | 2002-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside failure analysis for BGA package |
| US6444544B1 (en) * | 2000-08-01 | 2002-09-03 | Taiwan Semiconductor Manufacturing Company | Method of forming an aluminum protection guard structure for a copper metal structure |
| US6521479B1 (en) * | 2001-12-28 | 2003-02-18 | Texas Instruments Incorporated | Repackaging semiconductor IC devices for failure analysis |
| CN102522319A (zh) * | 2012-01-05 | 2012-06-27 | 航天科工防御技术研究试验中心 | 一种倒装焊工艺封装的塑封器件镶嵌开封方法 |
| CN103839771A (zh) * | 2012-11-23 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件失效分析样品制作方法以及分析方法 |
| CN104319245A (zh) * | 2014-09-19 | 2015-01-28 | 上海华虹宏力半导体制造有限公司 | 检测芯片内部节点电位的方法 |
-
2015
- 2015-09-10 CN CN201510572283.1A patent/CN105206546B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1108808A (zh) * | 1994-02-22 | 1995-09-20 | 国际商业机器公司 | 从塑料封装组件中恢复半导体裸芯片的方法 |
| KR20000027923A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 반도체 소자의 층간 절연막 형성 방법 |
| US6395580B1 (en) * | 1999-11-29 | 2002-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside failure analysis for BGA package |
| US6444544B1 (en) * | 2000-08-01 | 2002-09-03 | Taiwan Semiconductor Manufacturing Company | Method of forming an aluminum protection guard structure for a copper metal structure |
| US6521479B1 (en) * | 2001-12-28 | 2003-02-18 | Texas Instruments Incorporated | Repackaging semiconductor IC devices for failure analysis |
| CN102522319A (zh) * | 2012-01-05 | 2012-06-27 | 航天科工防御技术研究试验中心 | 一种倒装焊工艺封装的塑封器件镶嵌开封方法 |
| CN103839771A (zh) * | 2012-11-23 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件失效分析样品制作方法以及分析方法 |
| CN104319245A (zh) * | 2014-09-19 | 2015-01-28 | 上海华虹宏力半导体制造有限公司 | 检测芯片内部节点电位的方法 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105699875B (zh) * | 2016-01-15 | 2019-02-19 | 工业和信息化部电子第五研究所 | 多层铜互连布线结构的检测方法 |
| CN105699875A (zh) * | 2016-01-15 | 2016-06-22 | 工业和信息化部电子第五研究所 | 多层铜互连布线结构的检测方法 |
| CN106356312A (zh) * | 2016-09-12 | 2017-01-25 | 武汉新芯集成电路制造有限公司 | 对封装芯片进行测试及失效分析的方法 |
| CN107894359A (zh) * | 2017-12-13 | 2018-04-10 | 武汉电信器件有限公司 | 激光器芯片失效定位分析样品制备方法及中间件 |
| CN108493123A (zh) * | 2018-04-11 | 2018-09-04 | 宜特(上海)检测技术有限公司 | 覆晶芯片取裸片的制备方法及失效分析方法 |
| CN108436604A (zh) * | 2018-04-23 | 2018-08-24 | 宜特(上海)检测技术有限公司 | 应用于低介电材质覆晶芯片的防脱层研磨方法 |
| CN109148287B (zh) * | 2018-08-14 | 2021-01-26 | 苏州芯联成软件有限公司 | 一种高阶芯片反向去层方法 |
| CN109148287A (zh) * | 2018-08-14 | 2019-01-04 | 苏州芯联成软件有限公司 | 一种高阶芯片反向去层方法 |
| CN112969931A (zh) * | 2018-10-31 | 2021-06-15 | 采埃孚股份公司 | 传感器组件 |
| CN111430219B (zh) * | 2019-06-27 | 2022-11-25 | 合肥晶合集成电路股份有限公司 | 金属线的去层方法以及器件缺陷检测方法 |
| CN111430219A (zh) * | 2019-06-27 | 2020-07-17 | 合肥晶合集成电路有限公司 | 金属线的去层方法以及器件缺陷检测方法 |
| CN111613524A (zh) * | 2020-05-21 | 2020-09-01 | 深圳宜特检测技术有限公司 | 一种封装晶背研磨结构及研磨方法 |
| CN111613524B (zh) * | 2020-05-21 | 2024-05-24 | 苏试宜特(深圳)检测技术有限公司 | 一种封装晶背研磨结构及研磨方法 |
| CN111653497A (zh) * | 2020-06-12 | 2020-09-11 | 长江存储科技有限责任公司 | 一种测试结构及测试方法 |
| CN113075522A (zh) * | 2021-03-22 | 2021-07-06 | 苏试宜特(上海)检测技术有限公司 | GaAs芯片失效分析样品及制备方法 |
| CN112735968A (zh) * | 2021-04-01 | 2021-04-30 | 苏州日月新半导体有限公司 | 新型集成电路失效分析检测方法 |
| CN113511628A (zh) * | 2021-08-10 | 2021-10-19 | 华天科技（西安）有限公司 | 一种基于研磨工艺mems产品的制作方法 |
| CN114486439A (zh) * | 2022-01-27 | 2022-05-13 | 上海季丰电子股份有限公司 | 背照式cmos传感器中取晶粒的方法和应用 |
| CN114486439B (zh) * | 2022-01-27 | 2023-08-29 | 上海季丰电子股份有限公司 | 背照式cmos传感器中取晶粒的方法和应用 |
| CN115639460A (zh) * | 2022-12-22 | 2023-01-24 | 北京紫光芯能科技有限公司 | 一种芯片失效分析方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105206546B (zh) | 2017-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105206546A (zh) | 覆晶芯片失效分析方法及电性定位中检测样品的制备方法 | |
| US7655502B2 (en) | Method of packaging a semiconductor device and a prefabricated connector | |
| US7745261B2 (en) | Chip scale package fabrication methods | |
| US6084288A (en) | Hermetic chip and method of manufacture | |
| US10490487B2 (en) | Semiconductor package having inspection structure and related methods | |
| US20130119523A1 (en) | Packaging structure and method and electronic device | |
| US8791556B2 (en) | Integrated circuit packaging system with routable circuitry and method of manufacture thereof | |
| CN104934404A (zh) | 半导体装置及其制造方法 | |
| US20090200684A1 (en) | Flip chip package with shelf and method of manufactguring there of | |
| US20140202855A1 (en) | Electrochemical Sensor Device | |
| CN102593023B (zh) | 凸块封装结构及凸块封装方法 | |
| JP6269821B2 (ja) | 透過性評価方法 | |
| CN110267431B (zh) | 一种电路单元封装结构 | |
| CN104465790A (zh) | Mems压力传感器及其封装方法 | |
| CN110233139B (zh) | 一种电路单元封装方法 | |
| US20190312001A1 (en) | Improving mechanical and thermal reliability in varying form factors | |
| CN102867796B (zh) | 3d集成电路结构以及检测芯片结构是否对齐的方法 | |
| CN108508283B (zh) | 电场传感器封装组件及其批量化制造方法 | |
| US8957509B2 (en) | Integrated circuit packaging system with thermal emission and method of manufacture thereof | |
| EP2988123B1 (en) | Preventing stray currents in sensors in conductive media | |
| CN108369935A (zh) | 具有薄的焊料阻止层的电元器件和用于制造的方法 | |
| CN205656237U (zh) | 半导体绝缘电阻测量装置 | |
| CN218602421U (zh) | 引线框架及封装结构 | |
| US11967537B2 (en) | Semiconductor apparatus and semiconductor apparatus leak inspection method | |
| TWI437687B (zh) | 多晶片堆疊封裝之測試方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room C101, Building 8, 1618 Yishan Road, Minhang District, Shanghai, 201100 Patentee after: Suzhou Yite (Shanghai) Testing Technology Co., Ltd Address before: 201103 C101 room 8, building 1618, Yishan Road, Shanghai, Minhang District, China Patentee before: INTEGRA TED SERVICE TECHNOLOGY (SHANGHAI) Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Room C101, building 8, 1618 Yishan Road, Minhang District, Shanghai 201100 Patentee after: Su shiyite (Shanghai) Testing Technology Co.,Ltd. Address before: Room C101, building 8, 1618 Yishan Road, Minhang District, Shanghai 201100 Patentee before: Suzhou Yite (Shanghai) Testing Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |