CN109148287A - 一种高阶芯片反向去层方法 - Google Patents

一种高阶芯片反向去层方法 Download PDF

Info

Publication number
CN109148287A
CN109148287A CN201810921004.1A CN201810921004A CN109148287A CN 109148287 A CN109148287 A CN 109148287A CN 201810921004 A CN201810921004 A CN 201810921004A CN 109148287 A CN109148287 A CN 109148287A
Authority
CN
China
Prior art keywords
metal layer
layer
metal
etching
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810921004.1A
Other languages
English (en)
Other versions
CN109148287B (zh
Inventor
左振宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Xinlian Software Co Ltd
Original Assignee
Suzhou Xinlian Software Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Xinlian Software Co Ltd filed Critical Suzhou Xinlian Software Co Ltd
Priority to CN201810921004.1A priority Critical patent/CN109148287B/zh
Publication of CN109148287A publication Critical patent/CN109148287A/zh
Application granted granted Critical
Publication of CN109148287B publication Critical patent/CN109148287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明公开了一种高阶芯片反向去层方法，所述的高阶芯片为45nm芯片，其特征在于，所述的高阶芯片包括基板以及自下而上制备于所述基板上的金属层，所述的金属层包括第一层金属层、第二金属层、第三金属层、第四金属层、第五金属层、第六金属层、第七金属层和第八金属层，采用干法蚀刻方法自上而下依次蚀刻所述第八金属层、第七金属层、第六金属层、第五金属层、第四金属层、第三金属层、第二金属层和第一金属层。通过上述，本发明采用干法刻蚀可避免芯片接触化学溶液，不会造成芯片的金属层大面积击穿，保留金属层的完整，可以保证上层金属去除后能完整的保留下一层整层的金属且两层金属间的金属线可以清楚呈现，可以有利于后期电路分析。

Description

一种高阶芯片反向去层方法
技术领域
本发明涉及于芯片的技术领域，特别是涉及一种高阶芯片反向去层方法。
背景技术
随着芯片的制程工艺不断发展，集成度不断提高，电子产业得以高速发展，每年腾出0.3左右的成本空间，半导体工艺制程变得越来越小，45nm工艺制程的芯片更是日趋普及。这对所涉及的原有 55nm的IC制程工艺分析的方法也提出了新的挑战，45nm的芯片高阶工艺制程分析也势在必行。反向电路分析能力是辅助正向设计的一种重要手段，通过对世界先进设计和制造的芯片进行反向分析，学习其设计思路及分析具体工艺水平。且对于芯片设计者规避设计专利，缩短设计开发周期，选取工艺厂商等有着决定性的作用。
45nm的芯片制程工艺，与之前的工艺相比上了一个台阶且发生了巨大的变化。45nm工艺的芯片在制造结构上和材料上的革新，使得之前的芯片去层技术已经无法满足。45nm工艺的芯片材料上使用是的Al+Cu，一般是8层金属结构组成(1层AL+7层Cu)，以 8层金属，材料为Cu，45nm工艺的芯片为例：顶层金属(即M8) 为Al材质，比较厚，大概在3017nm；M7金属层为Cu材质，厚度在1001nm；M6金属层厚度为470nm；M5、M4、M3、M2和 M1的金属层厚度大致相同，在120-170nm。M7的金属层和氧化层，整体厚度较厚，且金属周围有很厚的SiO2包围，所以去除时受到 SiO2影响，容易在下面的绝缘层产生M7金属的侧墙，随之出现的平坦化的问题，将对下层去除带来比较严重的影响，由于氧化层的不平坦，使得在去除金属层时，会对下层金属造成影响，并留下残余痕迹。现有的技术是通过RIE刻蚀机对氧化层进行刻蚀，裸露金属层后，通过使用化学试剂，湿法去除金属层。但是，目前的使用化学剂的湿发去除方法，容易形成侧墙。同时，使用化学试剂进行化学腐蚀时容易造成击穿处腐蚀。或在刻蚀氧化层时造成一定的污染，留下残余痕迹，影响芯片的平整度。
因此，在进行45nm制程芯片去层中，如何解决金属层在氧化层上产生的侧墙以及如何确保去除金属层后氧化层的平坦度，是本领域亟待解决的难题。
发明内容
本发明主要解决的技术问题是提供一种高阶芯片反向去层方法，采用干法刻蚀可避免芯片接触化学溶液，不会造成芯片的金属层大面积击穿，保留金属层的完整，可以保证上层金属去除后能完整的保留下一层整层的金属且两层金属间的金属线可以清楚呈现，可以有利于后期电路分析。
为解决上述技术问题，本发明采用的一个技术方案是：提供了一种高阶芯片反向去层方法，所述的高阶芯片为45nm芯片，所述的高阶芯片包括基板以及自下而上制备于所述基板上的金属层，所述的金属层包括第一层金属层、第二金属层、第三金属层、第四金属层、第五金属层、第六金属层、第七金属层和第八金属层，采用干法蚀刻方法自上而下依次蚀刻所述第八金属层、第七金属层、第六金属层、第五金属层、第四金属层、第三金属层、第二金属层和第一金属层，包括以下具体步骤：
步骤1、蚀刻所述的第八金属层：
a1、采用RIE刻蚀机刻蚀第八金属层上的整层氧化层至金属铜完全裸露；
b1、采用干法刻蚀裸露后的金属铜，再对蚀刻后的第八金属层
进行研磨；
c1、最后对研磨后的第八金属层再次采用干法刻蚀金属铜使第八金属层完全去除；
步骤2、蚀刻所述的第七金属层：
a2、通过RIE刻蚀机刻蚀去掉第七金属层上的部分氧化层；
b2、研磨第七金属层上剩余的氧化层至整层的第七金属层露出金属铜：
c2、采用离子束刻蚀机刻蚀露出金属铜的第七金属层，直到第七金属层完全去除；
步骤3、蚀刻所述的第六金属层：
a3、研磨第六金属层上的的氧化层，使之表面平坦厚度减薄；
b3、使用RIE刻蚀机对氧化层进行干法蚀刻，在干法蚀刻中机器腔体内的化学气体通过射频电源高压轰击与芯片表面氧化层进行反应，直到完全裸露出下层金属；
c3、再通过研磨机对干法刻蚀后的第六金属层进行抛光，达到原有的平坦化；
d3、用离子束刻蚀机刻蚀金属直到第六金属层完全去除；
步骤4、蚀刻所述的第五金属层至所述第一金属层中的任一金属层：
a4、用RIE刻蚀机刻蚀任一金属层上的氧化层至金属铜完全裸露；
b4、采用干法刻蚀裸露后的金属铜至所述任一金属层完全去除。
在本发明一个较佳实施例中，所述的第一层金属层、第二金属层、第三金属层、第四金属层、第五金属层、第六金属层、第七金属层的金属材质为铜，所述的第八金属层的金属材质为铝。
在本发明一个较佳实施例中，所述的第一层金属层、第二金属层、第三金属层、第四金属层、第五金属层、第六金属层、第七金属层和第八金属层的下方均设置有氮化钽层，且相邻的两个金属层之间通过金属线连接达到电路互通。
在本发明一个较佳实施例中，所述的氮化钽层刻蚀时，采用离子束刻蚀机刻蚀，分3次刻蚀完全，在3次刻蚀中间需要进行研磨，使高阶芯片结构里每条金属线保持在同一平面，通过刻蚀加研磨使氮化钽层与对应的金属层同时完全去除。
在本发明一个较佳实施例中，所述的金属线采用铜材料。
在本发明一个较佳实施例中，所述的第六金属层上氧化层的厚度为70nm-100nm，蚀刻时先整层刻蚀第六金属层上的氧化层至20- 30nm，再通过研磨40秒，使整层铜裸露，再对无裸露的区域进行区域刻蚀30-60秒，使六金属层完全裸露。
在本发明一个较佳实施例中，所述的RIE刻蚀机的刻蚀氧化层的速率达到58nm/min，所述的离子束刻蚀机的离子束能量达到 90Ma。
本发明的有益效果是：本发明的高阶芯片反向去层方法，采用干法刻蚀可避免芯片接触化学溶液，不会造成芯片的金属层大面积击穿，保留金属层的完整，可以保证上层金属去除后能完整的保留下一层整层的金属且两层金属间的金属线可以清楚呈现，可以有利于后期电路分析。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例包括：
一种高阶芯片反向去层方法，所述的高阶芯片为45nm芯片，所述的高阶芯片包括基板以及自下而上制备于所述基板上的金属层，所述的金属层包括第一层金属层、第二金属层、第三金属层、第四金属层、第五金属层、第六金属层、第七金属层和第八金属层，采用干法蚀刻方法自上而下依次蚀刻所述第八金属层、第七金属层、第六金属层、第五金属层、第四金属层、第三金属层、第二金属层和第一金属层，包括以下具体步骤：
步骤1、蚀刻所述的第八金属层：
a1、采用RIE刻蚀机刻蚀第八金属层上的整层氧化层至金属铜完全裸露；
b1、采用干法刻蚀裸露后的金属铜，再对蚀刻后的第八金属层进行研磨；
c1、最后对研磨后的第八金属层再次采用干法刻蚀金属铜使第八金属层完全去除；
步骤2、蚀刻所述的第七金属层：
a2、通过RIE刻蚀机刻蚀去掉第七金属层上的部分氧化层；
b2、研磨第七金属层上剩余的氧化层至整层的第七金属层露出金属铜：
c2、采用离子束刻蚀机刻蚀露出金属铜的第七金属层，直到第七金属层完全去除；
步骤3、蚀刻所述的第六金属层：
a3、研磨第六金属层上的的氧化层，使之表面平坦厚度减薄；
b3、使用RIE刻蚀机对氧化层进行干法蚀刻，在干法蚀刻中机器腔体内的化学气体通过射频电源高压轰击与芯片表面氧化层进行反应，直到完全裸露出下层金属；
c3、再通过研磨机对干法刻蚀后的第六金属层进行抛光，达到原有的平坦化；
d3、用离子束刻蚀机刻蚀金属直到第六金属层完全去除；
步骤4、蚀刻所述的第五金属层至所述第一金属层中的任一金属层：
a4、用RIE刻蚀机刻蚀任一金属层上的氧化层至金属铜完全裸露；
b4、采用干法刻蚀裸露后的金属铜至所述任一金属层完全去除。
本实施例中，所述的第一层金属层、第二金属层、第三金属层、第四金属层、第五金属层、第六金属层、第七金属层的金属材质为铜，所述的第八金属层的金属材质为铝。
进一步的，所述的第一层金属层、第二金属层、第三金属层、第四金属层、第五金属层、第六金属层、第七金属层和第八金属层的下方均设置有氮化钽层，且相邻的两个金属层之间通过金属线连接达到电路互通。
所述的氮化钽层刻蚀时，采用离子束刻蚀机刻蚀，分3次刻蚀完全，在3次刻蚀中间需要进行研磨，使高阶芯片结构里每条金属线保持在同一平面，通过刻蚀加研磨使氮化钽层与对应的金属层同时完全去除。其中，所述的金属线采用铜材料。
再进一步的，所述的第六金属层上氧化层的厚度为70nm- 100nm，蚀刻时先整层刻蚀第六金属层上的氧化层至20-30nm，再通过研磨40秒，使整层铜裸露，再对无裸露的区域进行区域刻蚀30- 60秒，使六金属层完全裸露。
本实施例中，所述的RIE刻蚀机的刻蚀氧化层的速率达到 58nm/min，所述的离子束刻蚀机的离子束能量达到90Ma。
具体的：
蚀刻所述第六金属层，包括：
步骤1:用RIE刻蚀机刻蚀所述第六金属层上的的氧化层，所述第N-2金属层上的氧化层的厚度是70nm-100nm，应将RIE刻蚀机所用气体SF6：Ar调至50：20刻蚀80s，再对第六金属层上剩余的氧化层进行研磨，研磨所述第六金属层上剩余的氧化层1分钟至所述第六金属层完全裸露出铜，如若金属没有完全裸露，可以使用 RIE刻蚀机对芯片进行适当刻蚀使其完全裸露出铜；
步骤2:采用干法刻蚀(IBE)所述金属铜至所述第六金属层完全去除，所述第六金属层下方制备有氮化钽层，采用IBE刻蚀金属时，金属需要分3次刻蚀完全，在3次刻蚀中间需要进行研磨，使芯片结构里每条金属线保持在同一平面。通过刻蚀加研磨使所述氮化钽层与所述第六金属层同时完全去除。其中，所述干法刻蚀需要使IBE能量达到500mA。
本发明的45nm芯片去层技术，在蚀刻第六金属层时，芯片数字区域的金属较细，且金属跟金属问阳区域较大，使用化学溶液去除金属时，易击穿芯片，且两层金属间的金属线亦为铜材料，化学溶液也会腐蚀Via，不易完整呈现芯片结构。采用干法刻蚀可避免芯片接触化学溶液，不会造成芯片金属层大面积击穿，保留金属层的完整。此方法可以保证上层金属去除后能完整的保留下一层整层的金属且两层金属间的金属线可以清楚呈现，即为45nm芯片去层技术能力的体现。
蚀刻所述第七金属层，包括：
步骤1:RIE刻蚀机刻蚀所述第七金属层上的部分氧化层；
步骤3:研磨所述第七金属层上剩余的氧化层至所述第七金属层整层裸露金属铜；
步骤3:用干法刻蚀(IBE)所述金属铜至所述第七金属层完全去除。所述第七金属层下方制备有氮化钽层，采用干法刻蚀金属时，需要分3次刻蚀完成，在3次刻蚀中间需要进行研磨，使芯片结构里每条金属线保持在同一平面。
蚀刻所述第五金属层至所述第一金属层中的任一金属层，包括:
步骤1:用RIE刻蚀机刻蚀所述任一金属层上的氧化层至金属铜完全裸露；
步骤2采用干法刻蚀(IBE)所述金属铜至所述任一金属层完全去除。所述第一金属层至第五金属层中的任一金属层下方做有氮化钽层，采用干法刻蚀所述金属铜时，金属层需要分3次刻蚀完成，在3次刻蚀中间需要进行研磨，使芯片结构里每条金属线保持在同一平面。
以下通过一个具体项目，对本发明进行详细的介绍。此芯片工艺为45nm包括8层金属。刻蚀第八金属层至第六金属层的步骤分解。在该实例中，反向去层方法，包括：
步骤1:提供芯片1颗，芯片包括Si衬底及自下而上依次制备于衬底上的第一金属层、第二金属层、第三金属层、第四金属层、第五金属层、第六金属层、第七金属层以及第八金属层。第一金属层至第八金属层之间每两层金属之间做有一层SiO2绝缘层与一层 TaN阻挡层，并且通过金属(铜)Via连接达到电路互通。
步骤2:自上而下依次蚀刻第八金属、第七金属层、第六金属层、第五金属层、第四金属层、第三金属层、第二金属层以及第一金属层；
其中，蚀刻第八金属层刻蚀方法，包括：
步骤1：RIE刻蚀第八金属层上的整层氧化层(SiO2)至金属铜完全裸露；
步骤2：调节参数使IBE能量达到500mA，采用干法刻蚀对所述第八金属层刻蚀800s，再对第八金属层进行研磨，使第八金属层上的每条金属线的厚度达到一致；下一步还是采用干法刻蚀所述金属铜600S，再对第八金属层进行研磨，使第八金属层上的每条金属线的厚度再一次达到一致；最后一次采用干法刻蚀所述金属铜 240使第八金属层的金属和第八金属层下方的TaN完全去除，裸露出第七金属层的SiO2绝缘层，再对芯片进行研磨，使芯片去掉第八金属层和第八金属层下方的TaN后看的第七金属层达到整层均匀且第八金属层和第七金属层之间的Via可以清楚呈现。
其中，蚀刻金属第七金属层、第六金属层的方法包括(以第六金属层为例):
步骤1：第六金属层上的氧化层的厚度是70nm-100nm，将 RIE所用气体SF6：Ar调至50：20刻蚀80s，再对所述第六金属层上剩余的氧化层进行研磨，研磨所述第六金属层上剩余的氧化层 1分钟使所述第六金属层上的氧化层减薄到10nm左右，再使用 RIE对芯片刻蚀20s，使第六金属层完全裸露出铜。
步骤2：调节参数使IBE能量达到500mA，采用干法刻蚀对所述第六金属层刻蚀500s，再对第六金属层进行研磨，使第六金属层上的每条金属线的厚度达到一致；下一步还是采用干法刻蚀所述金属铜400S，再对第六金属层进行研磨，使第六金属层上的每条金属线的厚度再一次达到一致；最后一次采用干法刻蚀所述金属铜 120S，使第六金属层的金属和第六金属层下方的TaN完全去除，裸露出第五金属层的SiO2绝缘层，再对芯片进行研磨，使芯片去掉第六金属层和第六金属层下方的TaN后看的第五金属层达到整层均匀且第六金属层和第五金属层之间的Via可以清楚呈现。
其中，蚀刻第五金属层至第一金属层刻蚀方法，包括：
步骤1：RIE刻蚀第一金属层、第二金属层、第三金属层、第四金属层、第五金属层上的整层氧化层(SiO2)至金属铜完全裸露；
步骤2：调节参数使IBE能量达到500mA，采用干法刻蚀所述金属层60s，再进行研磨，使金属层上的每条金属线的厚度达到一致；再次干法刻蚀20s左右至第一金属层、第二金属层、第三金属层、第四金属层、第五金属层完全去除，再次对芯片进行研磨，使芯片去除所述金属层后，可以完整保留下层金属并且两层金属层间的 Via可以清晰观察到。
综上所述，本发明的高阶芯片反向去层方法，采用干法刻蚀可避免芯片接触化学溶液，不会造成芯片的金属层大面积击穿，保留金属层的完整，可以保证上层金属去除后能完整的保留下一层整层的金属且两层金属间的金属线可以清楚呈现，可以有利于后期电路分析。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (7)

1.一种高阶芯片反向去层方法，所述的高阶芯片为45nm芯片，其特征在于，所述的高阶芯片包括基板以及自下而上制备于所述基板上的金属层，所述的金属层包括第一层金属层、第二金属层、第三金属层、第四金属层、第五金属层、第六金属层、第七金属层和第八金属层，采用干法蚀刻方法自上而下依次蚀刻所述第八金属层、第七金属层、第六金属层、第五金属层、第四金属层、第三金属层、第二金属层和第一金属层，包括以下具体步骤：
步骤1、蚀刻所述的第八金属层：
a1、采用RIE刻蚀机刻蚀第八金属层上的整层氧化层至金属铜完全裸露；
b1、采用干法刻蚀裸露后的金属铜，再对蚀刻后的第八金属层进行研磨；
c1、最后对研磨后的第八金属层再次采用干法刻蚀金属铜使第八金属层完全去除；
步骤2、蚀刻所述的第七金属层：
a2、通过RIE刻蚀机刻蚀去掉第七金属层上的部分氧化层；
b2、研磨第七金属层上剩余的氧化层至整层的第七金属层露出金属铜：
c2、采用离子束刻蚀机刻蚀露出金属铜的第七金属层，直到第七金属层完全去除；
步骤3、蚀刻所述的第六金属层：
a3、研磨第六金属层上的的氧化层，使之表面平坦厚度减薄；
b3、使用RIE刻蚀机对氧化层进行干法蚀刻，在干法蚀刻中机器腔体内的化学气体通过射频电源高压轰击与芯片表面氧化层进行反应，直到完全裸露出下层金属；
c3、再通过研磨机对干法刻蚀后的第六金属层进行抛光，达到原有的平坦化；
d3、用离子束刻蚀机刻蚀金属直到第六金属层完全去除；
步骤4、蚀刻所述的第五金属层至所述第一金属层中的任一金属层：
a4、用RIE刻蚀机刻蚀任一金属层上的氧化层至金属铜完全裸露；
b4、采用干法刻蚀裸露后的金属铜至所述任一金属层完全去除。
2.根据权利要求1所述的高阶芯片反向去层方法，其特征在于，所述的第一层金属层、第二金属层、第三金属层、第四金属层、第五金属层、第六金属层、第七金属层的金属材质为铜，所述的第八金属层的金属材质为铝。
3.根据权利要求1所述的高阶芯片反向去层方法，其特征在于，所述的第一层金属层、第二金属层、第三金属层、第四金属层、第五金属层、第六金属层、第七金属层和第八金属层的下方均设置有氮化钽层，且相邻的两个金属层之间通过金属线连接达到电路互通。
4.根据权利要求3所述的高阶芯片反向去层方法，其特征在于，所述的氮化钽层刻蚀时，采用离子束刻蚀机刻蚀，分3次刻蚀完全，在3次刻蚀中间需要进行研磨，使高阶芯片结构里每条金属线保持在同一平面，通过刻蚀加研磨使氮化钽层与对应的金属层同时完全去除。
5.根据权利要求4所述的高阶芯片反向去层方法，其特征在于，所述的金属线采用铜材料。
6.根据权利要求1所述的高阶芯片反向去层方法，其特征在于，所述的第六金属层上氧化层的厚度为70nm-100nm，蚀刻时先整层刻蚀第六金属层上的氧化层至20-30nm，再通过研磨40秒，使整层铜裸露，再对无裸露的区域进行区域刻蚀30-60秒，使六金属层完全裸露。
7.根据权利要求1所述的高阶芯片反向去层方法，其特征在于，所述的RIE刻蚀机的刻蚀氧化层的速率达到58nm/min，所述的离子束刻蚀机的离子束能量达到90Ma。
CN201810921004.1A 2018-08-14 2018-08-14 一种高阶芯片反向去层方法 Active CN109148287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810921004.1A CN109148287B (zh) 2018-08-14 2018-08-14 一种高阶芯片反向去层方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810921004.1A CN109148287B (zh) 2018-08-14 2018-08-14 一种高阶芯片反向去层方法

Publications (2)

Publication Number Publication Date
CN109148287A true CN109148287A (zh) 2019-01-04
CN109148287B CN109148287B (zh) 2021-01-26

Family

ID=64793336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810921004.1A Active CN109148287B (zh) 2018-08-14 2018-08-14 一种高阶芯片反向去层方法

Country Status (1)

Country Link
CN (1) CN109148287B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430219A (zh) * 2019-06-27 2020-07-17 合肥晶合集成电路有限公司 金属线的去层方法以及器件缺陷检测方法
CN116230528A (zh) * 2023-03-24 2023-06-06 胜科纳米(苏州)股份有限公司 一种芯片去层方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596625B2 (en) * 2000-08-18 2003-07-22 Infineon Technologies Ag Method and device for producing a metal/metal contact in a multilayer metallization of an integrated circuit
CN105047557A (zh) * 2015-09-10 2015-11-11 宜特(上海)检测技术有限公司 高阶芯片失效分析物理去层分析方法
CN105206546A (zh) * 2015-09-10 2015-12-30 宜特(上海)检测技术有限公司 覆晶芯片失效分析方法及电性定位中检测样品的制备方法
CN105699149A (zh) * 2016-04-05 2016-06-22 工业和信息化部电子第五研究所 芯片失效分析过程中的剥层方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596625B2 (en) * 2000-08-18 2003-07-22 Infineon Technologies Ag Method and device for producing a metal/metal contact in a multilayer metallization of an integrated circuit
CN105047557A (zh) * 2015-09-10 2015-11-11 宜特(上海)检测技术有限公司 高阶芯片失效分析物理去层分析方法
CN105206546A (zh) * 2015-09-10 2015-12-30 宜特(上海)检测技术有限公司 覆晶芯片失效分析方法及电性定位中检测样品的制备方法
CN105699149A (zh) * 2016-04-05 2016-06-22 工业和信息化部电子第五研究所 芯片失效分析过程中的剥层方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430219A (zh) * 2019-06-27 2020-07-17 合肥晶合集成电路有限公司 金属线的去层方法以及器件缺陷检测方法
CN116230528A (zh) * 2023-03-24 2023-06-06 胜科纳米(苏州)股份有限公司 一种芯片去层方法
CN116230528B (zh) * 2023-03-24 2024-01-09 胜科纳米(苏州)股份有限公司 一种芯片去层方法

Also Published As

Publication number Publication date
CN109148287B (zh) 2021-01-26

Similar Documents

Publication Publication Date Title
Beck Integrated circuit failure analysis: a guide to preparation techniques
TW201323584A (zh) 蝕刻液組成物及蝕刻方法
CN102446815B (zh) 形成互连沟槽以及通孔的方法及形成互连结构的方法
CN109148287A (zh) 一种高阶芯片反向去层方法
CN101958275B (zh) 接触孔形成方法
CN102110645B (zh) 化学机械研磨后的清洗方法
CN108933192A (zh) 磁存储器件的制作方法
CN100576497C (zh) 形成集成电路器件自对准接触的方法
CN102445838B (zh) 重新形成光刻胶图形的方法
TW201901896A (zh) 半導體元件以及其製造方法
CN103258795A (zh) 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法
CN104078413B (zh) 接触孔的制造方法
TWI774645B (zh) Ｔｓｖ結構的平坦化裝置
CN101908474B (zh) 在晶圆上制造栅极的方法
CN105742183B (zh) 半导体结构的形成方法
CN102110640A (zh) 一种单铝的金属熔丝处理方法
TW511188B (en) Method of manufacturing a semiconductor device
CN105047556B (zh) 高阶芯片反向去层方法
CN101882599A (zh) 用于形成半导体器件的金属线的方法
CN102610496B (zh) 大高宽比结构的去胶方法
CN103824771A (zh) 栅氧化层的形成方法
CN100373587C (zh) 金属内连线制程及清除金属硅化物层的方法
CN113675083B (zh) 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法
CN104916523B (zh) 在金属电容上电极刻蚀制程中改善tddb性能的方法
CN104851811A (zh) 去除铝残余缺陷的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant