CN101882599A - 用于形成半导体器件的金属线的方法 - Google Patents

用于形成半导体器件的金属线的方法 Download PDF

Info

Publication number
CN101882599A
CN101882599A CN2009102155449A CN200910215544A CN101882599A CN 101882599 A CN101882599 A CN 101882599A CN 2009102155449 A CN2009102155449 A CN 2009102155449A CN 200910215544 A CN200910215544 A CN 200910215544A CN 101882599 A CN101882599 A CN 101882599A
Authority
CN
China
Prior art keywords
metal wire
described metal
metal line
passivation layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009102155449A
Other languages
English (en)
Inventor
郑沖耕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101882599A publication Critical patent/CN101882599A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明披露了一种用于形成半导体器件的金属线的方法。一种用于形成半导体器件的金属线的方法包括以下步骤：在衬底上形成金属层；在金属层上形成光刻胶图样；使用光刻胶图样作为刻蚀掩膜通过选择性地刻蚀金属层来形成金属线；通过处理金属线的表面去除金属线的表面上的电子；以及清洗金属线。

Description

用于形成半导体器件的金属线的方法
本申请要求于2008年12月29日提交的韩国专利申请第10-2008-0135924号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种半导体技术，更具体地，涉及一种用于形成半导体器件的金属线的方法。
背景技术
随着半导体制造技术以及半导体器件的高集成度近年来的发展，对形成在衬底上的图样的细度和高精度的要求在不断提高。此外，对金属线尺寸的细度的要求已经提高。因此，许多用来降低金属线的尺寸的研究和调查已经在进行之中。
这里，在制造传统的半导体的典型工艺中，通过使用光刻胶作为刻蚀掩膜刻蚀下部层(lower layer)，以形成这种金属线。即，传统上，通过在刻蚀目标层上涂覆和曝光光刻胶形成光刻胶图样，从而限定线形成区域。在这种情况下，光刻胶图样作为刻蚀掩膜刻蚀该刻蚀目标层，以便形成金属线。在金属线上和下方可以使用Ti或者TiN作为钝化层。
使用铜取代铝来体现金属线的细度，或者在形成金属线的工艺中使用具有短波长的深紫外(DUV，deep ultra violet)光源取代I-线光源(I-line light source)。
然而，在使用用铝形成的金属线的情况下，减小了金属线的整个区域并且由于金属线的电特性而发生电子饱和。因此，在光刻胶图样化、刻蚀和清洗工艺中，电子是饱和的并且在刻蚀和清洗的过程中发生金属爆炸(metal bomb)。
具体地，在沉积金属层之后，执行使用光刻胶图样的反应性离子刻蚀(RIE，reactive ion etching)。因此，用旋转晶片执行使用无机化学试剂的清洗工艺。
这里，当晶片在旋转时其被再充电，当无机化学物与带电的金属线接触时会发生瞬间反应。此时，在金属线的较弱的部分可能发生爆炸。在使用胺化学试剂(例如，溶剂)的情况下，这种爆炸的可能性比较低，而这种爆炸发生在使用无机化学试剂(该无机化学试剂具有分别与价格低廉的HF、H2O2和H2SO4混合的去离子水(DIW))的情况下。即，无机化学溶液中的氢离子与位于金属线的外部区域中的电子结合，然后斥力被激活从而引起瞬间的火花，因此可能发生金属爆炸。
发明内容
因此，本发明针对一种用于形成半导体器件的金属线的方法。
本发明的一个目的在于提供一种用于形成半导体器件的金属线的方法，该方法能够防止由电子饱和而引起的金属爆炸，其中，该电子饱和出现在光刻胶图样化以形成根据目前金属线的细度趋势的金属线之后的刻蚀和清洗工艺过程中。
本发明的另一目的在于提供一种用于形成半导体器件的金属线的方法，该方法能够通过在刻蚀工艺之后经由金属线表面处理来从金属线的表面上去除电子，通过防止电子和在后续工艺中使用的无机化学试剂之间的化学反应，从而防止金属爆炸。
本发明的其他优点、目的和特征一部分将在下文中阐述，一部分对于本领域的普通技术人员而言通过下文的实验将变得显而易见或者可以从本发明的实践中获得。通过所写的说明书及其权利要求以及附图中特别指出的结构，可以了解和获知本发明的这些目的和其他优点。
为了实现这些目的和其他优点以及根据本发明的目的，如在本文中所体现和概括描述的，一种用于形成半导体器件的金属线的方法包括以下步骤：在衬底上形成金属层；在金属层上形成光刻胶图样；使用光刻胶图样作为刻蚀掩膜通过选择性地刻蚀金属层来形成金属线；通过处理金属线的表面去除金属线的表面上的电子；以及清洗金属线。
金属层形成步骤可以包括以下步骤：在衬底上形成第一钝化层；在第一钝化层上形成用于金属线的金属线层；以及在金属线层上形成第二钝化层。第一钝化层可以由Ti形成以及第二钝化层可以由TiN形成。
可以通过使用反应性离子刻蚀(RIE，reactive ion etching)选择性地刻蚀金属线层以形成金属线。
电子去除步骤可以使用热去离子水(DIW，hot deionized water)和O3化学试剂执行金属线表面处理，以从金属线的表面去除电子。这里，在金属线表面处理的过程中，热去离子水(DIW，hot deionizedwater)的温度可以保持在60℃和90℃之间。由盐酸(HCI，hydrochloric acid)和O3水配制的O3化学试剂可以被用作清洗水，执行使用该清洗水的金属线表面处理持续5分钟或更短。
可以理解的是，本发明的上述总体描述和以下的具体描述都是示例性的和说明性的，并且旨在提供对所要求的本发明的进一步解释。
附图说明
附图被包括用来提供对本发明的进一步理解，并结合于此而构成本申请的一部分。本发明的示例性实施例连同描述都用来解释本发明的原理。在附图中：
图1是示出了根据本发明的示例性实施例的形成半导体器件的金属线的步骤的流程图；
图2a和2b是示出了形成金属线的工艺的截面图。
具体实施方式
现在将详细描述实施例，在附图中示出了实施例的实例。在所有可能的地方，在整个附图中使用相同的标号以表示相同或相似的部件。
参照附图，将详细描述根据本发明示例性实施例的形成半导体器件的金属线的方法。
本发明旨在形成一种金属线，特别是形成由铝形成的金属线。为了形成这种金属线，在刻蚀之后，执行金属线表面处理以从金属线的表面去除电子。在金属线的粗糙表面在表面处理的过程中被预先改善了之后，可以执行使用无机化学试剂的清洗。
图1是示出了根据本发明示例性实施例的形成半导体器件的金属线的步骤的流程图，以及图2a和2b是分别示出了根据该实施例的形成金属线的过程的截面图。
参照图1和2a，在衬底10上形成多层型金属层20、30和40(S102)。为了形成多层型金属层，在衬底10上形成由Ti形成的第一钝化层20，以及在第一钝化层20上形成用于金属线的铝层30。然后，在铝层30上形成由TiN形成的第二钝化层40。这里，在第二钝化层40上可以形成作为后续将执行的曝光或刻蚀工艺中所需的防护层(reflection-prevention)或保护层的各种介电层。
因此，光刻胶图样50形成在多层型金属层20、30和40上。特别地，光刻胶图样50形成在由TiN构成的第二钝化层40上。
因此，通过使用光刻胶图样50作为刻蚀掩膜选择性地刻蚀多层型金属层20、30和40(S106)，以便可以形成图2b中所示的金属线。此时，刻蚀的第一钝化层20a(为Ti)形成在金属线30a的下方，而刻蚀的第二钝化层40a(为TiN)形成在金属线30a上。为了形成金属线，多层型金属层20、30和40通过使用反应性离子刻蚀(RIE)被选择性地刻蚀。在RIE工艺中执行使用等离子体的刻蚀。
去除在以上刻蚀中使用之后残留的光刻胶图样，通常在除去残留的光刻胶图样之后执行清洗。然而，根据本发明，在清洗之前处理金属线30a的表面。
特别地，在用于形成金属线30a的RIE之后处理金属线30a的表面，以便可以从金属线30a的表面去除电子(S108)。
在金属线表面处理中，使用热去离子水(DIW)和O3化学试剂以从金属线30a的表面去除电子。特别地，在表面处理过程中，热DIW的温度保持在60℃和90℃之间。并且，O3化学试剂处理金属线30a的表面在5分钟之内，配制盐酸(HCI，hydrochloric acid)和O3水作为清洗水。
即，在反应性离子刻蚀(RIE，reactive ion etching)过程中由等离子体在金属线的表面上产生的电子被提前去除，只是为了以如下反应式使金属线的表面稳定。
[反应式]
e-+h++O3+高温-金属线表面的稳定
特别地，热DIW溶解(melt)并改善了金属线30a的粗糙表面。
因此，对包含金属线的整个衬底执行清洗(S110)。在清洗中，可以使用混合有HF、H2O2和H2SO4的无机化学试剂和DIW。虽然使用这种无机化学试剂，然而根据本发明，在清洗之前执行了金属线表面处理，因此在金属线中不会发生爆炸。即，金属线外部区域上产生的电子在其与无机化学试剂中的氢离子反应之前被提前去除。
同时，在灰化工艺中，可以使用等离子体去除以上提到的残留的光刻胶。
如上所提到的，在用于形成金属线的RIE之后，执行使用热DIW和O3化学试剂的金属线表面处理。正因为如此，不仅从金属线的表面上去除了电子，而且改善了金属线的粗糙表面。因此，防止了电子与无机化学试剂的反应，并从而提前避免了金属爆炸。
因此，本发明具有以下优点。本发明的用于形成半导体器件的金属线的方法可以防止根据目前金属线的细度趋势可能发生的金属爆炸。从而，可以提高包含这种金属线的半导体器件的可靠性。
此外，根据本发明的金属线表面处理甚至可以去除聚合物残留。从而，可以有效地提高采用本发明的半导体器件的电性能。
在不脱离本发明的精神和范围内可以作各种修改及变形，这对于本领域的技术人员而言是显而易见的。
因此，本发明意在涵盖在所附权利要求及其等同替换的范围内的对本发明的修改和变形。

Claims (10)

1.一种用于形成半导体器件的金属线的方法，包括以下步骤：
在衬底上形成金属层；
在所述金属层上形成光刻胶图样；
使用所述光刻胶图样作为刻蚀掩膜，通过选择性地刻蚀所述金属线层来形成所述金属线；
通过处理所述金属线的表面去除所述金属线的表面上的电子；以及
清洗所述金属线。
2.根据权利要求1所述的方法，其中所述金属层形成步骤包括以下步骤：
在所述衬底上形成第一钝化层；
在所述第一钝化层上形成用于所述金属线的金属线层；以及
在所述金属线层上形成第二钝化层。
3.根据权利要求2所述的方法，其中所述第一钝化层由Ti形成。
4.根据权利要求2所述的方法，其中所述金属线层由铝(AL)形成。
5.根据权利要求2所述的方法，其中所述第二钝化层由TiN形成。
6.根据权利要求1所述的方法，其中通过使用反应性离子刻蚀(RIE)选择性地刻蚀所述金属线层以形成所述金属线。
7.根据权利要求1所述的方法，其中所述电子去除步骤执行使用热去离子水(DIW)和O3化学试剂的所述金属线表面处理以从所述金属线表面去除所述电子。。
8.根据权利要求7所述的方法，其中，在所述金属线表面处理过程中，所述热去离子水(DIW)的温度保持在60℃和90℃之间。
9.根据权利要求7所述的方法，其中，由盐酸(HCI)和O3水配制的O3化学试剂被用作清洗水。
10.根据权利要求9所述的方法，其中执行使用所述清洗水的所述金属线表面处理大约5分钟或更短。
CN2009102155449A 2008-12-29 2009-12-28 用于形成半导体器件的金属线的方法 Pending CN101882599A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0135924 2008-12-29
KR1020080135924A KR20100077858A (ko) 2008-12-29 2008-12-29 반도체 소자의 금속배선 형성 방법

Publications (1)

Publication Number Publication Date
CN101882599A true CN101882599A (zh) 2010-11-10

Family

ID=42283503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102155449A Pending CN101882599A (zh) 2008-12-29 2009-12-28 用于形成半导体器件的金属线的方法

Country Status (3)

Country Link
US (1) US20100163294A1 (zh)
KR (1) KR20100077858A (zh)
CN (1) CN101882599A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111123561A (zh) * 2019-12-12 2020-05-08 Tcl华星光电技术有限公司 金属线制备装置和金属线制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI583620B (zh) * 2015-06-09 2017-05-21 A Method for Making Micron Welded Copper Wire with Oxidation and Etching of Copper

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111123561A (zh) * 2019-12-12 2020-05-08 Tcl华星光电技术有限公司 金属线制备装置和金属线制备方法
CN111123561B (zh) * 2019-12-12 2021-10-08 Tcl华星光电技术有限公司 金属线制备装置和金属线制备方法

Also Published As

Publication number Publication date
KR20100077858A (ko) 2010-07-08
US20100163294A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
CN109313188B (zh) 在石墨烯薄片上提供临时保护层
EP3472855B1 (en) Depositing a passivation layer on a graphene sheet
TW506019B (en) A method of simultaneously etching a substrate and cleaning a chamber
TWI364327B (en) Methods for wet cleaning quartz surfaces of components for plasma processing chambers
US7585754B2 (en) Method of forming bonding pad opening
US5925577A (en) Method for forming via contact hole in a semiconductor device
JP2015216360A (ja) 不揮発性金属材料をエッチングする方法
US5792672A (en) Photoresist strip method
JP2004536446A (ja) 基板のプラズマ／液体併用洗浄
US9583729B2 (en) Method for producing an electronic component
US5744402A (en) Method of manufacturing semiconductor devices
JP2006135287A (ja) 洗浄液及びそれを用いた半導体素子の洗浄方法
TW525247B (en) Method for a manufacturing a semiconductor device
US20200168458A1 (en) Dual Spacer Metal Patterning
JP2005109492A (ja) 処理室の清掃方法
CN101882599A (zh) 用于形成半导体器件的金属线的方法
CN101989570A (zh) 接触孔结构形成方法
TW201325744A (zh) 具有氧化釔包覆層的工件的污染物的處理方法
CN110337710B (zh) 用于铂图案化的牺牲层
CN109148287A (zh) 一种高阶芯片反向去层方法
CN104934365B (zh) 一种半导体器件的制作方法
US6554952B1 (en) Method and apparatus for etching a gold metal layer using a titanium hardmask
CN107346732B (zh) 集成电路金属连线的制备方法
US6998347B2 (en) Method of reworking layers over substrate
TW409276B (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20101110