CN105699149A - 芯片失效分析过程中的剥层方法 - Google Patents

芯片失效分析过程中的剥层方法 Download PDF

Info

Publication number
CN105699149A
CN105699149A CN201610211567.2A CN201610211567A CN105699149A CN 105699149 A CN105699149 A CN 105699149A CN 201610211567 A CN201610211567 A CN 201610211567A CN 105699149 A CN105699149 A CN 105699149A
Authority
CN
China
Prior art keywords
layer
chip
delamination
ion beam
failure analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610211567.2A
Other languages
English (en)
Inventor
林晓玲
恩云飞
梁朝辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Original Assignee
Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fifth Electronics Research Institute of Ministry of Industry and Information Technology filed Critical Fifth Electronics Research Institute of Ministry of Industry and Information Technology
Priority to CN201610211567.2A priority Critical patent/CN105699149A/zh
Publication of CN105699149A publication Critical patent/CN105699149A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q

Abstract

本发明涉及一种芯片失效分析过程中的剥层方法，包括如下步骤：(1)提供芯片，所述芯片具有多层结构，且包括至少一层目标分析层，所述目标分析层包括待分析区域；(2)利用离子束自所述芯片的表面开始进行剥层处理，去除所述目标分析层之上的一层或多层，露出所述待分析区域，即可，其中，所述离子束包括至少一束宽束离子束，束斑直径不小于1mm。该剥层方法，采用至少一束宽束离子束形成的离子束，可获得较为均一的剥层加工面，避免了单束的高能聚焦离子束直接打在芯片表面，造成目标分析区域的损伤，有效提高了剥层的精度，同时还扩大了加工范围，剥层效率高。

Description

芯片失效分析过程中的剥层方法
技术领域
本发明涉及集成电路失效分析，特别是涉及一种芯片失效分析过程中的剥层方法。
背景技术
随着半导体工艺的飞速发展，集成电路的规模越来越大，集成电路向多层互连结构的方向发展。集成电路芯片的失效往往发生在多层结构下层的层间金属化或有源区，对芯片进行失效分析必须解决多层结构下层的可观察性，这就需要对芯片进行剥层处理，以便在高放大倍率显微镜下对芯片的特定层次进行进一步观察、分析。
剥层处理主要包括：去钝化层、去金属化层、去层间氧化层等。针对不同的材质，传统的做法是采用不同的剥层方法，去钝化层、氧化层通常用反应离子刻蚀法；对采用铝金属以及钨作为金属层之间的通孔材料的集成电路，通常采用化学腐蚀法(30％HCl溶液或30％H2SO4溶液)去铝金属层。对采用铜金属作为金属互连材料的，通常采用化学腐蚀液(冰醋酸及稀硝酸的混合液)或研磨的方法去除。对多层金属结构进行逐层剥层时需要上述多个步骤的搭配应用，如根据不同的氧化层厚度，设定反应离子刻蚀的时间及气体流量，根据不同的金属材质，采用不同的化学液配方或研磨的方法。此过程涉及步骤多、耗时长且终点监测难度大，稍有不甚，则会剥层过度而出现剥层失败，导致失效案例无法继续分析，剥层质量的好坏，直接影响对失效芯片的准确分析，剥层的速度及效果直接影响到失效分析工作的效率与质量。
为了提高剥层的效率及效果，现有技术中还采用聚焦离子束进行剥层，利用聚焦离子束对芯片表面的轰击作用，将芯片中多层金属结构中的金属层、介质层、氧化层、氮化钽阻挡层等材质逐层剥层去除，该方法可以减少传统剥层过程中干法、湿法或研磨多种方法的交替使用带来的难以避免的损伤。但是聚焦离子束通常需采用Ga+源作为离子源，Ga+源成本高，且使用寿命较短，限制了聚焦离子束剥层的应用；更重要的是，聚焦离子束的束斑大小为nm级，采用过于集中的高能量轰击芯片表面，剥层精度难以控制，容易对目标分析区域造成的损伤，导致后续的分析工作难以继续，且nm级的束斑可加工的面积非常有限，限制了失效分析工作效率的提高。
发明内容
基于此，有必要提供一种高精度、高效率的芯片失效分析过程中的剥层方法。
一种芯片失效分析过程中的剥层方法，包括如下步骤：
(1)提供芯片，所述芯片具有多层结构，且包括至少一层目标分析层，所述目标分析层包括待分析区域；
(2)利用离子束自所述芯片的表面开始进行剥层处理，去除所述目标分析层之上的一层或多层，露出所述待分析区域，即可，其中，所述离子束包括至少一束宽束离子束，即非聚焦型离子束，束斑直径不小于1mm。
所述待分析区域可根据芯片可能失效的位置或区域进行选定。
在其中一个实施例中，所述离子束由三束宽束离子束交汇形成，束斑直径为1-3mm。
在其中一个实施例中，所述离子束为氩离子束。
在其中一个实施例中，所述芯片包括依次层叠于衬底上的扩散阻挡层、若干层交替层叠的金属层和氧化层、表面金属层以及钝化层，其中，所述金属层的层数大于等于1层，所述目标分析层选自所述衬底、扩散阻挡层、金属层、氧化层和表面金属层中的一层或多层。其中，若干层金属层和氧化层交替层叠，故二者的层数相同。
在其中一个实施例中，利用所述离子束对所述金属层或表面金属层进行剥层处理的工艺如下：
所述金属层或表面金属层的厚度为200-1000nm，离子束能量为4-6kV、离子束与所述芯片表面的夹角为3-5°。
在其中一个实施例中，利用所述离子束对所述钝化层或氧化层进行剥层处理的工艺如下：
所述钝化层或氧化层的厚度为70-1500nm，离子束能量为4-10kV、离子束与所述芯片表面的夹角为3-5°。
在其中一个实施例中，利用所述离子束对所述扩散阻挡层进行剥层处理的工艺如下：
所述扩散阻挡层的厚度为20-50nm，离子束能量为4.5-6kV、离子束与所述芯片表面的夹角为2-3°。
在上述各层的剥层工艺参数范围内，可根据具体厚度进行离子束能量与夹角的调整，厚度较厚时，可采用较大能量的离子束与较大的夹角，反之亦反，研磨时间可根据观察是否研磨到位进行确定，优选为10-40分钟。
在其中一个实施例中，所述金属层的层数大于等于1层，且小于等于6层。
在其中一个实施例中，还包括参考样品制作步骤：取与所述芯片同批的参考芯片，利用离子束切割或者化学机械抛光的方法制作芯片剖面，得所述参考样品，获取所述参考样品中多层结构的截面参数(如层数及各层的厚度)，为所述芯片的剥层处理提供参考。
在其中一个实施例中，所述剥层处理过程中，所述芯片以旋转和/或左右平移的方式活动，并采用高放大倍率显微镜监控所述剥层处理的进度。由此减少离子束过度集中的对芯片进行轰击，造成损伤，剥层加工面更加大且均匀；采用高放大倍率显微镜实时监控剥层进度，确保剥层区域的大小、深度可控，避免过度剥层或者剥层不足。
与现有技术相比，本发明具有以下有益效果：
(1)本发明所述芯片失效分析过程中的剥层方法，利用至少一束宽束离子束形成的离子束对芯片进行平面研磨，实现对芯片中多层结构的逐层剥层去除，该离子束的束斑直径不小于1mm，获得较为均一的剥层加工面，避免了单束的高能聚焦离子束直接打在芯片表面，造成目标分析区域的损伤，有效提高了剥层的精度，同时还扩大了加工范围，提高剥层效率；
(2)该剥层过程中，采用离子束直接针对目标分析区域上的材料从表面开始去除，不会对芯片的其他部位造成影响，芯片的整体完整，可以再次对芯片的其它部位进行进一步剥层以及失效分析；
(3)相比现有的聚焦离子束剥层方法所用的Ga+源(单价为3万元/个，一个离子源的使用时间约8000小时(不到1年))，本发明剥层方法所涉及的耗材为氩气(一瓶约为500元，可用2年半左右)，较大的降低了失效分析的成本。
(4)本发明剥层方法步骤简单，耗时短，操作可控性高。
附图说明
图1为本发明的芯片失效分析过程中的剥层方法流程图；
图2为本发明一实施例中第N层金属上的钝化层的表面结构示意图；
图3为本发明一实施例中剥层后得到的第N金属层的表面结构示意图；
图4为本发明一实施例中剥层后得到的第N-1金属层的表面结构示意图；
图5为本发明一实施例中剥层后得到的第N-1金属层的表面结构局部放大图。
具体实施方式
以下结合具体实施例对本发明的芯片失效分析过程中的剥层方法作进一步详细的说明。
本实施例一种芯片失效分析过程中的剥层方法，流程图见图1，具体包括如下步骤：
步骤1：提供待分析芯片，芯片包括自上而下制备于衬底上的第N金属层上的钝化层、第N金属层、第N-1金属层上的氧化层、第N-1金属层、第N-2金属层上的氧化层……第二金属层、第一金属层、第一金属层下方的氮化钽扩散阻挡层，其中，N＝6，确定芯片上的目标分析层，并选定该目标分析层上的待分析区域；
步骤2：取与上述待分析芯片同批的另一芯片作为参考芯片，利用离子束切割或者化学机械抛光的方法制作芯片剖面，获得参考芯片中各层次互连结构的截面参数，即层数及各层的厚度，
此步骤可以为后续离子束平面研磨待分析芯片时的参数设定提供参考依据，提高剥层的可控性，可以理解的是，本方法也可以不进行该步骤，如果不进行，则在后续制样过程中，尽量在剥层过程中的观察次数多一些，也能够确保剥层效果；
步骤3：利用导电胶将待分析芯片粘贴在夹具上，根据所述待分析区域，利用离子束自待分析芯片的表面开始进行剥层处理，去除所述目标分析层之上的一层或多层，露出所述待分析区域，即可，其中，所述离子束由三束宽束氩离子束交汇形成，束斑直径约为2mm，剥层处理的工艺参数如下：
第N金属层上的钝化层厚度约为1390nm，表面结构如图2所示，采用9kV电压、离子束的倾斜角度(与芯片表面的夹角)约为4.5°，平面研磨时间30分钟，顺利将第N金属层上的钝化层去除，露出第N层金属层，表面结构如图3所示；
第N层金属层厚度约为942nm，采用5.5kV、离子束的倾斜角度(与芯片表面的夹角)约为4.5°、平面研磨时间20分钟；再结合采用5kV、离子束的倾斜角度(与芯片表面的夹角)约为4.5°，平面研磨时间10分钟，顺利将第N金属层及第N-1层金属层上的氧化层(厚度约682nm)分别去除，露出第N-1层金属层，表面结构如图4和5所示；
第N-1层金属层厚度约为434nm，采用5kV、离子束的倾斜角度(与芯片表面的夹角)约为3°、平面研磨时间10分钟；再结合采用5kV、离子束的倾斜角度(与芯片表面的夹角)约为3°，平面研磨时间10分钟，顺利将第N-1金属层及第N-2层金属层上的氧化层(厚度约600nm)分别去除，露出第N-2层金属层；
剥层处理过程中，所述芯片以360°旋转加左右平移的方式活动，同时利用高放大倍率显微镜(如扫描电子显微镜)监测平面研磨剥层进度；
步骤4：重复上述剥层处理，直至监测到剥层至目标分析层电路时停止离子束研磨，露出待分析区域，其中，针对氮化钽扩散阻挡层(厚度约45mm)的剥层工艺可具体如下：离子束能量为5kV、离子束与所述芯片表面的夹角为3°。
上述芯片失效分析过程中的剥层方法，离子束由三束宽束氩离子束交汇形成，可获得较为均一的剥层加工面，避免了单束的高能聚焦离子束直接打在芯片表面，造成目标分析区域的损伤，有效提高了剥层的精度，同时还扩大了加工范围，剥层效率高。
可以理解的是，由于待分析芯片除上述待分析区域外的其它部分均完整，因此重复上述步骤，即可根据需要对该待分析芯片的其它目标分析层和待分析区域进行剥层，完善对待分析芯片的失效分析。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种芯片失效分析过程中的剥层方法，其特征在于，包括如下步骤：
(1)提供芯片，所述芯片具有多层结构，且包括至少一层目标分析层，所述目标分析层包括待分析区域；
(2)利用离子束自所述芯片的表面开始进行剥层处理，去除所述目标分析层之上的一层或多层，露出所述待分析区域，即可，其中，所述离子束包括至少一束宽束离子束，束斑直径不小于1mm。
2.根据权利要求1所述的芯片失效分析过程中的剥层方法，其特征在于，所述离子束由三束宽束离子束交汇形成，束斑直径为1-3mm。
3.根据权利要求2所述的芯片失效分析过程中的剥层方法，其特征在于，所述离子束为氩离子束。
4.根据权利要求1所述的芯片失效分析过程中的剥层方法，其特征在于，所述芯片包括依次层叠于衬底上的扩散阻挡层、若干层交替层叠的金属层和氧化层、表面金属层以及钝化层，其中，所述金属层的层数大于等于1层，所述目标分析层选自所述衬底、扩散阻挡层、金属层、氧化层和表面金属层中的一层或多层。
5.根据权利要求4所述的芯片失效分析过程中的剥层方法，其特征在于，利用所述离子束对所述金属层或表面金属层进行剥层处理的工艺如下：
所述金属层或表面金属层的厚度为200-1000nm，离子束能量为4-6kV、离子束与所述芯片表面的夹角为3-5°。
6.根据权利要求4所述的芯片失效分析过程中的剥层方法，其特征在于，利用所述离子束对所述钝化层或氧化层进行剥层处理的工艺如下：
所述钝化层或氧化层的厚度为70-1500nm，离子束能量为4-10kV、离子束与所述芯片表面的夹角为3-5°。
7.根据权利要求4所述的芯片失效分析过程中的剥层方法，其特征在于，利用所述离子束对所述扩散阻挡层进行剥层处理的工艺如下：
所述扩散阻挡层的厚度为20-50nm，离子束能量为4.5-6kV、离子束与所述芯片表面的夹角为2-3°。
8.根据权利要求4所述的芯片失效分析过程中的剥层方法，其特征在于，所述金属层的层数大于等于1层，且小于等于6层。
9.根据权利要求1-8任一项所述的芯片失效分析过程中的剥层方法，其特征在于，还包括参考样品制作步骤：取与所述芯片同批的参考芯片，利用离子束切割或者化学机械抛光的方法制作芯片剖面，得所述参考样品，获取所述参考样品中多层结构的截面参数，为所述芯片的剥层处理提供参考。
10.根据权利要求1-8任一项所述的芯片失效分析过程中的剥层方法，其特征在于，所述剥层处理过程中，所述芯片以旋转和/或左右平移的方式活动，并采用高放大倍率显微镜监控所述剥层处理的进度。
CN201610211567.2A 2016-04-05 2016-04-05 芯片失效分析过程中的剥层方法 Pending CN105699149A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610211567.2A CN105699149A (zh) 2016-04-05 2016-04-05 芯片失效分析过程中的剥层方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610211567.2A CN105699149A (zh) 2016-04-05 2016-04-05 芯片失效分析过程中的剥层方法

Publications (1)

Publication Number Publication Date
CN105699149A true CN105699149A (zh) 2016-06-22

Family

ID=56219319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610211567.2A Pending CN105699149A (zh) 2016-04-05 2016-04-05 芯片失效分析过程中的剥层方法

Country Status (1)

Country Link
CN (1) CN105699149A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106596226A (zh) * 2016-12-21 2017-04-26 武汉新芯集成电路制造有限公司 三维mos存储芯片的样品制备方法及样品观测方法
CN106876296A (zh) * 2017-01-03 2017-06-20 航天科工防御技术研究试验中心 一种半导体器件失效定位方法
CN107093565A (zh) * 2017-04-07 2017-08-25 中国电子产品可靠性与环境试验研究所 倒装芯片封装的集成电路的修改方法
CN107507787A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种沟道孔的检测方法
CN108447796A (zh) * 2018-03-14 2018-08-24 中国空间技术研究院 一种半导体芯片结构参数分析方法
CN109148287A (zh) * 2018-08-14 2019-01-04 苏州芯联成软件有限公司 一种高阶芯片反向去层方法
CN109406555A (zh) * 2018-10-15 2019-03-01 上海华力微电子有限公司 一种样品去层次方法
CN111883453A (zh) * 2020-08-28 2020-11-03 长江存储科技有限责任公司 一种晶片的获取方法及半导体器件的失效分析方法
CN112179915A (zh) * 2019-07-04 2021-01-05 深圳长城开发科技股份有限公司 一种用于定位裸片内部损伤点的去除层次方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050001164A1 (en) * 2000-11-02 2005-01-06 Mitsuo Tokuda Method and apparatus for processing a micro sample
CN101236143A (zh) * 2008-02-25 2008-08-06 北京科技大学 一种离子束轰击制备扫描电子显微镜试样的方法
US20100025577A1 (en) * 2007-03-06 2010-02-04 Leica Mikrosysteme Gmbh Method for the production of a sample for electron microscopy
CN102237317A (zh) * 2010-04-29 2011-11-09 台湾积体电路制造股份有限公司 集成电路元件与封装组件
CN103499476A (zh) * 2013-09-30 2014-01-08 上海华力微电子有限公司 一种在芯片失效分析过程中去除层次的方法
CN103926266A (zh) * 2014-04-21 2014-07-16 武汉新芯集成电路制造有限公司 一种半导体结构的失效分析方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050001164A1 (en) * 2000-11-02 2005-01-06 Mitsuo Tokuda Method and apparatus for processing a micro sample
US20100025577A1 (en) * 2007-03-06 2010-02-04 Leica Mikrosysteme Gmbh Method for the production of a sample for electron microscopy
CN101236143A (zh) * 2008-02-25 2008-08-06 北京科技大学 一种离子束轰击制备扫描电子显微镜试样的方法
CN102237317A (zh) * 2010-04-29 2011-11-09 台湾积体电路制造股份有限公司 集成电路元件与封装组件
CN103499476A (zh) * 2013-09-30 2014-01-08 上海华力微电子有限公司 一种在芯片失效分析过程中去除层次的方法
CN103926266A (zh) * 2014-04-21 2014-07-16 武汉新芯集成电路制造有限公司 一种半导体结构的失效分析方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106596226A (zh) * 2016-12-21 2017-04-26 武汉新芯集成电路制造有限公司 三维mos存储芯片的样品制备方法及样品观测方法
CN106596226B (zh) * 2016-12-21 2019-08-23 武汉新芯集成电路制造有限公司 三维mos存储芯片的样品制备方法及样品观测方法
CN106876296A (zh) * 2017-01-03 2017-06-20 航天科工防御技术研究试验中心 一种半导体器件失效定位方法
CN107093565A (zh) * 2017-04-07 2017-08-25 中国电子产品可靠性与环境试验研究所 倒装芯片封装的集成电路的修改方法
CN107507787A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种沟道孔的检测方法
CN108447796A (zh) * 2018-03-14 2018-08-24 中国空间技术研究院 一种半导体芯片结构参数分析方法
CN109148287B (zh) * 2018-08-14 2021-01-26 苏州芯联成软件有限公司 一种高阶芯片反向去层方法
CN109148287A (zh) * 2018-08-14 2019-01-04 苏州芯联成软件有限公司 一种高阶芯片反向去层方法
CN109406555A (zh) * 2018-10-15 2019-03-01 上海华力微电子有限公司 一种样品去层次方法
CN109406555B (zh) * 2018-10-15 2021-12-07 上海华力微电子有限公司 一种样品去层次方法
CN112179915A (zh) * 2019-07-04 2021-01-05 深圳长城开发科技股份有限公司 一种用于定位裸片内部损伤点的去除层次方法
CN111883453A (zh) * 2020-08-28 2020-11-03 长江存储科技有限责任公司 一种晶片的获取方法及半导体器件的失效分析方法
CN111883453B (zh) * 2020-08-28 2021-11-12 长江存储科技有限责任公司 一种晶片的获取方法及半导体器件的失效分析方法

Similar Documents

Publication Publication Date Title
CN105699149A (zh) 芯片失效分析过程中的剥层方法
CN109406555B (zh) 一种样品去层次方法
CN102023108A (zh) 透射电子显微镜样品的制备方法
US20140073224A1 (en) Method for processing edge surface and edge surface processing apparatus
WO2009154975A1 (en) Method to create three-dimensional images of semiconductor structures using a focused ion beam device and a scanning electron microscope
KR20180132546A (ko) 평면 뷰 라멜라 제조를 위한 면상 기체-보조된 에칭
CN105699875A (zh) 多层铜互连布线结构的检测方法
Rebhan et al. Analytical methods used for low temperature Cu–Cu wafer bonding process evaluation
CN105928767A (zh) 含镍钢ebsd分析用样品的制备方法
CN104795340A (zh) 一种Flash产品的ONO薄膜缺陷的失效分析方法
US7355176B2 (en) Method of forming TEM specimen and related protection layer
US20140253137A1 (en) Test pattern design for semiconductor devices and method of utilizing thereof
CN113030674A (zh) 用于失效分析的样品的处理方法及失效分析方法
CN114813808B (zh) 一种半导体芯片截面结构的检测方法
US7745236B2 (en) Floating gate process methodology
US7691737B2 (en) Copper process methodology
CN109883365B (zh) 晶粒层厚度测量方法及晶粒层异常的判断方法
CN103940643A (zh) Tsv样品的制备方法
CN107731746B (zh) 防止钨栓塞腐蚀的半导体特性分析方法
Nowakowski et al. Advances in large-area microelectronic device deprocessing for physical failure analyses and quality control
Shi et al. Single & multi beam laser grooving process parameter development and die strength characterization for 40nm node low-K/ULK wafer
JP2002246339A (ja) 半導体装置の製造方法
Nowakowski et al. An innovative technique for large-scale delayering of semiconductor devices with nanometric-scale surface flatness
Shi et al. Multi beam laser grooving process parameter development and die strength characterization for 40nm node low-K/ULK wafer
Tuček et al. Laser Ablation for Throughput Increase in Large Volume Semiconductor Failure Analysis Tasks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160622