CN111883453B - 一种晶片的获取方法及半导体器件的失效分析方法 - Google Patents

一种晶片的获取方法及半导体器件的失效分析方法 Download PDF

Info

Publication number
CN111883453B
CN111883453B CN202010888606.9A CN202010888606A CN111883453B CN 111883453 B CN111883453 B CN 111883453B CN 202010888606 A CN202010888606 A CN 202010888606A CN 111883453 B CN111883453 B CN 111883453B
Authority
CN
China
Prior art keywords
wafer
target wafer
target
semiconductor device
adopting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010888606.9A
Other languages
English (en)
Other versions
CN111883453A (zh
Inventor
卢倩文
杜晓琼
仝金雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010888606.9A priority Critical patent/CN111883453B/zh
Publication of CN111883453A publication Critical patent/CN111883453A/zh
Application granted granted Critical
Publication of CN111883453B publication Critical patent/CN111883453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本申请实施例公开了一种晶片的获取方法及半导体器件的失效分析方法，其中，所述晶片的获取方法包括：在半导体器件中的至少两个堆叠的封装晶片中，确定出目标晶片；采用第一去除工艺，对位于所述目标晶片第一侧的封装晶片进行去除处理，并保留与所述目标晶片第一侧相邻的封装晶片的部分结构作为牺牲层，以覆盖所述目标晶片的第一侧；采用刻蚀工艺去除所述牺牲层；采用第二去除工艺，对位于所述目标晶片第二侧的结构进行去除处理，直至暴露出所述目标晶片第二侧的表面为止，以获取到处理后的目标晶片，其中，所述第一侧和所述第二侧为所述目标晶片沿堆叠方向的两侧。

Description

一种晶片的获取方法及半导体器件的失效分析方法
技术领域
本申请实施例涉及半导体技术领域，涉及但不限于一种晶片的获取方法及半导体器件的失效分析方法。
背景技术
在对半导体器件进行失效分析时，如果电学性能失效分析(Electrical FailureAnalysis，EFA)已经定位到其中某一个晶片失效，完整无损地获取失效的目标晶片是失效分析的最基本前提。
相关技术中是通过采用钻石砂纸从半导体器件的背面研磨至目标晶片的硅衬底露出，再从半导体器件的正面研磨至目标晶片正表面的金球露出的方式，来获取目标晶片的。
然而，相关技术中采用钻石砂纸研磨的方式，容易在目标晶片的硅衬底上造成划痕，且整个研磨过程减小了目标晶片的厚度，在后续处理过程中目标晶片极易沿着划痕碎裂；进一步地，相关技术中在获取目标晶片的过程中，必须抛光晶背，而抛光晶背的过程使得目标晶片处理的可控程度降低，且多次抛光过程进一步减薄了目标晶片，增加了目标晶片碎裂的风险。
发明内容
有鉴于此，本申请实施例提供一种晶片的获取方法及半导体器件的失效分析方法，通过手动研磨和化学刻蚀相结合的方法，能够从半导体器件中获取到完整无损的单个晶片。
本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种晶片的获取方法，所述方法包括：
在半导体器件中的至少两个堆叠的封装晶片中，确定出目标晶片；
采用第一去除工艺，对位于所述目标晶片第一侧的封装晶片进行去除处理，并保留与所述目标晶片第一侧相邻的封装晶片的部分结构作为牺牲层，以覆盖所述目标晶片的第一侧；
采用刻蚀工艺去除所述牺牲层；
采用第二去除工艺，对位于所述目标晶片第二侧的结构进行去除处理，直至暴露出所述目标晶片第二侧的表面为止，以获取到处理后的目标晶片，其中，所述第一侧和所述第二侧为所述目标晶片沿堆叠方向的两侧。
在其他实施例中，所述第一去除工艺和所述第二去除工艺均为研磨处理工艺。
在其他实施例中，所述封装晶片依次堆叠于基板上；
所述目标晶片的第一侧为靠近所述基板的一侧，所述目标晶片的第二侧为远离所述基板的一侧。
在其他实施例中，所述封装晶片包括晶圆结构和位于所述晶圆结构上的钝化层，所述牺牲层包括：所述钝化层和预设厚度的所述晶圆结构；所述预设厚度大于等于0。
在其他实施例中，所述采用刻蚀工艺去除所述牺牲层，包括：
采用等离子刻蚀工艺完全去除所述预设厚度的晶圆结构；
采用湿法刻蚀工艺完全去除所述钝化层。
在其他实施例中，所述方法还包括：在对位于所述目标晶片第二侧的结构进行去除处理之前，以及在去除所述牺牲层后，将所述目标晶片的第一侧固定于载物板上。
在其他实施例中，所述牺牲层与所述目标晶片之间具有缓冲层，所述缓冲层用于提供对所述目标晶片的支撑作用；所述缓冲层至少包括：聚酰亚胺保护膜。
在其他实施例中，所述缓冲层与所述目标晶片之间具有粘结层，所述粘结层用于连接所述相邻的封装晶片与所述目标晶片。
在其他实施例中，所述在半导体器件中的至少两个堆叠的封装晶片中，确定出目标晶片，包括：
采用电学性能失效分析法，对所述半导体器件进行失效定位分析，以确定出失效晶片；
将所述失效晶片，确定为所述目标晶片。
在其他实施例中，所述对位于所述目标晶片第二侧的结构进行去除处理，直至暴露出所述目标晶片第二侧的表面为止，包括：
对位于所述目标晶片第二侧的封装晶片进行所述去除处理，直至暴露出所述目标晶片第二侧表面的金球为止。
在其他实施例中，所述半导体器件包括三维存储器。
第二方面，本申请实施例还提供一种半导体器件的失效分析方法，包括：
在所述半导体器件中的至少两个堆叠的封装晶片中，通过上述晶片的获取方法获取待分析的目标晶片；
对获取的所述目标晶片进行失效分析。
本申请实施例提供一种晶片的获取方法及半导体器件的失效分析方法，其中，所述晶片的获取方法中，由于可以通过第一去除工艺，对位于所述目标晶片第一侧的封装晶片进行去除处理，并保留与所述目标晶片第一侧相邻的封装晶片的部分结构作为牺牲层，以覆盖所述目标晶片的第一侧；采用刻蚀工艺去除所述牺牲层；并通过第二去除工艺，对位于所述目标晶片第二侧的结构进行去除处理，直至暴露出所述目标晶片第二侧的表面为止，如此，可以在不对目标晶片的硅衬底产生划痕，且不会减小目标晶片的厚度的情况下，获取到完整无损的目标芯片，并且本申请实施例提供的获取晶片的方法无需抛光晶背，使得对目标晶片处理过程的可控度提高。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1A为相关技术中半导体器件的结构示意图；
图1B为相关技术中从半导体器件的背面研磨至目标晶片的硅衬底露出时半导体器件的结构示意图；
图1C为相关技术中获取的目标晶片的结构示意图；
图2为本申请实施例提供的晶片获取方法的实现流程示意图；
图3A为本申请实施例提供的半导体器件的剖面示意图；
图3B为本申请实施例提供的经过第一去除工艺处理后的半导体器件的结构示意图；
图3C为本申请实施例提供的经过第一去除工艺处理后的与目标晶片第一侧相邻的保留结构的局部放大图；
图3D为本申请实施例提供的去除牺牲层之后的与目标晶片第一侧相邻的保留结构的局部放大图；
图3E为本申请实施例提供的经过第二去除工艺处理后的半导体器件的结构示意图；
图4为本申请实施例提供的半导体器件中单个封装晶片的结构示意图；
图5为本申请实施例提供的晶片获取方法的实现流程示意图；
图6A为本申请实施例提供的经过第一去除工艺处理后的与目标晶片第一侧相邻的保留结构的示意图；
图6B为本申请实施例提供的经过第一步刻蚀处理后的与目标晶片第一侧相邻的保留结构的示意图；
图6C为本申请实施例提供的经过第二步刻蚀处理后的与目标晶片第一侧相邻的保留结构的示意图；
图7为本申请实施例提供的半导体器件的失效分析方法的实现流程示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般来说，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排他性的罗列，方法或者装置也可能包含其他的步骤或元素。
空间关系术语例如“在……上”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用，从而描述图中所示的一个元件或特征与其他元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。当元件或层被称为“在……上”、“与……相邻”或“连接到”其他元件或层时，其可以直接地在其他元件或层上、与之相邻或连接到其他元件或层，或者可以存在居间的元件或层。
在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
相关技术中，是通过钻石砂纸从半导体器件的背面研磨至失效的目标晶片的硅衬底露出，再使用钻石砂纸从半导体器件的正面研磨至目标晶片正表面的金球露出的方式，来获取单个目标晶片的。如图1A所示，为相关技术中半导体器件的结构示意图，所述半导体器件由8个晶片(10-1、10-2……10-8)堆叠而成，其中，每个晶片的正表面都具有金球，例如，晶片10-1表面具有金球11。所述半导体器件还包括基板12和位于每个晶片正表面的金球，当通过电学性能分析方法确认出所述半导体器件中的晶片10-6失效时，将所述晶片10-6确认为目标晶片。
图1B为相关技术中从半导体器件的背面研磨至目标晶片的硅衬底露出时半导体器件的结构示意图，当确定目标晶片10-6后，首先，通过钻石砂纸从半导体器件的背面研磨至目标晶片10-6的硅衬底露出时，停止研磨；其次，从半导体器件的正面研磨所述半导体器件，直至漏出所述目标晶片10-6正表面的金球13为止，这里，金球13与金球11的材质相同；如图1C所示，为相关技术中获取的目标晶片的结构示意图。
然而，相关技术中从半导体器件的背面用钻石砂纸磨至目标晶片的硅衬底露出的过程，容易在目标晶片的硅衬底上造成划痕，在后续处理过程中目标晶片极易沿着划痕碎裂；且从背面用钻石砂纸磨至目标晶片的硅衬底露出来，减小整个目标晶片的厚度，使得后续处理过程中目标晶片容易碎裂；进一步地，相关技术中在获取目标晶片的过程中，必须抛光晶背，而抛光晶背的过程使得目标晶片处理的可控程度降低，且多次抛光过程进一步减薄了目标晶片，增加了目标晶片碎裂的风险。
基于相关技术中获取目标晶片时存在的上述问题，本申请实施例提供一种获取晶片的方法，基于半导体器件的特殊结构，利用手动研磨及化学刻蚀相结合的方法，可以在不对目标晶片的硅衬底产生划痕，且不会减小目标晶片的厚度的情况下，获取到完整无损的目标芯片。
图2为本申请实施例提供的晶片获取方法的实现流程示意图，如图2所示，所述方法包括以下步骤：
步骤S201、在半导体器件中的至少两个堆叠的封装晶片中，确定出目标晶片。
在一实施例中，所述半导体器件中的封装晶片依次堆叠于基板上，如图3A所示，为本申请实施例提供的半导体器件的剖面示意图，所述半导体器件由八个封装晶片30-1、30-2……30-8堆叠在基板32上形成，这里，八个封装晶片可以是阶梯式的堆叠，也可以是垂直式的堆叠，本申请实施例中，以阶梯式堆叠为例进行说明。在其他实施例中，封装晶片的数量也可以大于八个或小于八个，在此不做限定。这里，每个封装晶片表面均沉积有金球，例如，封装晶片30-1表面的金球31；所述封装晶片是指通过金球键合等封装处理后的晶片。本申请实施例中的所述半导体器件可以是三维存储器。
本申请实施例中，所述基板32的材料可以选择硅(Si)、硅锗合金(SiGe)、碳化硅(SiC)、氧化铝(Al2O3)、氮化铝(AlN)、氧化锌(ZnO)、氧化镓(Ga2O3)、铝酸锂(LiAlO2)等中的一种。由于Si基板价格低廉，且易于掺杂，因此本实施例中可以选择Si作为基板32。
本申请实施例中，所述目标晶片是指组成所述半导体器件的封装晶片中，除最靠近基板的封装晶片(如图3A中的30-8)外的其它封装晶片中的至少一个，即对应图3A中的封装晶片30-1、30-3……30-7；本申请实施例中，确定所述目标晶片为30-4。
步骤S202、采用第一去除工艺，对位于所述目标晶片第一侧的封装晶片进行去除处理，并保留与所述目标晶片第一侧相邻的封装晶片的部分结构作为牺牲层，以覆盖所述目标晶片的第一侧。
其中，所述目标晶片的第一侧为沿封装晶片堆叠方向的一侧，如图3B所示，为本申请实施例提供的经过第一去除工艺处理后的半导体器件的结构示意图，采用第一去除工艺，对位于所述目标晶片30-4的第一侧的封装晶片30-5至30-8进行去除处理，并保留与所述目标晶片30-4第一侧相邻的封装晶片30-5的部分结构作为牺牲层，以覆盖所述目标晶片30-4的第一侧。
如图3C所示，为本申请实施例提供的经过第一去除工艺处理后的与目标晶片第一侧相邻的保留结构的局部放大图，即为图3B中椭圆虚线框部分结构的局部放大图。本申请实施例中，用30-5'来表示经过第一去除工艺处理后的与所述目标晶片第一侧相邻的保留结构，所述处理后的保留结构30-5'至少包括：牺牲层33。
请继续参见图3C，所述保留结构30-5'还包括：缓冲层34和粘结层35。所述缓冲层34位于所述牺牲层33与所述目标晶片30-4之间，所述缓冲层34用于提供对所述目标晶片30-4的支撑作用；所述缓冲层可以有效地阻滞电子的迁移，保护晶片，使得晶片具有较低的漏电流，并且所述缓冲层可以有效地防止晶片中位于所述缓冲层之下的各层的化学腐蚀和潮气侵蚀。本申请实施例中，所述缓冲层可以在一定程度上增加所述目标晶片的厚度，为防止获取过程中目标晶片由于太薄，而造成碎裂。这里，所述缓冲层34至少包括：聚酰亚胺保护膜。所述粘结层35位于所述缓冲层34与所述目标晶片30-4之间，所述粘结层35用于连接所述相邻的封装晶片30-5与所述目标晶片30-4。本申请实施例中，所述粘结层35至少包括：晶体粘结膜(DAF膜)。在本申请实施例中，在去除牺牲层33后，保留缓冲层34和粘结层35，以增加目标晶片的厚度，降低后期对目标晶片处理过程中目标晶片破裂的风险。
这里，所述第一去除工艺为研磨处理工艺，所述研磨处理工艺可以是采用砂纸研磨处理的工艺，也可以是化学机械抛光(Chemical Mechanical Polishing，CMP)工艺。
需要说明的是，本申请实施例中，所述目标晶片的第一侧是指所述目标晶片中靠近所述基板32的一侧(参考图3A所示)，所述与所述目标晶片的第一侧相邻的封装晶片是指位于所述目标晶片30-4和所述基板32之间的，与所述目标晶片相邻的封装晶片30-5。所述牺牲层33是所述相邻的封装晶片30-5中靠近所述目标晶片30-4的部分膜层。
本申请实施例中，在研磨处理过程中，当检测到靠近目标晶片的第一侧呈现特定的颜色时，停止研磨，这里，所述特定的颜色可以是灰黑色。
步骤S203、采用刻蚀工艺去除所述牺牲层。
如图3D所示，为本申请实施例提供的去除牺牲层之后的与目标晶片第一侧相邻的保留结构的局部放大图。本申请实施例中可以采用任意一种刻蚀工艺去除所述牺牲层33，例如，湿法刻蚀工艺或者干法刻蚀工艺等。
步骤S204、采用第二去除工艺，对位于所述目标晶片第二侧的结构进行去除处理，直至暴露出所述目标晶片第二侧的表面为止，以获取到处理后的目标晶片。
其中，所述目标晶片的第二侧为沿封装晶片堆叠方向的一侧，在一些实施例中，位于所述目标晶片第二侧的结构可以是封装晶片，也可以是其它封装结构，本申请实施例中，以位于所述目标晶片第二侧的结构为封装晶片为例进行说明。
在一些实施例中，所述对位于所述目标晶片第二侧的结构进行去除处理，直至暴露出所述目标晶片第二侧的表面为止，包括：对位于所述目标晶片第二侧的封装晶片进行所述去除处理，直至暴露出所述目标晶片第二侧表面的金球为止。
如图3E所示，为本申请实施例提供的经过第二去除工艺处理后的半导体器件的结构示意图，采用第二去除工艺，对位于所述目标晶片30-4的第二侧的封装晶片30-1、30-2和30-3进行去除处理，直至暴露出所述目标晶片30-4第二侧的表面的金球为止，这里，所述目标晶片的上表面存在有用于键合的金球36，所述金球36与所述金球31的材质相同，所述金球36可以采用光学显微镜进行检测。
这里，所述第二去除工艺也可以为研磨处理工艺，所述研磨处理工艺可以是采用砂纸研磨处理的工艺，也可以是CMP工艺。可以理解的，第二去除工艺也可为其他去除工艺，比如，先进行研磨处理工艺，再进行刻蚀工艺。
需要说明的是，本申请实施例中，所述目标晶片30-4的第二侧是指所述目标晶片中远离所述基板32的一侧(参考图3A所示)。
本申请实施例中，所述目标晶片的第一侧与所述第二侧相对，所述第一去除工艺与所述第二去除工艺可以均为研磨处理工艺。
在一些实施例中，所述封装晶片包括晶圆结构和位于所述晶圆结构上的钝化层，所述牺牲层33包括：预设厚度的晶圆结构331和钝化层332，所述预设厚度大于等于0；对应地，采用所述采用刻蚀工艺去除所述牺牲层，包括：
采用等离子刻蚀工艺完全去除所述预设厚度的晶圆结构；和，采用湿法刻蚀工艺完全去除所述钝化层。
这里，所述预设厚度在晶圆结构的初始厚度中的占比可以是0-1之间的任意数值，当所述预设厚度在所述初始厚度中的占比为0时，表示所述牺牲层完全由所述钝化层332组成；当所述预设厚度在所述初始厚度中的占比为1时，表示所述牺牲层由完整的晶圆结构331和钝化层332组成。本申请实施例中，当所述预设的厚度为0时，无需采用等离子刻蚀工艺去除所述预设厚度的晶圆结构。
在一些实施例中，等离子刻蚀工艺是一种干法刻蚀工艺，利用气压为10～1000帕的特定气体的辉光放电，产生能与所述预设厚度的晶圆结构331发生离子化学反应的分子或分子基团，生成可以挥发的产物，从而实现对所述预设厚度的晶圆结构331进行刻蚀。
在一些实施例中，湿法刻蚀工艺是通过刻蚀溶液对所述钝化层332进行刻蚀的工艺，本申请实施例中，所述刻蚀溶液包括硫酸溶液、盐酸溶液、浓硝酸溶液或者氢氟酸溶液。在刻蚀过程中，可以通过调整所述刻蚀液的浓度或者调整刻蚀的时间，来实现将所述钝化层332完全刻蚀掉。对于钝化层332表面不平整的位置，或者存在台阶结构的位置，可以通过延长刻蚀时间或者增大刻蚀液的浓度，来实现对台阶位置的完全刻蚀。
本申请实施例中，所述钝化层332包括：氮化硅层3321和氧化层3322，所述氮化硅层3321还可以包括一介电材料，例如含硅材料、含氮材料、含碳材料等。本实施例中，所述氮化硅层3321还可以选用碳氮化硅(SiCN)、碳化硅(SiC)、氧氟化硅(SiOF)、氮氧化硅(SiON)等材料。这里，所述氮化硅层3321用于保护晶片内部的结构，防止湿气进入晶片内部。所述氧化物层3322可以是氧化硅(SiO)等材料。
在一些实施例中，可以按照预设的速率对所述钝化层刻蚀预设的时间，以去除所述钝化层。所述预设速率为刻蚀时的刻蚀速率，所述刻蚀速率可以根据待刻蚀材料和刻蚀工艺来确定。例如，当采用湿法刻蚀工艺对所述钝化层进行刻蚀时，由于钝化层的材料是已知的，因此，可以根据钝化层的材料和刻蚀液的浓度来调整所述刻蚀速率，当需要较大的刻蚀速率时，可以通过增大刻蚀液的浓度来实现；当需要较小的刻蚀速率时，可以通过减小刻蚀液的浓度来实现。
在一些实施例中，所述预设的时间为刻蚀时的刻蚀时间，所述刻蚀时间也可以根据待刻蚀材料和刻蚀工艺来确定，例如，当采用湿法刻蚀工艺对所述钝化层进行刻蚀时，由于钝化层的材料是已知的，因此，可以根据钝化层的材料和刻蚀液的浓度来调整所述刻蚀时间，当需要减小刻蚀时间时，可以通过增大刻蚀液的浓度来实现；当需要增大的刻蚀时间时，可以通过减小刻蚀液的浓度来实现。
在一些实施例中，除了通过刻蚀时间和刻蚀速率来控制钝化层的刻蚀过程之外，还可以通过检测刻蚀后目标晶片第一侧的颜色来判断是否可以停止刻蚀。本申请实施例中，当目标晶片第一侧的颜色呈现预设颜色时，停止刻蚀。这里，预设的颜色可以是黄色。
本申请实施例提供的晶片的获取方法，首先，在半导体器件中的至少两个堆叠的封装晶片中，确定出目标晶片，采用第一去除工艺，对位于所述目标晶片第一侧的封装晶片进行去除处理，并保留与目标晶片第一侧相邻的封装晶片的部分结构作为牺牲层，以覆盖所述目标晶片的第一侧，采用刻蚀工艺去除所述牺牲层，并采用第二去除工艺，对位于所述目标晶片第二侧的结构进行去除处理，直至暴露出所述目标晶片第二侧的表面为止，以获取到处理后的目标晶片，如此，可以在不对目标晶片的硅衬底产生划痕，且不会减小目标晶片的厚度的情况下，获取到完整无损的目标芯片，并且本申请实施例提供的获取晶片的方法无需抛光晶背，使得对目标晶片处理过程的可控度提高。
如图4所示，为本申请实施例提供的半导体器件中单个封装晶片的结构示意图，所述单个封装晶片包括晶圆结构，所述晶圆结构包括：互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)晶圆44和阵列晶圆(Array wafer)43，其中，所述CMOS晶圆44和阵列晶圆43通过键合工艺连接。
所述CMOS晶圆44为电路区，用于实现封装晶片内部的电连接。所述Array晶圆43包括两部分，用于进行存储的存储区431和逻辑电路区432，所述存储区431中包括：贯穿阵列触点(Through Array Contact，TAC)4311和贯穿硅触点(Through Silicon Contact，TSC)4312，所述贯穿阵列触点和贯穿硅触点中填充有金属钨，用于实现存储区431与逻辑电路区432的电连接。所述逻辑电路区432与所述CMOS晶圆44中包含多个包括多个沟道孔(4321、4322……4324和441、442……445)，所述多个沟道孔中填充有金属材料铜，用于实现电路的连接功能。
本申请实施例中，所述单个封装晶片还包括：钝化层42，所述钝化层42位于所述Array晶圆43的一侧，且远离所述CMOS晶圆44，所述钝化层42由氧化物层422和氮化硅层421组成，所述钝化层42用于防止湿气等其他有害气体进入所述封装晶片的内部。当多个封装晶片堆叠时，封装晶片之间还包括：缓冲层41，所述缓冲层41位于所述钝化层42的一侧，且远离所述Array晶圆43，所述缓冲层41可以有效地阻滞电子的迁移，保护所述封装晶片。
在一些实施例中，当多个封装晶片堆叠时，两个相邻封装晶片之间还包括：粘结层40，所述粘结层40位于所述缓冲层41的一侧，且远离所述钝化层42，所述粘结层40用于连接两两相邻的封装晶片；所述粘结层40至少包括：晶体粘结膜。
图5为本申请实施例提供的晶片获取方法的实现流程示意图，如图5所示，所述方法包括以下步骤：
步骤S501、采用电学性能失效分析法，对所述半导体器件进行失效定位分析，以确定出失效晶片。
这里，所述电学性能失效分析法是一种非破坏性的失效分析方法，包括：电流-电压曲线测试、采用微光显微镜(Emission Microscope、EMMI)和Bitmap工具测试等。本申请实施例中，通过上述失效分析方法可以确定出所述半导体器件中的失效晶片。
步骤S502、将所述失效晶片，确定为所述目标晶片。
步骤S503、采用第一去除工艺，对位于所述目标晶片第一侧的封装晶片进行去除处理，并保留与所述目标晶片第一侧相邻的封装晶片的部分结构作为牺牲层，以覆盖所述目标晶片的第一侧。
如图6A所示，为本申请实施例提供的经过第一去除工艺处理后的与目标晶片第一侧相邻的保留结构的示意图，可以看出，所述保留结构包括：牺牲层62、缓冲层61和粘结层60。
本申请实施例中，首先通过钻石砂纸从所述目标晶片的第一侧研磨所述半导体器件，直至与所述目标晶片第一侧相邻的封装晶片的牺牲层62完全暴露出来为止，其中，所述牺牲层62包括：钝化层和预设厚度的晶圆结构623；所述钝化层由氮化物层621和氧化物层622组成。
步骤S504、采用刻蚀工艺去除所述牺牲层。
本申请实施例中，所述刻蚀工艺包括两个步骤：
第一步：当所述牺牲层包括预设厚度的晶圆结构623时，采用感应耦合等离子体刻蚀(Inductively Coupled Plasma，ICP)技术完全去除所述相邻封装晶片表面衬底硅；如图6B所示，为本申请实施例提供的经过第一步刻蚀处理后的与目标晶片第一侧相邻的保留结构的示意图。
第二步：将所述经过第一去除工艺并且经过ICP工艺去除衬底硅的半导体器件置于氢氟酸(Hydrofluoric Acid，HF)中浸泡预设时间段，以除去所述钝化层，如图6C所示，为本申请实施例提供的经过第二步刻蚀处理后的与目标晶片第一侧相邻的保留结构的示意图，这里，所述预设时间段可以是3分钟，也可以是7分钟。
在一些实施例中，当所述晶圆结构的预设厚度为0时，直接采用第二步刻蚀处理工艺去除所述钝化层即可。本申请实施例中，通过化学腐蚀的方法去除钝化层，使得所述目标晶片底部的缓冲层61的表面比较平整，不会产生台阶，有效地提高了所述目标晶片后续的使用率。
步骤S505、检测所述目标晶片第一侧的颜色。
步骤S506、判断所述目标晶片第一侧的颜色是否与预设的颜色相同或接近。
本申请实施例中，当所述目标晶片第一侧的颜色与预设的颜色相差较大时，执行步骤S507；当与所述目标晶片第一侧的颜色与预设的颜色相同或接近时，执行步骤S508。这里，所述预设的颜色可以是黄色。
步骤S507、继续进行刻蚀处理。
步骤S508、停止刻蚀。
步骤S509、将去除所述牺牲层之后的半导体器件中目标晶片的第一侧固定于载物板上。
这里，载物板可以是玻璃基板，也可以是陶瓷基板。本申请实施例中，在对位于所述目标晶片第二侧的结构进行去除处理之前，以及在去除所述牺牲层后，将所述目标晶片的第一侧固定于载物板上，
需要说明的是，可以采用热熔胶将所述去除牺牲层62之后的目标晶片的第一侧固定在载物板上。这里，热熔胶是一种可塑性的粘合剂，包括：聚酰胺(PA)、聚酯(PES)、聚乙烯(LOPE和HDPE)或聚酯酰胺(PEA)等。
本申请实施例中，将去除所述牺牲层62之后的目标晶片进行固定处理的目的是：防止后续在对位于所述目标晶片第二侧的结构进行去除处理时，导致目标晶片碎裂。
步骤S510、采用第二去除工艺，对位于所述目标晶片第二侧的结构进行去除处理，直至暴露出所述目标晶片第二侧的表面为止，以获取到处理后的目标晶片。
步骤S510的实施过程和实现的功能与上述实施例步骤S204的实施过程和实现的功能相同。
本申请实施例提供的晶片的获取方法，首先，通过电学性能失效分析方法在半导体器件中确定出失效晶片，并将所述失效晶片确定为目标晶片，其次，采用第一去除工艺和刻蚀工艺，对位于所述目标晶片第一侧的封装晶片进行去除处理，再次，将去除所述牺牲层之后的目标晶片的第一侧固定于载物板上，最后采用第二去除工艺，对位于所述目标晶片第二侧的结构进行去除处理，如此，可以防止后续在对位于所述目标晶片第二侧的结构进行去除处理时，导致目标晶片碎裂，获取到完整无损的目标芯片，并且本申请实施例提供的获取晶片的方法无需抛光晶背，使得对目标晶片处理过程的可控度提高。
图7为本申请实施例提供的半导体器件的失效分析方法的实现流程示意图，如图7所示，所述方法包括以下步骤：
步骤S701、在所述半导体器件中的至少两个堆叠的封装晶片中，确定出待分析的目标晶片。
在一些实施例中，步骤S701还可以通过以下步骤实现：
步骤S7011、采用电学性能失效分析法，对所述半导体器件进行失效定位分析，以在所述半导体器件中的至少两个堆叠的封装晶片中，确定出所述待分析的目标晶片。
本申请实施例中，所述电学性能失效分析方法是一种非破坏性的失效分析方法，通过所述电学性能失效分析方法，可以准确地定位出所述封装晶片中的失效晶片。
步骤S702、采用第一去除工艺，对位于所述目标晶片第一侧的封装晶片进行去除处理，并保留与所述目标晶片第一侧相邻的封装晶片的部分结构作为牺牲层，以覆盖所述目标晶片的第一侧。
步骤S703、采用刻蚀工艺去除所述牺牲层。
步骤S704、采用第二去除工艺，对位于所述目标晶片第二侧的结构进行去除处理，直至暴露出所述目标晶片第二侧的表面为止，以获取到处理后的目标晶片；其中，所述第一侧和所述第二侧为所述目标晶片沿堆叠方向的两侧。
在一些实施例中，所述第一去除工艺和所述第二去除工艺均为研磨处理工艺。
在一些实施例中，所述封装晶片依次堆叠于基板上，所述目标晶片的第一侧为靠近所述基板的一侧，所述目标晶片的第二侧为远离所述基板的一侧。
在一些实施例中，所述封装晶片包括晶圆结构和位于所述晶圆结构上的钝化层，所述牺牲层包括：预设厚度的所述晶圆结构和所述钝化层，所述预设厚度大于等于0。
在一些实施例中，所述采用刻蚀工艺去除所述牺牲层，包括：采用等离子刻蚀工艺完全去除所述预设厚度的晶圆结构；采用湿法刻蚀工艺完全去除所述钝化层。
在一些实施例中，所述方法还包括：在对位于所述目标晶片第二侧的结构进行去除处理之前，以及在去除所述牺牲层后，将所述目标晶片的第一侧固定于载物板上。
在一些实施例中，所述牺牲层与所述目标晶片之间具有缓冲层，所述缓冲层用于提供对所述目标晶片的支撑作用；所述缓冲层至少包括：聚酰亚胺保护膜。
在一些实施例中，所述缓冲层与所述目标晶片之间具有粘结层，所述粘结层用于连接所述相邻的封装晶片与所述目标晶片；所述粘结层至少包括：晶体粘结膜。
在一些实施例中，所述在所述半导体器件中的至少两个堆叠的封装晶片中，确定出目标晶片，包括：采用电学性能失效分析法，对所述半导体器件进行失效定位分析，以确定出失效晶片；将所述失效晶片，确定为所述目标晶片。
在一些实施例中，所述对位于所述目标晶片第二侧的结构进行去除处理，直至暴露出所述目标晶片第二侧的表面为止，包括：对位于所述目标晶片第二侧的封装晶片进行所述去除处理，直至暴露出所述目标晶片第二侧表面的金球为止。
在一些实施例中，所述半导体器件包括三维存储器结构的半导体器件。
在一些实施例中，所述方法还包括：在采用所述刻蚀工艺去除所述牺牲层的过程中，当检测到与所述第一侧相邻的封装晶片呈现预设颜色时，停止刻蚀。
本申请实施例中，获取处理后的目标晶片与上述任一实施例中所提供的晶片获取方法类似，请参照上述实施例的描述，这里不再赘述。
步骤S705、对获取的目标晶片进行失效分析。
本申请实施例中，当经过上述步骤处理后，可以获取到完整无损的目标晶片，因此，后续可以方便地对目标晶片进行失效分析，进而实现对整个半导体器件的失效分析。
本申请实施例提供的半导体器件的失效分析方法，首先，通过电学性能失效分析方法在半导体器件中确定出失效晶片，并将所述失效晶片确定为目标晶片，其次，采用多种去除处理工艺获取到完整无损的目标晶片，如此，可以通过对目标晶片的失效分析，进而快速方便地实现了对整个半导体器件的失效分析。
本领域内的技术人员应明白，本申请实施例的半导体器件及其形成方法的其他构成以及作用，对于本领域的技术人员而言都是已知的，为了减少冗余，本申请实施例不做赘述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同限定。

Claims (10)

1.一种晶片的获取方法，其特征在于，所述方法包括：
在半导体器件中的至少两个堆叠的封装晶片中，确定出目标晶片；
采用第一去除工艺，对位于所述目标晶片第一侧的封装晶片进行去除处理，并保留与所述目标晶片第一侧相邻的封装晶片的部分结构作为牺牲层，以覆盖所述目标晶片的第一侧；其中，所述牺牲层与所述目标晶片之间具有缓冲层，所述缓冲层至少包括：聚酰亚胺保护膜；
采用刻蚀工艺去除所述牺牲层；其中，去除所述牺牲层时，保留所述缓冲层；
采用第二去除工艺，对位于所述目标晶片第二侧的结构进行去除处理，直至暴露出所述目标晶片第二侧的表面为止，以获取到处理后的目标晶片，其中，所述封装晶片堆叠于基板上；所述目标晶片的第一侧为靠近所述基板的一侧，所述目标晶片的第二侧为远离所述基板的一侧。
2.根据权利要求1所述的方法，其特征在于，所述第一去除工艺和所述第二去除工艺均为研磨处理工艺。
3.根据权利要求1所述的方法，其特征在于，所述封装晶片包括晶圆结构和位于所述晶圆结构上的钝化层，所述牺牲层包括：所述钝化层和预设厚度的所述晶圆结构；所述预设厚度大于等于0。
4.根据权利要求3所述的方法，其特征在于，所述采用刻蚀工艺去除所述牺牲层，包括：
采用等离子刻蚀工艺完全去除所述预设厚度的晶圆结构；
采用湿法刻蚀工艺完全去除所述钝化层。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在对位于所述目标晶片第二侧的结构进行去除处理之前，以及在去除所述牺牲层后，将所述目标晶片的第一侧固定于载物板上。
6.根据权利要求1所述的方法，其特征在于，所述缓冲层与所述目标晶片之间具有粘结层，所述粘结层用于连接所述相邻的封装晶片与所述目标晶片。
7.根据权利要求1所述的方法，其特征在于，所述在半导体器件中的至少两个堆叠的封装晶片中，确定出目标晶片，包括：
采用电学性能失效分析法，对所述半导体器件进行失效定位分析，以确定出失效晶片；
将所述失效晶片，确定为所述目标晶片。
8.根据权利要求1所述的方法，其特征在于，所述对位于所述目标晶片第二侧的结构进行去除处理，直至暴露出所述目标晶片第二侧的表面为止，包括：
对位于所述目标晶片第二侧的封装晶片进行所述去除处理，直至暴露出所述目标晶片第二侧表面的金球为止。
9.根据权利要求1至8任一项所述的方法，其特征在于，所述半导体器件包括三维存储器。
10.一种半导体器件的失效分析方法，其特征在于，所述方法包括：
在所述半导体器件中的至少两个堆叠的封装晶片中，通过权利要求1至8任一项所述的晶片的获取方法获取待分析的目标晶片；
对获取的所述目标晶片进行失效分析。
CN202010888606.9A 2020-08-28 2020-08-28 一种晶片的获取方法及半导体器件的失效分析方法 Active CN111883453B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010888606.9A CN111883453B (zh) 2020-08-28 2020-08-28 一种晶片的获取方法及半导体器件的失效分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010888606.9A CN111883453B (zh) 2020-08-28 2020-08-28 一种晶片的获取方法及半导体器件的失效分析方法

Publications (2)

Publication Number Publication Date
CN111883453A CN111883453A (zh) 2020-11-03
CN111883453B true CN111883453B (zh) 2021-11-12

Family

ID=73198748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010888606.9A Active CN111883453B (zh) 2020-08-28 2020-08-28 一种晶片的获取方法及半导体器件的失效分析方法

Country Status (1)

Country Link
CN (1) CN111883453B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113030706B (zh) * 2021-03-12 2021-11-23 长江存储科技有限责任公司 失效分析样品的制作方法及失效分析样品

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358852B1 (en) * 2000-05-17 2002-03-19 Advanced Micro Devices, Inc. Decapsulation techniques for multi-chip (MCP) devices
CN102253325A (zh) * 2010-05-21 2011-11-23 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析方法
CN102254844A (zh) * 2010-05-21 2011-11-23 武汉新芯集成电路制造有限公司 一种存储器芯片位线失效分析方法
CN103358223A (zh) * 2012-03-26 2013-10-23 上海唯环网络科技有限公司 芯片研磨方法
CN104465315A (zh) * 2013-09-24 2015-03-25 工业和信息化部电子第五研究所 3d叠层芯片封装器件的芯片分离方法
CN104849643A (zh) * 2015-05-15 2015-08-19 上海华力微电子有限公司 一种提高芯片去层次时均匀度的方法
CN105699149A (zh) * 2016-04-05 2016-06-22 工业和信息化部电子第五研究所 芯片失效分析过程中的剥层方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358852B1 (en) * 2000-05-17 2002-03-19 Advanced Micro Devices, Inc. Decapsulation techniques for multi-chip (MCP) devices
CN102253325A (zh) * 2010-05-21 2011-11-23 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析方法
CN102254844A (zh) * 2010-05-21 2011-11-23 武汉新芯集成电路制造有限公司 一种存储器芯片位线失效分析方法
CN103358223A (zh) * 2012-03-26 2013-10-23 上海唯环网络科技有限公司 芯片研磨方法
CN104465315A (zh) * 2013-09-24 2015-03-25 工业和信息化部电子第五研究所 3d叠层芯片封装器件的芯片分离方法
CN104849643A (zh) * 2015-05-15 2015-08-19 上海华力微电子有限公司 一种提高芯片去层次时均匀度的方法
CN105699149A (zh) * 2016-04-05 2016-06-22 工业和信息化部电子第五研究所 芯片失效分析过程中的剥层方法

Also Published As

Publication number Publication date
CN111883453A (zh) 2020-11-03

Similar Documents

Publication Publication Date Title
US11848237B2 (en) Composite wafer, semiconductor device and electronic component
US7482251B1 (en) Etch before grind for semiconductor die singulation
TWI528433B (zh) 用於電漿切割半導體晶圓的方法與設備
JP6512454B2 (ja) 素子チップの製造方法
US7833895B2 (en) TSVS having chemically exposed TSV tips for integrated circuit devices
KR100589570B1 (ko) 반도체 장치의 제조 방법
US20130164939A1 (en) Method, apparatus for holding and treatment of a substrate
TWI248110B (en) Semiconductor device and manufacturing method thereof
US11688639B2 (en) Semiconductor device and method
CN113953689A (zh) 一种晶圆的切割方法
CN111883453B (zh) 一种晶片的获取方法及半导体器件的失效分析方法
CN114226984B (zh) 一种晶圆的切割方法
US9640451B2 (en) Wafer bonding structures and wafer processing methods
Chen et al. The evaluation of wafer thinning and singulating processes to enhance chip strength
US6358816B1 (en) Method for uniform polish in microelectronic device
JP2007208074A (ja) 半導体装置の製造方法
US9472467B2 (en) Manufacturing method of semiconductor device
JP6245376B2 (ja) 半導体装置の製造方法
US5789307A (en) Method of separating electronic devices contained in a carrier
Sandireddy et al. Advanced wafer thinning technologies to enable multichip packages
JP2005044901A (ja) 半導体ウェハ分割方法
CN101764075A (zh) 晶片背面缺陷的监测方法和系统
TWI788605B (zh) 晶圓的加工方法
Sheng et al. Ultra thinning of wafer for embedded module
JP2003059878A (ja) 半導体チップ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant