CN101764075A - 晶片背面缺陷的监测方法和系统 - Google Patents
晶片背面缺陷的监测方法和系统 Download PDFInfo
- Publication number
- CN101764075A CN101764075A CN200810208068A CN200810208068A CN101764075A CN 101764075 A CN101764075 A CN 101764075A CN 200810208068 A CN200810208068 A CN 200810208068A CN 200810208068 A CN200810208068 A CN 200810208068A CN 101764075 A CN101764075 A CN 101764075A
- Authority
- CN
- China
- Prior art keywords
- wafer
- quality
- treatment process
- defects
- loss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 128
- 230000007547 defect Effects 0.000 title claims abstract description 74
- 238000012544 monitoring process Methods 0.000 title claims abstract description 31
- 238000004140 cleaning Methods 0.000 claims description 41
- 238000012360 testing method Methods 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 28
- 238000012545 processing Methods 0.000 abstract description 11
- 235000012431 wafers Nutrition 0.000 description 223
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 239000002184 metal Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000006210 lotion Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000000246 remedial effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供一种晶片背面缺陷的监测方法和系统，所述方法包括：获取经一处理工艺前的晶片初始质量；测量经过所述处理工艺后的晶片质量；由所述晶片初始质量和经所述处理工艺后晶片质量，获取晶片质量损失值；当晶片质量损失值超过质量损失安全值时，将对应晶片从正常工艺流程中捡出。所述方法和系统能够避免晶片在基座或机械手上吸不牢而导致掉落、摔碎，进而提高制造工艺的可靠性。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种晶片背面缺陷的监测方法和系统。
背景技术
一般说来，半导体制造过程分为前段工艺(front end of line，FEOL)和后段工艺(back end of line，BEOL)，以90nm及其以下特征尺寸的半导体制造为例，所述前段工艺包括：阱区形成、热氧化、栅极形成和源漏注入等，所述后段工艺主要包括形成多层的金属互连层。
在半导体制造过程中，通常将晶片的一面作为工作面(称为正面)用于制作集成电路芯片，而基座或机械手上的吸盘吸在晶片的另一面(称为背面)，从而将晶片固定或在不同设备之间转移。
经过前段工艺后，晶片的背面一般均具有多层叠加的膜层，例如，图1所示为经过前段工艺后的晶片背面的剖面图，图中晶片10背面17朝上，并且未示出晶片正面18的半导体器件结构；如图所示，所述晶片10背面17的从表面自下而上为：多晶硅层20、氧化硅层30和氮化硅层40。上述晶片10背面17的叠加膜层均是在前段工艺过程中形成的，其中，多晶硅层20为栅极形成过程的产物，氧化硅层30为热氧化过程的产物，氮化硅层40为栅极保护层形成过程的产物。上述叠加的膜层在后段工艺中仍然保留，但是后段工艺中需要采用湿法清洗去除晶片背面17残留的金属，制作多层金属互连层就会多次进行湿法清洗，这一湿法清洗仅作用于晶片背面，而湿法清洗的洗液对晶片背面的所述叠加的膜层将造成腐蚀，严重时会形成较大的凹坑或凹槽状的缺陷。
后段工艺中形成的这些凹坑或凹槽状的缺陷，图2为晶片背面缺陷的显微照片，图中的缺陷为凹坑，这样的缺陷使晶片背面不平整，从而导致基座或机械手上的吸盘不能将晶片紧密吸合，引起实际的生产中经常发生晶片在基座或机械手上吸不牢的问题，影响了制造工艺的可靠性和准确性，严重时晶片掉落摔碎，导致产量的损失。
公开号为101090072A的中国专利申请提供一种晶片背面缺陷的移除方法，该方法包括：a，确定所述晶片背面各膜层厚度与组成；b，选用与所述晶片背面外露膜层相应的清洗液对其进行湿法刻蚀，去除该膜层；c，检查所述晶片背面缺陷是否被移除，若是，该晶片进入下道工序；否则转到步骤b。
除此以外，还可以采用机械研磨法去除晶片背面的膜层，进而消除背面缺陷，然而问题在于，并不是所有的晶片背面的缺陷都会导致晶片吸不牢，也就不需要去除所有晶片背面的膜层。无论是湿法刻蚀还是机械研磨，都增加了制造的工艺步骤，使产率降低，而且还会带来其他的问题，例如，对背面的膜层进行研磨时，正面要贴附在研磨盘上，难免会对晶片正面造成损伤。
发明内容
本发明解决的问题是提供一种晶片背面缺陷的监测方法和系统，能够避免晶片在基座或机械手上吸不牢而导致掉落、摔碎，进而提高制造工艺的可靠性。
为解决上述问题，本发明提供一种晶片背面缺陷的监测方法，包括：
获取经一处理工艺前的晶片初始质量；
测量经过所述处理工艺后的晶片质量；
由所述晶片初始质量和经所述处理工艺后晶片质量，获取晶片质量损失值；
当晶片质量损失值超过质量损失安全值时，将对应晶片从正常工艺流程中捡出。
所述晶片质量损失安全值获取方式包括：
提供一试验晶片，对所述试验晶片重复进行所述处理工艺，直到所述试验晶片背面形成能够使晶片与吸盘吸不牢的缺陷，将最后一次处理工艺前后所述试验晶片的质量损失设为质量损失的安全值。
所述处理工艺为湿法清洗。
所述晶片背面具有叠加的膜层，则将所述晶片从正常工艺流程中捡出后，还包括：去除所述捡出的晶片背面的叠加膜层。
所述去除捡出的晶片背面的叠加膜层采用湿法刻蚀或机械研磨。
相应的，本发明还提供一种晶片背面缺陷的监测系统，包括：
设置装置，测量装置，计算装置和控制装置；其中，
所述设置装置，用于设置晶片的初始质量和质量损失安全值；
所述测量装置，用于获取经处理工艺后晶片的质量并发送给所述计算装置；
所述计算装置，用于根据所述晶片初始质量和经所述处理工艺后晶片质量，获取晶片的质量损失值；
所述控制装置，用于判定晶片的质量损失值超过质量损失安全值时，将对应晶片从正常工艺流程中捡出。
还包括：去除装置，用于将从正常工艺流程中捡出的晶片的背面叠加膜层去除。
所述去除装置为湿法刻蚀装置或机械研磨装置。
与现有技术相比，上述技术方案具有以下优点：
晶片在经过前段工艺后背面形成叠加膜层，该叠加膜层在后段工艺中的重复的一处理工艺中被腐蚀形成缺陷，只有在多次重复所述处理工艺后，才会形成能够使晶片与机械手或基座上的吸盘吸不牢的缺陷，而这种缺陷的产生伴随着晶片质量损失的明显超出安全值，因此，所述晶片背面缺陷的监测方法和系统，通过测试每次处理工艺前后的质量，并由此得到晶片的质量损失值，将所述质量损失值与预先设定的质量损失安全值比较，当经过处理工艺后晶片质量损失值超过正常值时，将所述晶片从正常工艺流程中捡出，以避免晶片背面缺陷使晶片在基座或机械手上吸不牢而导致掉落、摔碎，进而提高制造工艺的可靠性。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为经过前段工艺后的晶片背面的剖面图；
图2为晶片背面缺陷的电子显微照片；
图3为实施例一中晶片背面缺陷监测方法的流程图；
图4为实施例一中湿法清洗次数与晶片质量损失值的关系图；
图5为实施例三中晶片背面缺陷的监测系统的示意图；
图6为实施例三中另一晶片背面缺陷的监测系统的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
集成电路制造的后段工艺中，形成的凹坑或凹槽状的缺陷使晶片背面不平整，从而导致基座或机械手上的吸盘不能将晶片紧密吸合，引起实际的生产中经常发生晶片在基座或机械手上吸不牢的问题，影响了制造工艺的可靠性和准确性，严重时晶片掉落摔碎，导致产量的损失。
采用机械研磨法或湿法刻蚀虽然可以去除晶片背面的膜层，进而消除背面缺陷，然而一方面影响生产效率，另一方面可能对晶片的正面造成损伤，事实上，并不是所有的晶片背面缺陷都会导致晶片在基座或机械手上吸不牢的问题，只有那些足够大的凹坑或凹槽对晶片的安全造成威胁，因此仅需消除这样的缺陷即可，不必去除每一晶片背面的膜层，但前提是从正常的工艺流程中的多个晶片中，先捡出背面缺陷超过安全值的晶片。
基于此，本发明的技术方案提供一种晶片背面缺陷的监测方法，包括：
获取经一处理工艺前的晶片初始质量；
测量经过所述处理工艺后的晶片质量；
由所述晶片初始质量和经所述处理工艺后晶片质量，获取晶片质量损失值；
当晶片质量损失值超过质量损失安全值时，将对应晶片从正常工艺流程中捡出。
所述晶片质量损失安全值获取方式包括：
提供一试验晶片，对所述试验晶片重复进行所述处理工艺，直到所述试验晶片背面形成能够使晶片与吸盘吸不牢的缺陷，将最后一次处理工艺前后所述试验晶片的质量损失设为质量损失的安全值。
所述处理工艺为湿法清洗。
所述晶片背面具有叠加的膜层，则将所述晶片从正常工艺流程中捡出后，还包括：去除所述捡出的晶片背面的叠加膜层。
所述去除捡出的晶片背面的叠加膜层采用湿法刻蚀或机械研磨。
相应的，本发明还提供一种晶片背面缺陷的监测系统，包括：
设置装置，测量装置，计算装置和控制装置；其中，
所述设置装置，用于设置晶片的初始质量和质量损失安全值；
所述测量装置，用于获取经处理工艺后晶片的质量并发送给所述计算装置；
所述计算装置，用于根据所述晶片初始质量和经所述处理工艺后晶片质量，获取晶片的质量损失值；
所述控制装置，用于判定晶片的质量损失值超过质量损失安全值时，将对应晶片从正常工艺流程中捡出。
所述系统还包括：去除装置，用于将从正常工艺流程中捡出的晶片的背面叠加膜层去除。
所述去除装置为湿法刻蚀装置或机械研磨装置。
下面给出所述晶片背面缺陷的监测方法的一个具体实施例。
实施例一
图3为本实施例中所述晶片背面缺陷的监测方法的流程图。
在集成电路制造的前段工艺中，晶片的正面用于制造集成电路中的半导体器件，作为半导体制造过程中的工作面，而所述晶片的背面在正面进行加工的过程中，被制造设备内的基座或机械手上的吸盘吸合，从而将所述晶片固定或在各个制造设备间转移。
虽然仅对晶片的正面进行加工，但是由于有些工艺不可避免的会涉及到晶片的背面，例如，在炉管内进行的栅极氧化层的工艺，在晶片的背面也会同时形成氧化层。
本实施例中，经过前段工艺的所述晶片的剖面图如图1所示，晶片10背面的叠加膜层自下而上包括：多晶硅层20、氧化硅层30和氮化硅层40。上述晶片10背面的叠加膜层均是在前段工艺过程中形成的，其中，多晶硅层20为栅极形成过程的产物，氧化硅层30为热氧化过程的产物，氮化硅层40为栅极保护层形成过程的产物。
发明人研究发现，在后段工艺中，所述叠加膜层可能在制造过程中形成缺陷，例如，形成每一层金属互连层时晶片背面通常要进行多次湿法清洗，以去除所述晶片背面的残余金属，而湿法清洗的洗液对晶片背面的所述叠加的膜层将造成腐蚀，集成电路通常都需要制造多层的金属互连层，也就会有十几次甚至几十次的湿法清洗，对晶片背面膜层的累积腐蚀导致缺陷的产生。
所述湿法清洗的洗液对所述晶片背面的叠加膜层中的各个膜层的腐蚀速率是不同的，例如，图1所示，洗液对多晶硅层20和氧化硅层30的腐蚀速率要大于对它们上面的氮化硅层40的腐蚀速率，洗液先接触并腐蚀氮化硅层40，而对于一个晶片而言，每次湿法清洗的过程对氮化硅层40的腐蚀都是一样的，每次腐蚀的缺陷基本差不多，而缺陷会导致晶片细微的质量损失，因此，每次湿法清洗前后晶片的质量损失应该差不多相同，而这时晶片背面膜层中的这些缺陷还不够大(见图1中的凹坑11)，不至于产生使吸盘洗不牢的问题。
而随着湿法清洗的次数累积，洗液对氮化硅层40的腐蚀累积，将导致缺陷例如凹坑或凹槽穿透该氮化硅层40，则再次进行湿法清洗时将腐蚀下层的多晶硅层20和氧化硅层30，由于洗液对它们的腐蚀速率较大，湿法清洗腐蚀的缺陷深度和面积增大(见图1中的凹坑12)，因此每次湿法清洗前后晶片的质量损失和之前有较明显的增加，这时晶片背面膜层中的这些缺陷容易导致吸盘对晶片吸不牢。
可见，湿法清洗对晶片背面的腐蚀穿透氮化硅膜层进入其下面的膜层后，形成的缺陷才会对吸盘吸附晶片产生不利影响，也就是说，晶片背面的缺陷中，例如凹坑11这样的小缺陷对吸盘吸附晶片的影响可以忽略，例如凹坑12这样的缺陷则需要及时发现，进行及时处理，而这两种缺陷的产生均伴随着晶片细微的质量损失，湿法清洗对晶片背面的腐蚀穿透氮化硅膜层，进入其下面的膜层时，晶片在清洗前后的质量损失将发生较明显的变化，以此为监测特征，通过监测每次湿法清洗前后的晶片质量的损失，即可监测出对晶片安全有威胁的缺陷(例如凹坑12)。
如图3所示，所述晶片背面缺陷的监测方法包括：
步骤S1，获取经一处理工艺前的晶片初始质量。预先设置晶片经一次所述处理工艺的质量损失安全值。
所述晶片例如为硅单晶片或其他半导体晶片，其背面具有在半导体制造前段工艺中形成的叠加膜层(参见图1)。
可以通过有限次的试验，预先确定晶片质量损失的安全值，所述晶片质量损失的安全值，即，缺陷穿透晶片背面叠加膜层最上一膜层之前，晶片经过每次处理工艺(例如湿法清洗)的质量损失。
具体的，所述获取晶片质量损失安全值的获取方式包括：
首先，提供一试验晶片，该试验晶片与正常的制造流程中大批量的晶片相同。
接着，对所述试验晶片重复进行一处理工艺，直到产生能够使晶片与吸盘吸不牢的缺陷。所述处理工艺与正常的制造流程中，会在晶片背面引起缺陷的处理工艺相同，工艺参数均一致。
获取每次所述处理工艺后的试验晶片的质量损失，将晶片背面形成能够使晶片与吸盘吸不牢的缺陷前那一次处理工艺的晶片质量损失作为安全值，也即最后一次进行处理工艺前后的质量损失值，从而获得晶片的质量损失安全值。
步骤S2，测量经过所述处理工艺后的晶片质量。
半导体制造的后段工艺主要是制作多层的金属互连层，以将各个半导体器件连接，随着集成度的提高，金属互连层的层数也越来越多，每一层金属互连层的制作工艺基本上都是重复的，这样就有多次重复的处理工艺，例如等离子体刻蚀、湿法清洗等，这些处理工艺均可能接触到所述晶片的非工作面，就可能在晶片背面引起缺陷，导致前述的晶片与基座或机械手上的吸盘的吸合不牢问题。
本实施例中，以湿法清洗为例，该湿法清洗是形成每一层金属互连层时用以去除所述晶片背面的残余金属，
具体的，在每次湿法清洗前的晶片的质量均可作为步骤S2中所述的晶片初始质量，而每次湿法清洗后再次测量晶片的质量，以上晶片质量的测量可采用Metryx质量测试仪。
步骤S3，由所述晶片初始质量和经所述处理工艺后的晶片质量，获取晶片质量损失值。
具体的，每次经过湿法清洗前的晶片质量(即所述初始质量)减去经所湿法清洗后晶片的质量，得到晶片湿法清洗前后的质量损失值。
步骤S4，判断晶片的质量损失值是否超过质量损失安全值，如果是，即当晶片质量损失值超过质量损失安全值时，将对应晶片从正常工艺流程中捡出。如果否，则继续对晶片进行正常的工艺流程。
所述的正常工艺流程是指例如90nm及其以下特征尺寸的半导体制造的后段工艺过程。
图4为本实施例中湿法清洗次数与晶片质量损失值的关系图，以正常工艺流程的一批晶片中的三个晶片(W1、W2、W3)为例，横坐标为湿法清洗的次数，纵坐标为每次湿法清洗前后对应的晶片质量损失值。如图4所示，在湿法清洗25次之前，每次湿法清洗前后晶片质量损失值基本相同，平均约为70微克，超过25次之后，晶片的质量损失值开始增加，如果最初设定的质量损失安全值为200微克，通过比较晶片的质量损失值与质量损失安全值，在第39次湿法清洗后，晶片W1、W2的质量损失值超过了质量损失安全值，则将所述晶片W1、W2从正常工艺流程中捡出，另行处理，以避免缺陷引起在设备基座或机械手上吸附不牢而影响工艺可靠性。
在本发明的另一实施例中，所述晶片背面缺陷的监测方法还可以包括对产生缺陷的补救措施，以提高产率。下面结合附图具体说明。
实施例二
本实施例所述晶片背面缺陷的监测方法与实施例一的区别在于，将所述晶片从正常工艺流程中捡出后，还包括：去除所述捡出的晶片背面的叠加膜层。
可选的，所述去除捡出的晶片背面的叠加膜层采用湿法刻蚀或机械研磨。
具体的，例如采用湿法刻蚀工艺将晶片背面的多晶硅层20、氧化硅层30和氮化硅层40(见图1)均腐蚀去除，获得光滑、平整的晶片背面，这样此晶片可以继续投入正常的半导体制造流程。
相对于实施例一，本实施例中所述的监测方法将捡出的有缺陷的晶片去除晶片后重新利用，而不是作为废片处理，从而能够提高产率，节省成本。
相对于传统的缺陷去除方法而言，本实施例中所述的监测方法不必对每一晶片背面的缺陷进行去除，只要监测正常工艺流程中各个晶片背面的缺陷，当缺陷足以威胁晶片的安全时(晶片质量损失超过质量损失安全值)，将晶片捡出，再通过去除晶片背面的叠加的膜层而将缺陷消除，从而能够在保证工艺可靠性的同时有效的提高生产效率。
下面给出本发明提供的晶片背面缺陷的监测系统的一个实施例。
实施例三
图5为本实施例中所述晶片背面缺陷的监测系统的示意图。
如图所示，所述系统包括：设置装置101，测量装置102，计算装置103和控制装置104；其中：
所述设置装置101，其输出端连接所述计算装置103的输入端，该设置装置101用于设置晶片的初始质量和质量损失安全值。
所述测量装置102，其输出端连接所述计算装置103的输入端，该测量装置102用于获取经处理工艺后晶片的质量并发送给所述计算装置103。
所述计算装置103，其输出端连接所述控制装置104的输入端，该计算装置103用于从所述设置装置101读取所述晶片的初始质量，由所述初始质量和经所述处理工艺后晶片的质量，获取晶片的质量损失值并发送给所述控制装置104。
所述控制装置104，其输入端连接所述计算装置103的输出端，该控制装置104用于从所述设置装置读取所述质量损失安全值，并判断晶片的质量损失值是否超过质量损失安全值，如果是，则将所述晶片从正常工艺流程中捡出；如果否，将所述晶片继续进行正常的工艺流程。
实施例一中所述晶片背面缺陷的监测方法适用于本实施中所述的系统。本实施例中所述的处理工艺与实施例一相同，所述测量装置102例如为Metryx质量测试仪。
在本实施例的另一晶片背面缺陷的监测系统中，还包括：用于去除从正常工艺流程中捡出的晶片背面叠加膜层的去除装置。
本实施例中另一晶片背面监测系统如图6所示，去除装置205与控制装置204连接，当控制装置将晶片捡出时，送入去除装置205，将晶片背面的叠加膜层去除，从而消除缺陷。而设置装置201，测量装置202，计算装置203和控制装置204的组成和连接关系均与图5所示的实施例相同。
可选的，所述去除装置为湿法刻蚀装置或机械研磨装置。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
需要说明的是，以上实施例中经过前段工艺后的晶片背面的叠加膜层为晶片背面自下而上的多晶硅层20、氧化硅层30和氮化硅层40(见图1)，除此以外，还可以为其他的叠加膜层，所述叠加膜层的组成由实际的前段工艺决定。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种晶片背面缺陷的监测方法，其特征在于，包括：
获取经一处理工艺前的晶片初始质量；
测量经过所述处理工艺后的晶片质量；
由所述晶片初始质量和经所述处理工艺后晶片质量，获取晶片质量损失值；
当晶片质量损失值超过质量损失安全值时，将对应晶片从正常工艺流程中捡出。
2.根据权利要求1所述的晶片背面缺陷的监测方法，其特征在于，所述晶片质量损失安全值获取方式包括：
提供一试验晶片，对所述试验晶片重复进行所述处理工艺，直到所述试验晶片背面形成能够使晶片与吸盘吸不牢的缺陷，将最后一次处理工艺前后所述试验晶片的质量损失设为质量损失的安全值。
3.根据权利要求1或2任一项所述的晶片背面缺陷的监测方法，其特征在于，所述处理工艺为湿法清洗。
4.根据权利要求1所述的晶片背面缺陷的监测方法，其特征在于，所述晶片背面具有叠加的膜层，则将所述晶片从正常工艺流程中捡出后，还包括：去除所述捡出的晶片背面的叠加膜层。
5.根据权利要求4所述的晶片背面缺陷的监测方法，其特征在于，所述去除捡出的晶片背面的叠加膜层采用湿法刻蚀或机械研磨。
6.一种晶片背面缺陷的监测系统，其特征在于，包括：设置装置，测量装置，计算装置和控制装置；其中，
所述设置装置，用于设置晶片的初始质量和质量损失安全值；
所述测量装置，用于获取经处理工艺后晶片的质量并发送给所述计算装置；
所述计算装置，用于根据所述晶片初始质量和经所述处理工艺后晶片质量，获取晶片的质量损失值；
所述控制装置，用于判定晶片的质量损失值超过质量损失安全值时，将对应晶片从正常工艺流程中捡出。
7.根据权利要求6所述晶片背面缺陷的监测系统，其特征在于，还包括：去除装置，用于将从正常工艺流程中捡出的晶片的背面叠加膜层去除。
8.根据权利要求7所述晶片背面缺陷的监测系统，其特征在于，所述去除装置为湿法刻蚀装置或机械研磨装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102080683A CN101764075B (zh) | 2008-12-25 | 2008-12-25 | 晶片背面缺陷的监测方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102080683A CN101764075B (zh) | 2008-12-25 | 2008-12-25 | 晶片背面缺陷的监测方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101764075A true CN101764075A (zh) | 2010-06-30 |
| CN101764075B CN101764075B (zh) | 2011-10-05 |
Family
ID=42495159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102080683A Expired - Fee Related CN101764075B (zh) | 2008-12-25 | 2008-12-25 | 晶片背面缺陷的监测方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101764075B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157578A (zh) * | 2014-08-26 | 2014-11-19 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
| CN104900552A (zh) * | 2014-03-06 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆完整性的侦测方法及晶圆导向器 |
| CN110767575A (zh) * | 2018-07-23 | 2020-02-07 | 细美事有限公司 | 用于处理基板的设备和方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6368881B1 (en) * | 2000-02-29 | 2002-04-09 | International Business Machines Corporation | Wafer thickness control during backside grind |
| US8257546B2 (en) * | 2003-04-11 | 2012-09-04 | Applied Materials, Inc. | Method and system for monitoring an etch process |
| CN100435291C (zh) * | 2006-06-12 | 2008-11-19 | 中芯国际集成电路制造(上海)有限公司 | 晶片背面缺陷的移除方法 |
| CN101206995B (zh) * | 2006-12-20 | 2010-05-19 | 中芯国际集成电路制造(上海)有限公司 | 监测晶圆托盘平整性的方法 |
-
2008
- 2008-12-25 CN CN2008102080683A patent/CN101764075B/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900552A (zh) * | 2014-03-06 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆完整性的侦测方法及晶圆导向器 |
| CN104157578A (zh) * | 2014-08-26 | 2014-11-19 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
| CN110767575A (zh) * | 2018-07-23 | 2020-02-07 | 细美事有限公司 | 用于处理基板的设备和方法 |
| CN110767575B (zh) * | 2018-07-23 | 2023-08-25 | 细美事有限公司 | 用于处理基板的设备和方法 |
| US11809158B2 (en) | 2018-07-23 | 2023-11-07 | Semes Co., Ltd. | Apparatus and method for treating substrate based on defect values of transfer paths |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101764075B (zh) | 2011-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11855064B2 (en) | Techniques for processing devices | |
| US11791307B2 (en) | DBI to SI bonding for simplified handle wafer | |
| US20220139869A1 (en) | Direct bonding methods and structures | |
| US7833895B2 (en) | TSVS having chemically exposed TSV tips for integrated circuit devices | |
| JP2020520118A (ja) | 処理された積層ダイ | |
| Suhard et al. | Demonstration of a collective hybrid die-to-wafer integration | |
| CN101657889A (zh) | 制备应变硅的清洁表面的改善的方法 | |
| CN101764075B (zh) | 晶片背面缺陷的监测方法和系统 | |
| Gao et al. | Die to wafer hybrid bonding for chiplet and heterogeneous integration: Die size effects evaluation-small die applications | |
| CN110718453A (zh) | 半导体器件及其制造方法 | |
| KR102599825B1 (ko) | Tsv 구조의 평탄화 공정 및 장치 | |
| CN111883453B (zh) | 一种晶片的获取方法及半导体器件的失效分析方法 | |
| CN111229685B (zh) | 一种集成电路铝焊盘晶体缺陷的去除方法 | |
| CN112435961A (zh) | 晶圆失效分析中的样品处理方法 | |
| JP2003309101A (ja) | 貼り合せ基板の製造方法 | |
| CN110335847B (zh) | 半导体器件及其制造方法 | |
| KR100954921B1 (ko) | 수직형 반도체 소자의 백메탈층 필링 테스트 방법 | |
| CN112490140B (zh) | 一种监测沟道通孔的开封方法 | |
| KR101185181B1 (ko) | 반도체 패키지의 검사방법 | |
| Zhao et al. | Demonstration of integrating post-thinning clean and TSV exposure recess etch into a wafer backside thinning process | |
| JP2001297957A (ja) | 化合物半導体ウェハ | |
| CN118571846A (zh) | 半导体器件及其制造方法 | |
| Leong et al. | Effects of applied loads, effective contact area and surface roughness on the dicing yield of 3D Cu bonded interconnects | |
| CN111710600A (zh) | 一种硅晶圆降低减薄翘曲的方法 | |
| KR100713343B1 (ko) | 소자 분리막 형성 공정에서의 미세 파티클 검출 및 제거방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111005 Termination date: 20181225 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |