KR102599825B1 - Tsv 구조의 평탄화 공정 및 장치 - Google Patents
Tsv 구조의 평탄화 공정 및 장치 Download PDFInfo
- Publication number
- KR102599825B1 KR102599825B1 KR1020187031089A KR20187031089A KR102599825B1 KR 102599825 B1 KR102599825 B1 KR 102599825B1 KR 1020187031089 A KR1020187031089 A KR 1020187031089A KR 20187031089 A KR20187031089 A KR 20187031089A KR 102599825 B1 KR102599825 B1 KR 102599825B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- barrier layer
- metal layer
- tsv structure
- recessed area
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 273
- 229910052751 metal Inorganic materials 0.000 claims abstract description 167
- 239000002184 metal Substances 0.000 claims abstract description 167
- 239000000758 substrate Substances 0.000 claims abstract description 163
- 230000004888 barrier function Effects 0.000 claims abstract description 145
- 239000000126 substance Substances 0.000 claims abstract description 97
- 238000007517 polishing process Methods 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims description 62
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 58
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 35
- 229910052802 copper Inorganic materials 0.000 claims description 35
- 239000010949 copper Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 30
- 239000000654 additive Substances 0.000 claims description 17
- 238000004140 cleaning Methods 0.000 claims description 14
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 238000005259 measurement Methods 0.000 claims 1
- 238000012546 transfer Methods 0.000 description 15
- 230000000737 periodic effect Effects 0.000 description 14
- 239000003792 electrolyte Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 241000724291 Tobacco streak virus Species 0.000 description 2
- 239000002894 chemical waste Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009428 plumbing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
Abstract
본 발명은 TSV 구조의 평탄화 공정 및 장치를 개시한다. TSV 구조는 기판 (101), 상기 기판 (101)에 형성된 비아 (102), 상기 기판 (101) 상에 형성된 산화물층 (103), 상기 산화물층 (103), 상기 비아 (102)의 하부 및 측벽 상에 형성된 배리어층 (104), 상기 비아 (102) 내에 그리고 상기 배리어층 (104) 상에 형성된 금속층 (105)을 포함한다. 상기 TSV 구조의 평탄화 공정은 기판의 비-리세스 영역상에 형성된 모든 금속층을 무-응력 연마 공정 (301)으로 제거하는 단계; 및 비-리세스 영역 상의 금속층 잔류물 및 배리어층을 화학적 습식 에칭 공정 (303) (305)으로 제거하는 단계를 포함한다.
Description
본 발명은 일반적으로 반도체 디바이스 제조에 관한 것이며, 보다 구체적으로는 TSV (스루-실리콘-비아(through-silicon-via)) 구조의 평탄화 공정(planarization process) 및 장치에 관한 것이다.
전자 산업의 급속한 발전에 따라, 소형-크기, 저전력 소모 및 높은 신뢰성에 대한 요구가 전자 제품에 불가피하게 되었다. 무어의 법칙(Moore's law)에 따르면, 집적 회로의 피처 크기(feature size)를 줄이는 것은 병목에 접근한다. 최근 몇 년 동안, 웨이퍼-레벨의 수직 소형화(wafer-level vertical miniaturization) 3D 스루-실리콘-비아 (through-silicon-via, TSV) 및 2.5D 인터포저 패키지 통합(interposer package integration)은 디자인, 공정 및 비용을 감소시킴으로써 무어의 법칙의 병목 현상을 해결할 수 있는 대체 방안이 되고 있다. 이에 따라, 구리의 높은 전도성, 우수한 일렉트로마이그레이션 저항성(electromigration resistance)으로 인해, TSV 또는 인터포저 제조시, 구리는 비아의 충전에 널리 사용된다.
통상적으로, 구리 금속층 디포지션(deposition) 및 평탄화 공정은 다음의 단계를 포함한다: PVD (물리 기상 디포지션(physical vapor deposition)), ECP (전기-화학적 도금(electro-chemical plating)), 어닐링, CMP (화학적-기계적-평탄화(chemical-mechanical-planarization)) 단계를 포함한다. TSV 또는 인터포저의 비아는 일반적으로 높은 애스펙트비(aspect ratio)를 갖는다. 깊은 비아를 보이드-없이 충전하기 위해, 두꺼운 상부퇴적(overburden) 구리층이 기판의 표면 상에 도금 공정에 의해 디포지트될 것이다. 따라서, 막대한 양의 구리층을 CMP로 제거해야 하므로, CMP 공정이 3D TSV 및 2.5D 인터포저 패키지 통합에서 가장 많은 비용을 초래한다. 예를 들어, 비아-미들(via-middle) 공정에서, CMP 공정은 총 비용의 35%를 차지한다. 반면, Cu와 Si 사이의 큰 CTE (열팽창 계수) 불일치는 웨이퍼 레벨 뒤틀림(warpage)으로 나타나는 응력(stress)을 유발한다. 응력은 Si층의 미세-균열(micro-crack), 캐리어의 이동성 변화 및 디바이스 결함을 추가로 유도한다. 어닐링 온도가 높을 수록, 그리고 상부퇴적 구리층이 두꺼울수록, 웨이퍼 레벨 뒤틀림이 높아진다는 것이 입증되었다. CMP 공정 동안, 기판은 CMP 헤드의 다운 프레스(down press)에 의해 편평해질 것이다. 외부의 기계적 압력은 기판 내부 응력과 충돌하여 기판 균열 또는 결함을 유도할 것이다. 종래 공정 경로가 최적화되고, 구리의 상부퇴적 두께가 어닐링 전에 최소화되어, CMP전에 기판 뒤틀림을 최소화하고 응력을 성공적으로 해제(release)할 수 있음에도 불구하고, 그러나, 3D TSV 또는 2.5D 인터포저의 급속한 산업화 여부는, 비용과 응력을 감소시키는 방안에 의존한다.
일 구현예에서, 본 발명은 TSV 구조의 평탄화 공정을 제공한다. TSV 구조는 기판, 상기 기판에 형성된 비아, 상기 기판 상에 형성된 산화물층, 상기 산화물층, 상기 비아의 하부(bottom) 및 측벽 상에 형성된 배리어층, 상기 비아 내에 그리고 상기 배리어층 상에 형성된 금속층을 포함한다. TSV 구조의 평탄화 공정은 기판의 비-리세스 영역(non-recessed area) 상에 형성된 모든 금속층을 무-응력 연마 공정(stress-free polishing process)으로 제거하는 단계; 및 상기 비-리세스 영역 상의 금속층 잔류물 및 상기 배리어층(barrier layer)을 화학적 습식 에칭 공정으로 제거하는 단계를 포함한다.
다른 구현예에서, 본 발명은 TSV 구조의 평탄화 공정을 제공한다. TSV 구조는 기판, 상기 기판에 형성된 비아, 상기 기판 상에 형성된 산화물층, 상기 산화물층, 상기 비아의 하부 및 측벽 상에 형성된 배리어층, 상기 비아 내에 그리고 상기 배리어층 상에 형성된 금속층을 포함한다. TSV 구조의 평탄화 공정은 기판의 비-리세스 영역 상의 금속층의 대부분을 무-응력 연마 공정으로 제거하여 비-리세스 영역 상에 금속층의 특정 두께를 유지하는 단계; 비-리세스 영역 상에 남아있는 금속층을 금속층 화학적 습식 에칭 공정으로 제거하는 단계; 및 비-리세스 영역 상의 금속층 잔류물 및 배리어층을 배리어층 화학적 습식 에칭 공정으로 제거하는 단계를 포함한다.
다른 구현예에서, 본 발명은 TSV 구조의 평탄화 공정을 제공한다. TSV 구조는 기판, 상기 기판에 형성된 비아, 상기 기판 상에 형성된 산화물층, 상기 산화물층, 상기 비아의 하부 및 측벽 상에 형성된 배리어층, 상기 비아 내에 그리고 상기 배리어층 상에 형성된 금속층을 포함한다. TSV 구조의 평탄화 공정은 기판의 비-리세스 영역 상에 형성된 모든 금속층을 무-응력 연마 공정으로 제거하는 단계; 비-리세스 영역 상의 금속층 잔류물을 화학적-기계적 평탄화 공정으로 제거하는 단계; 및 비-리세스 영역 상의 배리어층을 배리어층 화학적 습식 에칭 공정으로 제거하는 단계를 포함한다.
다른 구현예에서, 본 발명은 TSV 구조의 평탄화 공정을 제공한다. TSV 구조는 기판, 상기 기판에 형성된 비아, 상기 기판 상에 형성된 산화물층, 상기 산화물층, 상기 비아의 하부 및 측벽 상에 형성된 배리어층, 상기 비아 내에 그리고 상기 배리어층 상에 형성된 금속층을 포함한다. 상기 TSV 구조의 평탄화 공정은 상기 기판의 비-리세스 영역 상에 금속층의 대부분을 제거하여 상기 비-리세스 영역 상에 상기 금속층을 특정 두께로 유지하는 단계; 비-리세스 영역 상에 남아있는 잔류 금속층을 화학적-기계적 평탄화 공정으로 제거하는 단계; 및 비-리세스 영역 상의 금속층 잔류물 및 배리어층을 배리어층 화학적 습식 에칭 공정으로 제거하는 단계를 포함한다.
일 구현예에서, 본 발명은 TSV 구조의 평탄화 장치를 제공한다. TSV 구조는 기판, 상기 기판에 형성된 비아, 상기 기판 상에 형성된 산화물층, 상기 산화물층, 상기 비아의 하부 및 측벽 상에 형성된 배리어층, 상기 비아 내에 그리고 상기 배리어층 상에 형성된 금속층을 포함한다. TSV 구조의 평탄화 장치는 적어도 하나의 SFP 모듈, CMP 모듈 및 습식 에칭 모듈을 포함한다. 적어도 하나의 SFP 모듈은 기판의 비-리세스 영역 상의 금속층을 제거하기 위해, 무-응력 연마 공정을 기판에 적용하는데 사용된다. CMP 모듈은 비-리세스 영역 상의 금속층을 제거하기 위해, 기판에 화학적-기계적 평탄화 공정을 적용하는데 사용된다. 습식 에칭 모듈은 비-리세스 영역 상의 금속층 및/또는 배리어층을 제거하기 위해, 기판에 화학적 습식 에칭 공정을 적용하는데 사용된다.
비-리세스(non-recessed) 영역 상의 금속층 및 배리어층을 제거하기 위해 CMP 공정을 사용하는 종래의 TSV 구조의 평탄화 공정과 비교하여, 본 발명은 무-응력 연마 공정 및 화학적 습식 에칭 공정을 이용하여 비-리세스 영역 상의 금속층 및 배리어층을 응력-없이 제거하고, 단지 비아에 금속층과 배리어층을 유지하여, 금속층 디싱(dishing) 균일성을 향상시키고, 평탄화 공정 동안 응력을 감소시키고, 기판 미세-균열의 가능성을 최소화하고, CMP 공정 지속 시간 단축하고, 마지막으로 평탄화 공정 비용 감소시키고, 화학적 폐기물의 배출을 감소시킨다.
도 1은 평탄화 공정을 수행하기 전의 예시적인 TSV 구조를 나타내는 단면도이다.
도 2는 평탄화된 TSV 구조를 나타내는 단면도이다.
도 3은 본 발명의 일 구현예에 따른 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다.
도 4는 본 발명의 다른 구현예에 따른 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다.
도 5는 본 발명의 다른 구현예에 따른 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다.
도 6은 본 발명의 다른 구현예에 따른 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다.
도 7은 본 발명의 다른 구현예에 따른 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다.
도 8은 본 발명의 다른 구현예에 따른 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다.
도 9는 예시적인 습식 에칭 펄스 모드 레시피(recipe)를 나타낸다.
도 10은 본 발명에 따른 TSV 구조의 평탄화 장치를 나타내는 블록도이다.
도 11은 기판 이송 순서를 나타내는 블록도이다.
도 12는 다른 기판 이송 순서를 나타내는 블록도이다.
도 2는 평탄화된 TSV 구조를 나타내는 단면도이다.
도 3은 본 발명의 일 구현예에 따른 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다.
도 4는 본 발명의 다른 구현예에 따른 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다.
도 5는 본 발명의 다른 구현예에 따른 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다.
도 6은 본 발명의 다른 구현예에 따른 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다.
도 7은 본 발명의 다른 구현예에 따른 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다.
도 8은 본 발명의 다른 구현예에 따른 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다.
도 9는 예시적인 습식 에칭 펄스 모드 레시피(recipe)를 나타낸다.
도 10은 본 발명에 따른 TSV 구조의 평탄화 장치를 나타내는 블록도이다.
도 11은 기판 이송 순서를 나타내는 블록도이다.
도 12는 다른 기판 이송 순서를 나타내는 블록도이다.
TSV 구조를 형성하는 공정 순서는 일반적으로 다음 단계를 포함한다: 기판 (101)의 물질로 실리콘을 선택할 수 있는, 에칭에 의해 기판 (101)에 비아 (102)를 형성하는 단계; 산화물층 (103)의 물질로 이산화규소 (SiO2)를 선택할 수 있는, 플라즈마 강화 화학적 기상 디포지션 (plasma enhanced chemical vapor deposition, PECVD)에 의해 기판 (101) 상에 산화물층 (103)을 디포지트하는 단계; 배리어층 (104)의 물질로 티타늄 (Ti)을 선택할 수 있는, 물리적 기상 디포지션 (physical vapor deposition, PVD)에 의해 산화물층 (103), 비아 (102)의 하부 및 측벽 상에 배리어층 (104)을 디포지트하는 단계; 금속층 (105)의 물질로 구리를 선택할 수 있는, 전기화학적 도금에 의해 비아 (102)에 금속층 (105)을 디포지트하는 단계.
TSV 구조의 비아 (102)는 통상적으로 높은 애스펙트비를 가지므로, 따라서, 비아 (102) 내에 금속층 (105)을 보이드-없이(void-free) 디포지트하기 위해, 두꺼운 상부퇴적 금속층 (105)이 전기화학적 도금에 의해 배리어층 (104) 상에 디포지트된다. 도 1에 도시된 바와 같이, 평탄화 공정을 수행하기 전의 예시적인 TSV 구조가 도시된다. 비-리세스 (non-recessed) 영역 상에 디포지트된 금속층 (105)의 두께는 약 2㎛-4㎛이다. 금속층 (105)을 비아 (102) 내에 그리고 비-리세스 영역 상에 디포지트한 후, 후속 단계는 비-리세스 영역 상에 디포지트된 금속층 (105) 및 배리어층 (104)을 제거하는 것이다.
도 3에 대하여, 도 3은 본 발명의 일 구현예에 따른 비-리세스 영역 상에 형성된 금속층 (105) 및 배리어층 (104)을 제거하기 위한 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다. TSV 구조의 평탄화 공정은 다음 단계를 포함한다:
단계 301: 비-리세스 영역 상에 디포지트된 모든 금속층 (105)을 무-응력 연마 (stress-free polishing, SFP) 공정으로 제거하는 단계. 비아 (102) 내의 금속층 디싱은 SFP 오버 폴리싱 (over polishing)에 의해 제어된다. SFP 공정은 화학적-전기적 공정이다. 기판 (101)상의 금속층 (105)은 애노드이고 전해질 노즐은 캐소드이다. 금속층 (105)은 애노드와 캐소드 사이에 양의 전압(positive voltage)이 적용될 때, 접촉된 전해질에 의해 용해되고 연마된다. SFP 공정에 대한 보다 상세한 설명은, 2005년 2월 23일자로 출원된, 발명의 명칭이 "집적 회로 제조에서의 전해 연마 공정의 제거 속도 균일성 제어(controlling removal rate uniformity of an electropolishing process in integrated circuit fabrication)"인 미국 특허 출원 제10/590,460호를 참고할 수 있으며, 이의 전체 내용은 본원에 참고로 포함된다.
단계 303: 비-리세스 영역 상의 금속층 잔류물을 금속층 화학적 습식 에칭 공정으로 제거하는 단계. SFP 공정 후, 일부 금속층 잔류물이 비-리세스 영역 상의 배리어층 (104) 상에 남아있을 수 있다. 비-리세스 영역 상의 배리어층 (104) 상에 남아있는 금속층 잔류물을 제거하기 위해, 금속층 화학적 습식 에칭 공정이 금속층 잔류물을 제거하기 위해 적용된다. 금속층 (105)의 물질은 구리를 선택하는 것이 바람직하며, 이에 따라 구리 잔류물을 제거하기 위한 에칭제(etchant)는 주로 과산화수소 (H2O2), 첨가제 및 플루오르화 수소산(hydrofluoric acid)을 포함하고, 플루오르화 수소산의 농도는 2% 내지 10%이다. 습식 에칭 공정에서, 에칭제는 도 9에 도시된 바와 같이, 펄스 모드에서 기판의 표면으로 방출될 것이다. 하나의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합되며, 예를 들어, 먼저 10초의 화학적 습식 에칭이 기판에 적용되고, 그 후, 5초의 DIW가 기판에 적용된다. 복수의 주기적인 단계는 습식 에칭 공정 레시피를 형성한다. 주기적인 습식 에칭 공정은 리세스 영역 구리 디싱을 최적화 할 것이다. DIW는 리세스 영역을 충전하고 이 영역의 에칭 속도(etch rate)를 감소시킨다. 기판은 척 상에 고정되고, 척과 함께 회전된다. 습식 에칭 공정에 대한 유리한 기판 스핀 속도는 200RPM 내지 600RPM이다. 제거 프로파일은 스핀 속도와 관련된다. 더 높은 스핀 속도는 더 높은 기판 에지 제거 속도 및 더 낮은 기판 중심 제거 속도를 유도하며; 반대로, 더 낮은 스핀 속도는 더 낮은 기판 에지 제거 속도 및 더 높은 기판 중심 제거 속도를 유도한다. 또한, 에칭제 노즐은 공정 중에 움직일 수 있다. 에칭 속도는 노즐 스캔 속도 및 스캔 영역에 의해 영향을 받는다. 최적의 스캔 속도는 40mm/sec 내지 100mm/sec의 범위이다.
단계 305: 비-리세스 영역 상의 배리어층 (104)을 배리어층 화학적 습식 에칭 공정으로 제거하는 단계. 비-리세스 영역 상의 배리어층 (104)의 두께는 약 0.2㎛-0.5㎛이며, 이는 공정 요청에 의존한다. 배리어층 (104)의 재료는 Ti를 함유하고, 따라서, 배리어층 화학적 습식 에칭 공정을 위한 화학 물질은 주로 플루오르화 수소산 (HF) 및 첨가제를 함유하고, 플루오르화 수소산의 농도는 0.1% 내지 1%의 범위이다. 구리 습식 에칭 공정와 유사하게, 배리어층 습식 에칭 공정에서, 에칭제는 펄스 모드에서 기판의 표면으로 방출될 것이다. 도 9에 도시된 바와 같이, 하나의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합되며, 예를 들어, 먼저 10초의 화학적 습식 에칭이 기판에 적용되고, 그 후, 5초의 DIW가 기판에 적용된다. 복수의 주기적인 단계는 습식 에칭 공정 레시피를 형성한다. 주기적인 습식 에칭 공정은 리세스 영역의 측벽 상의 배리어층을 에칭에 대하여 최적화 할 것이다. DIW는 리세스 영역(recessed area) 내를 채우고 이 영역의 에칭 속도를 감소시킬 것이다. 기판은 척 상에 고정되고, 척과 함께 회전된다. 습식 에칭 공정에 대한 유리한 기판 스핀 속도는 200RPM 내지 600RPM이다. 제거 프로파일은 스핀 속도와 관련된다. 더 높은 스핀 속도는 더 높은 기판 에지 제거 속도 및 더 낮은 기판 중심 제거 속도를 유도하며; 반대로, 더 낮은 스핀 속도는 더 낮은 기판 에지 제거 속도 및 더 높은 기판 중심 제거 속도를 유도한다. 또한, 에칭제 노즐은 공정 중에 움직일 수 있다. 에칭 속도는 노즐 스캔 속도 및 스캔 영역에 의해 영향을 받는다. 최적의 스캔 속도는 40mm/sec 내지 100mm/sec의 범위이다.
비-리세스 영역 상의 배리어층 (104)이 배리어층 화학적 습식 에칭 공정에 의해 제거된 후, 배리어층 (104) 아래의 산화물층 (103)이 노출된다. 산화물층 (103)의 재료는 SiO2이고, 산화물층 (103)의 두께는 약 2㎛이다. 편평한 상부 표면이 달성되도록 하기 위해, 바람직하게, CMP 공정이 산화물층 (103)의 일부를 제거하도록 적용된다. 일반적으로, 산화물층 (103)의 제거 두께는 0.2㎛이다. CMP 공정은 산화물층 (103)과 구리 금속층 (105) 사이에 100:1과 같은 높은 선택성(selectivity)을 갖는다. CMP 공정은 비아 (102) 내의 구리 금속층 (105)의 조도(roughness)를 만회(recover)할 수 있다.
도 4에 대하여, 도 4는 본 발명의 다른 구현예에 따른 비-리세스 영역 상에 형성된 금속층 (105) 및 배리어층 (104)을 제거하기 위한 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다. TSV 구조의 평탄화 공정은 다음 단계를 포함한다:
단계 401: 비-리세스 영역 상에 디포지트된 모든 금속층 (105)을 무-응력 연마 (SFP) 공정으로 제거하는 단계. 비아 (102) 내의 금속층 디싱은 SFP 오버 폴리싱 (over polishing)에 의해 제어된다. SFP 공정은 화학적-전기적 공정이다. 기판 (101)상의 금속층 (105)은 애노드이고 전해질 노즐은 캐소드이다. 금속층 (105)은 애노드와 캐소드 사이에 양의 전압이 적용될 때, 접촉되는 전해질에 의해 용해되고 연마된다. SFP 공정에 대한 보다 상세한 설명은, 2005년 2월 23일자로 출원된, 발명의 명칭이 "집적 회로 제조에서의 전해 연마 공정의 제거 속도 균일성 제어"인 인 미국 특허 출원 제10/590,460호에 개시되어 있으며, 이의 전체 내용은 참고로 본원에 포함된다.
단계 403: 비-리세스 영역 상의 금속층 잔류물 및 배리어층 (104)을 배리어층 화학적 습식 에칭 공정으로 제거하는 단계. 일 구현예에서, 금속층 (105)의 재료는 구리이고, 배리어층 (104)의 재료는 Ti를 함유한다. 배리어층 화학적 습식 에칭 공정을 위한 화학 물질은 주로 플루오르화 수소산 (HF) 및 첨가제를 포함하며, 플루오르화 수소산의 농도는 0.1% 내지 1%의 범위이다. 배리어층 습식 에칭 공정에서, 에칭제는 펄스 모드에서 기판의 표면으로 방출될 것이다. 도 9에 도시된 바와 같이, 하나의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합되며, 예를 들어, 먼저, 10초의 화학적 습식 에칭이 기판에 적용되고, 그 후, 5초의 DIW가 기판에 적용된다. 복수의 주기적인 단계는 습식 에칭 공정 레시피를 형성한다. 주기적인 습식 에칭 공정은 리세스 영역의 측벽 상의 배리어층을 에칭에 대하여 최적화할 것이다. DIW는 리세스 영역을 충전하고 이 영역의 에칭 속도를 감소시킬 것이다. 기판은 척 상에 고정되고, 척과 함께 회전된다. 습식 에칭 공정에 대한 유리한 기판 스핀 속도는 200RPM 내지 600RPM이다. 제거 프로파일은 스핀 속도와 관련된다. 더 높은 스핀 속도는 더 높은 기판 에지 제거 속도와 더 낮은 기판 중심 제거 속도를 유도하며; 반대로, 더 낮은 스핀 속도는 더 낮은 기판 에지 제거 속도 및 더 높은 기판 중심 제거 속도를 유도한다. 또한, 에칭제 노즐은 공정 중에 움직일 수 있다. 에칭 속도는 노즐 스캔 속도 및 스캔 영역에 의해 영향을 받다. 최적의 스캔 속도는 40mm/sec 내지 100mm/sec의 범위이다.
비-리세스 영역 상의 금속층 잔류물 및 배리어층 (104)이 배리어층 화학적 습식 에칭 공정으로 제거된 후, 배리어층 (104) 아래의 산화물층 (103)이 노출된다. 산화물층 (103)의 재료는 SiO2이고, 산화물층 (103)의 두께는 약 2㎛이다. 편평한 상부 표면이 달성되도록, 바람직하게, CMP 공정이 산화물층 (103)의 일부를 제거하도록 적용된다. 일반적으로, 산화물층 (103)의 제거 두께는 0.2㎛이다. CMP 공정은 산화물층 (103)과 구리 금속층 (105) 사이에 100:1과 같은 높은 선택성을 갖는다. CMP 공정은 비아 (102) 내의 구리 금속층 (105)의 조도를 만회할 수 있다.
도 5에 대하여, 도 5는 본 발명의 다른 구현예에 따른 비-리세스 영역 상에 형성된 금속층 (105) 및 배리어층 (104)을 제거하기 위한 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다. TSV 구조의 평탄화 공정은 다음 단계를 포함한다:
단계 501: 비-리세스 영역 상의 금속층 (105)의 대부분을 SFP 공정으로 제거하여 비-리세스 영역 상에 약 0.2㎛-0.5㎛의 금속층 (105)을 남기는 단계. SFP 공정은 화학적-전기적 공정이다. 기판 (101) 상의 금속층 (105)은 애노드이고 전해질 노즐은 캐소드이다. 금속층 (105)은 애노드와 캐소드 사이에 양의 전압이 적용될 때, 접촉된 전해질에 의해 용해되고 연마된다. SFP 공정에 대한 보다 상세한 설명은, 2005년 2월 23일자로 출원된, 발명의 명칭이 "집적 회로 제조에서의 전해 연마 공정의 제거 속도 균일성 제어"인 미국 특허 출원 제10/590,460호를 참조할 수 있으며, 이의 전체 내용은 본원에 참고로 포함된다.
단계 503: 비-리세스 영역 상에 남아있는 금속층 (105)을 금속층 화학적 습식 에칭 공정으로 제거하는 단계. 비아 (102) 내의 금속층 디싱은 금속층 화학적 습식 에칭 공정의 오버 에칭(over etch) 시간 길이에 의해 제어된다. 금속층 (105)의 재료는 구리이다. 구리층 화학적 습식 에칭 공정에 대한 화학 물질은 주로 과산화수소 (H2O2), 첨가제 및 플루오르화 수소산을 포함하며, 플루오르화 수소산의 농도는 2% 내지 10%의 범위이다. 습식 에칭 공정에서, 에칭제는 도 9에 도시된 바와 같이, 펄스 모드에서 기판의 표면으로 방출될 것이다. 하나의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합되며, 예를 들어, 먼저 10초의 화학적 습식 에칭이 기판에 적용되고, 그 후, 5초의 DIW가 기판에 적용된다. 복수의 주기적인 단계는 습식 에칭 공정 레시피를 형성한다. 주기적인 습식 에칭 공정은 리세스 영역 내에서의 구리 디싱을 최적화 할 것이다. DIW는 리세스 영역에 충전되고 이 영역의 에칭 속도를 감소시킬 것이다. 기판은 척 상에 고정되고, 척과 함께 회전된다. 습식 에칭 공정에 대한 유리한 기판 스핀 속도는 200RPM 내지 600RPM이다. 제거 프로파일은 스핀 속도와 관련된다. 더 높은 스핀 속도는 더 높은 기판 에지 제거 속도 및 더 낮은 기판 중심 제거 속도를 유도하며; 반대로, 더 낮은 스핀 속도는 더 낮은 기판 에지 제거 속도 및 더 높은 기판 중심 제거 속도를 유도한다. 또한, 에칭제 노즐은 공정 중에 움직일 수 있다. 에칭 속도는 노즐 스캔 속도 및 스캔 영역에 의해 영향을 받는다. 최적의 스캔 속도는 40mm/sec 내지 100mm/sec의 범위이다.
단계 505: 비-리세스 영역 상의 금속층 잔류물 및 배리어층 (104)을 배리어층 화학적 습식 에칭 공정으로 제거하는 단계. 배리어층 (104)의 재료는 Ti를 함유한다. 배리어층 화학적 습식 에칭 공정을 위한 화학 물질은 주로 플루오르화 수소산 (HF)과 첨가제를 포함하며, 플루오르화 수소산의 농도는 0.1% 내지 1%의 범위이다. 배리어층 습식 에칭 공정에서, 에칭제는 펄스 모드에서 기판의 표면으로 방출될 것이다. 도 9에 도시된 바와 같이, 하나의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합되며, 예를 들어, 먼저 10초의 화학적 습식 에칭이 기판에 적용되고, 그 후, 5초의 DIW가 기판에 적용된다. 복수의 주기적인 단계는 습식 에칭 공정 레시피를 형성한다. 주기적인 습식 에칭 공정은 리세스 영역의 측벽 상의 배리어층을 에칭에 대하여 최적화 할 것이다. DIW는 리세스 영역을 충전하고, 이 영역의 에칭 속도를 감소시킬 것이다. 기판은 척 상에 고정되고, 척과 함께 회전된다. 습식 에칭 공정에 대한 유리한 기판 스핀 속도는 200RPM 내지 600RPM이다. 제거 프로파일은 스핀 속도와 관련된다. 더 높은 스핀 속도는 더 높은 기판 에지 제거 속도 및 더 낮은 기판 중심 제거 속도를 유도하며; 반대로, 더 낮은 스핀 속도는 더 낮은 기판 에지 제거 속도 및 더 높은 기판 중심 제거 속도를 유도한다. 또한, 에칭제 노즐은 공정 중에 움직일 수 있다. 에칭 속도는 노즐 스캔 속도 및 스캔 영역에 의해 영향을 받는다. 최적의 스캔 속도는 40mm/sec 내지 100mm/sec의 범위이다.
비-리세스 영역 상의 금속층 잔류물 및 배리어층 (104)이 배리어층 화학적 습식 에칭 공정으로 제거된 후, 배리어층 (104) 아래의 산화물층 (103)이 노출된다. 산화물층 (103)의 재료는 SiO2이고, 산화물층 (103)의 두께는 약 2㎛이다. 평탄한 상부 표면이 달성되도록, 바람직하게, CMP 공정이 산화물층 (103)의 일부를 제거하기 위해 적용된다. 일반적으로, 산화물층 (103)의 제거 두께는 0.2㎛이다. CMP 공정은 산화물층 (103)과 구리 금속층 (105) 사이에 100:1과 같은 높은 선택성을 갖는다. CMP 공정은 비아 (102) 내의 구리 금속층 (105)의 조도를 만회할 수 있다.
도 6에 대하여, 도 6은 본 발명의 다른 구현예에 따른 비-리세스 영역 상에 형성된 금속층 (105) 및 배리어층 (104)을 제거하기 위한 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다. TSV 구조의 평탄화 공정은 다음 단계를 포함한다:
단계 601: 비-리세스 영역 상에 디포지트된 모든 금속층 (105)을 무-응력 연마 (SFP) 공정으로 제거하는 단계. 비아 (102) 내의 금속층 디싱은 SFP 오버 폴리싱 (over polishing)에 의해 제어된다. SFP 공정은 화학적-전기적 공정이다. 기판 (101)상의 금속층 (105)은 애노드이고 전해질 노즐은 캐소드이다. 금속층 (105)은 애노드와 캐소드 사이에 양의 전압이 적용될 때, 접촉된 전해질에 의해 용해되고 연마된다. SFP 공정에 대한 보다 상세한 설명은, 2005년 2월 23일자로 출원된, 발명의 명칭이 "집적 회로 제조에서의 전해 연마 공정의 제거 속도 균일성 제어"인 미국 특허 출원 제10/590,460호를 참조할 수 있으며, 이의 전체 내용은 본원에 참고로 포함된다.
단계 603: 비-리세스 영역 상의 금속층 잔류물을 화학적-기계적-평탄화 (CMP) 공정으로 제거하는 단계. SFP 공정 후, 일부 금속층 잔류물이 비-리세스 영역 상의 배리어층 (104) 상에 남아있을 수 있다. 금속층 잔류물을 제거하기 위해, 화학적-기계적-평탄화 공정이 기판 (101)에 적용되어 금속층 잔류물을 제거한다. 비-리세스 영역 상의 거의 모든 금속층이 SFP 공정에 의해 제거되므로, 따라서, CMP 공정의 공정 시간이 짧아지고, 이는 비용을 절감하고 기판 손상을 방지할 수 있다.
단계 605: 비-리세스 영역 상의 배리어층 (104)을 배리어층 화학적 습식 에칭 공정으로 제거하는 단계. 비-리세스 영역 상의 배리어층 (104)의 두께는 약 0.2㎛-0.5㎛이다. 비-리세스 영역 상의 배리어층 (104)의 두께는 공정 요구에 의존한다. 배리어층 (104)의 재료는 Ti를 함유하며, 따라서, 배리어층 화학적 습식 에칭 공정을 위한 화학 물질은 주로 플루오르화 수소산 (HF) 및 첨가제를 함유하고, 플루오르화 수소산의 농도는 0.1% 내지 1%의 범위이다. 배리어층 습식 에칭 공정에서, 에칭제는 펄스 모드에서 기판의 표면으로 방출될 것이다. 도 9에 도시된 바와 같이, 하나의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합되며, 예를 들어, 먼저 10초의 화학적 습식 에칭이 기판에 적용되고, 그 후, 5초의 DIW가 기판에 적용된다. 복수의 주기적인 단계는 습식 에칭 공정 레시피를 형성한다. 주기적인 습식 에칭 공정은 리세스 영역의 측벽 상의 배리어층을 에칭에 대하여 최적화 할 것이다. DIW는 리세스 영역을 충전하고, 이 영역의 에칭 속도를 감소시킬 것이다. 기판은 척 상에 고정되고, 척과 함께 회전된다. 습식 에칭 공정에 대한 유리한 기판 스핀 속도는 200RPM 내지 600RPM이다. 제거 프로파일은 스핀 속도와 관련된다. 더 높은 스핀 속도는 더 높은 기판 에지 제거 속도 및 더 낮은 기판 중심 제거 속도를 유도하며; 반대로, 더 낮은 스핀 속도는 더 낮은 기판 에지 제거 속도 및 더 높은 기판 중심 제거 속도를 유도한다. 또한, 에칭제 노즐은 공정 중에 움직일 수 있다. 에칭 속도는 노즐 스캔 속도 및 스캔 영역에 의해 영향을 받는다. 최적의 스캔 속도는 40mm/sec 내지 100mm/sec의 범위이다.
비-리세스 영역 상의 배리어층 (104)이 배리어층 화학적 습식 에칭 공정에 의해 제거된 후, 배리어층 (104) 아래의 산화물층 (103)이 노출된다. 산화물층 (103)의 재료는 SiO2이고, 산화물층 (103)의 두께는 약 2㎛이다. 평탄한 상부 표면이 달성되도록, 바람직하게, CMP 공정이 산화물층 (103)의 일부를 제거하도록 적용된다. 일반적으로, 산화물층 (103)의 제거 두께는 0.2㎛이다. CMP 공정은 산화물층 (103)과 구리 금속층 (105) 사이에 100:1과 같은 높은 선택성을 갖는다. CMP 공정은 비아 (102) 내의 구리 금속층 (105)의 조도를 만회할 수 있다.
도 7에 대하여, 도 7은 본 발명의 다른 구현예에 따른 비-리세스 영역 상에 형성된 금속층 (105) 및 배리어층 (104)을 제거하기 위한 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다. TSV 구조의 평탄화 공정은 다음 단계를 포함한다:
단계 701: 비-리세스 영역 상의 금속층 (105)의 대부분을 SFP 공정으로 제거하여 비-리세스 영역 상에 약 0.2㎛-0.5㎛의 금속층 (105)을 남기는 단계. SFP 공정은 화학적-전기적 공정이다. 기판 (101)상의 금속층 (105)은 애노드이고 전해질 노즐은 캐소드이다. 금속층 (105)은 애노드와 캐소드 사이에 양의 전압이 적용될 때, 접촉된 전해질에 의해 용해되고 연마된다. SFP 공정에 대한 보다 상세한 설명은, 2005년 2월 23일자로 출원된, 발명의 명칭이 "집적 회로 제조에서의 전해 연마 공정의 제거 속도 균일성 제어"인 미국 특허 출원 제10/590,460호를 참조할 수 있으며, 이의 전체 내용은 본원에 참고로 포함된다.
단계 703: 비-리세스 영역 상에 남아있는 금속층 (105)을 화학적-기계적-평탄화 공정으로 제거하는 단계. 비아 (102) 내의 금속층 디싱은 화학적-기계적-평탄화 공정의 오버 폴리시 시간 길이(over polish time length)에 의해 제어된다. 금속층 (105)의 재료는 구리이다.
단계 705: 비-리세스 영역 상의 금속층 잔류물 및 배리어층 (104)을 배리어층 화학적 습식 에칭 공정으로 제거하는 단계. 배리어층 (104)의 재료는 Ti를 함유한다. 배리어층 화학적 습식 에칭 공정을 위한 화학 물질은 주로 플루오르화 수소산 (HF)과 첨가제를 포함하며, 플루오르화 수소산의 농도는 0.1% 내지 1%의 범위이다. 배리어층 습식 에칭 공정에서, 에칭제는 펄스 모드에서 기판의 표면으로 방출될 것이다. 도 9에 도시된 바와 같이, 하나의 펄스 모드 단계는 에칭제 단계 및 DIW 단계와 결합되며, 예를 들어, 먼저 10초의 화학적 습식 에칭이 기판에 적용되고, 그 후, 5초의 DIW가 기판에 적용된다. 복수의 주기적인 단계는 습식 에칭 공정 레시피를 형성한다. 주기적인 습식 에칭 공정은 리세스 영역의 측벽 상의 배리어층을 에칭에 대하여 최적화 할 것이다. DIW는 리세스 영역을 충전하고, 이 영역의 에칭 속도를 감소시킬 것이다. 기판은 척 상에 고정되고, 척과 함께 회전된다. 습식 에칭 공정에 대한 유리한 기판 스핀 속도는 200RPM 내지 600RPM이다. 제거 프로파일은 스핀 속도와 관련된다. 더 높은 스핀 속도는 더 높은 기판 에지 제거 속도 및 더 낮은 기판 중심 제거 속도를 유도하며; 반대로, 더 낮은 스핀 속도는 더 낮은 기판 에지 제거 속도 및 더 높은 기판 중심 제거 속도를 유도한다. 또한, 에칭제 노즐은 공정 중에 움직일 수 있다. 에칭 속도는 노즐 스캔 속도 및 스캔 영역에 의해 영향을 받는다. 최적의 스캔 속도는 40mm/sec 내지 100mm/sec의 범위이다.
비-리세스 영역 상의 금속층 잔류물 및 배리어층 (104)이 배리어층 화학적 습식 에칭 공정으로 제거된 후, 배리어층 (104) 아래의 산화물층 (103)이 노출된다. 산화물층 (103)의 재료는 SiO2이고, 산화물층 (103)의 두께는 약 2㎛이다. 편평한 상부 표면이 달성되도록, 바람직하게, CMP 공정이 산화물층 (103)의 일부를 제거하도록 적용된다. 일반적으로, 산화물층 (103)의 제거 두께는 0.2㎛이다. CMP 공정은 산화물층 (103)과 구리 금속층 (105) 사이에 100:1과 같은 높은 선택성을 갖는다. CMP 공정은 비아 (102) 내의 구리 금속층 (105)의 조도를 만회할 수 있다.
도 8에 대하여, 도 8은 본 발명의 다른 구현예에 따른 비-리세스 영역 상에 형성된 금속층 (105) 및 배리어층 (104)을 제거하기 위한 TSV 구조의 평탄화 공정을 나타내는 플로우 챠트이다. TSV 구조의 평탄화 공정은 다음 단계를 포함한다:
단계 801: 비-리세스 영역 상의 금속층 (105)의 대부분을 금속층 화학적 습식 에칭 공정으로 제거하여 비-리세스 영역 상에 약 0.2㎛-0.5㎛의 금속층 (105)을 남기는 단계. 금속층 (105)의 재료는 바람직하게 구리를 선택하고, 이에 따라, 구리의 화학적 습식 에칭 공정의 화학 물질은 주로 과산화수소 (H2O2), 첨가제 및 플루오르화 수소산을 함유하며, 플루오르화 수소산의 농도는 2% 내지 10%의 범위이다.
단계 803: 비-리세스 영역 상에 남아있는 금속층 (105)을 화학적-기계적-평탄화 공정으로 제거하는 단계. 비아 (102) 내의 금속층 디싱은 화학적-기계적-평탄화 공정의 오버 폴리시 시간 길이에 의해 제어된다.
단계 805: 비-리세스 영역 상의 금속층 잔류물 및 배리어층 (104)을 배리어층 화학적 습식 에칭 공정으로 제거하는 단계. 배리어층 (104)의 재료는 Ti를 함유한다. 배리어층 화학적 습식 에칭 공정을 위한 화학 물질은 주로 플루오르화 수소산 (HF) 및 첨가제를 포함하며, 플루오르화 수소산의 농도는 0.1% 내지 1%의 범위이다.
비-리세스 영역 상의 금속층 잔류물 및 배리어층 (104)이 배리어층 화학적 습식 에칭 공정으로 제거된 후, 배리어층 (104) 아래의 산화물층 (103)이 노출된다. 산화물층 (103)의 재료는 SiO2이고, 산화물층 (103)의 두께는 약 2㎛이다. 편평한 상부 표면이 달성되도록, 바람직하게, CMP 공정이 산화물층 (103)의 일부를 제거하도록 적용된다. 일반적으로, 산화물층 (103)의 제거 두께는 0.2㎛이다. CMP 공정은 산화물층 (103)과 구리 금속층 (105) 사이에 100:1과 같은 높은 선택성을 갖는다. CMP 공정은 비아 (102) 내의 구리 금속층 (105)의 조도를 만회할 수 있다.
도 10에 대하여, 도 10은 본 발명에 따른 TSV 구조의 평탄화 장치를 나타내는 블록도이다. 상기 장치는 EFEM (Equipment Front End Module) (1001), 버퍼 스테이션 (1003), 공정 로봇 (1005), 적층된 2개의 SFP 모듈 (1007), CMP 모듈 (1009), 계측 모듈 (1011), 브러시 세척 모듈 (1013), 습식 에칭 모듈 (1015) 및 세척 모듈 (1017)을 포함한다. 계측 모듈 (1011) 및 브러시 세척 모듈 (1013)은 적층된다. 습식 에칭 모듈 (1015) 및 세척 모듈 (1017)은 적층된다. 상기 장치는 또한 전기 모듈, 가스 모듈 및 배관 모듈을 포함한다. SFP 모듈 (1007)은 기판의 비-리세스 영역 상의 금속층을 제거하기 위해, 기판에 무-응력 연마 공정(stress-free polishing process)을 적용하기 위해 사용된다. CMP 모듈 (1009)은 비-리세스 영역 상의 금속층을 제거하기 위해, 기판에 화학적-기계적-평탄화 공정을 적용하는데 사용된다. 습식 에칭 모듈 (1015)은 비-리세스 영역 상의 금속층 및/또는 배리어층을 제거하기 위해, 기판에 화학적 습식 에칭 공정을 적용하는데 사용된다. 화학적 습식 에칭 공정은 금속층 화학적 습식 에칭 공정 및/또는 배리어층 화학적 습식 에칭 공정을 포함한다. 습식 에칭 공정은 펄스 모드를 취하고 각각의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합된다.
도 11에 대하여, 도 11은 예시적인 기판 이송 순서를 나타내는 블록도이다. EFEM 로봇은 로드 포트(load port)로부터 미처리된 기판을 취하여, 기판을 버퍼 스테이션 (1003)으로 이송한다. 공정 로봇 (1005)은 버퍼 스테이션 (1003)으로부터 기판을 취하여, 기판을 금속층의 두께를 측정하기 위한 계측 모듈 (1011)로 이송한다. 계측 모듈 (1011)이 금속층의 두께를 측정한 후, 공정 로봇 (1005)은 계측 모듈 (1011)로부터 기판을 취하여, 기판을 SFP 모듈 (1007) 중 하나로 이송한다. SFP 모듈 (1007)에서, SFP 공정이 기판에 적용되어, 비-리세스 영역 상의 모든 금속층을 제거한다. SFP 공정이 완료된 후, 공정 로봇 (1005)은 SFP 모듈 (1007)로부터 기판을 취하여, 기판을 세척하는 세척 모듈 (1017)로 기판을 이송한다. 그 후, 공정 로봇 (1005)은 세척 모듈 (1017)로부터 기판을 취하여, 기판을 CMP 모듈 (1009)로 이송한다. CMP 모듈 (1009)에서, CMP 공정이 기판에 적용되어 비-리세스 영역 상의 금속층 잔류물을 제거한다. CMP 공정이 완료된 후, 공정 로봇 (1005)은 CMP 모듈 (1009)로부터 기판을 취하여, 기판을 세척하는 브러시 세척 모듈 (1013)로 기판을 이송한다. 그 후, 공정 로봇 (1005)은 브러시 세척 모듈 (1013)로부터 기판을 취하여, 기판을 습식 에칭 모듈 (1015)로 이송한다. 습식 에칭 모듈 (1015)에서, 배리어층 화학적 습식 에칭 공정이 기판에 적용되어 비-리세스 영역 상의 배리어층을 제거한다. 배리어층 화학적 습식 에칭 공정이 완료된 후, 공정 로봇 (1005)은 습식 에칭 모듈 (1015)로부터 기판을 취하여, 기판을 세척하는 세척 모듈 (1017)로 기판을 이송한다. 그 후, 공정 로봇 (1005)은 세척 모듈 (1017)로부터 기판을 취하여 기판을 버퍼 스테이션 (1003)으로 이송한다. 마지막으로, EFEM 로봇은 버퍼 스테이션 (1003)으로부터 기판을 취하여 기판을 기판 로드 포트로 이송한다.
CMP 모듈 (1009)이 금속층의 두께를 측정하는 기능이 없으면, 기판에 CMP 공정을 적용하기 전에, 도 12에 도시된 바와 같이, 기판은 계측 모듈 (1011)로 이송되어, SFP 후 (post SFP) 금속층의 두께를 측정해야 한다.
상기 기판 이송 순서 이외에, 다른 기판 이송 순서는 장치를 사용함으로써 다른 공정 요구에 따라 수행될 수 있다.
상술한 바와 같이, 비-리세스 영역 상의 금속층 및 배리어층, 그리고 산화물층의 일부를 제거하기 위해 CMP 공정을 사용하는, 종래의 TSV 구조의 평탄화 공정과 비교하여, 본 발명은 SFP 공정, 금속층 화학적 습식 에칭 공정 및 배리어층 화학적 습식 에칭 공정을 사용하여, 도 2에 도시된 바와 같이, 비아 (102) 내에만 금속층 (105) 및 배리어층 (104)이 유지되도록 하고, 비-리세스 영역 상의 금속층 (105) 및 배리어층 (104)은 응력-없이 제거한다. 이는 TSV 구조 금속층 디싱 균일성을 향상시키고, 평탄화 공정 동안 응력을 감소시키며, 기판 미세 균열의 가능성을 최소화하고, CMP 공정 지속 시간을 단축시키며, 마지막으로, 평탄화 공정 비용을 감소시키고 화학적 폐기물 배출을 감소시킨다.
본 발명의 상기 설명은 예시 및 설명의 목적으로 제시된다. 이는 개시된 정확한 형태로 본 발명을 총망라하거나 제한하려는 의도는 아니며, 명백하게 많은 변형 및 변경이 상기 교시에 비추어 가능하다. 이 기술분야의 기술자에게 명백할 수 있는 이러한 변형 및 변경은 첨부된 청구 범위에 의해 한정된 본 발명의 범위 내에 포함되는 것으로 의도된다.
Claims (34)
- TSV 구조의 평탄화 공정에 있어서,
상기 TSV 구조는 기판, 상기 기판에 형성된 비아, 상기 기판 상에 형성된 산화물층, 상기 산화물층, 상기 비아의 하부 및 측벽 상에 형성된 배리어층, 상기 비아 내에 그리고 상기 배리어층 상에 형성된 금속층을 포함하며,
상기 TSV 구조의 평탄화 공정은,
상기 기판의 비-리세스 영역 상에 형성된 모든 금속층을 무-응력 연마 공정으로 제거하는 단계; 및
상기 비-리세스 영역 상의 금속층 잔류물 및 상기 배리어층을 화학적 습식 에칭 공정으로 제거하는 단계를 포함하고,
상기 화학적 습식 에칭 공정은 펄스 모드를 취하고, 각각의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합되고,
각각의 펄스 모드의 DIW 단계는 다음 펄스 모드의 에칭제 단계에 인접하고, 상기 DIW 단계는 DIW로 상기 기판의 리세스 영역(recessed area)을 충전하는, TSV 구조의 평탄화 공정. - 제 1 항에 있어서,
상기 화학적 습식 에칭 공정은 배리어층 화학적 습식 에칭 공정을 포함하는, TSV 구조의 평탄화 공정. - 제 2 항에 있어서,
상기 금속층의 재료는 구리이고, 상기 배리어층의 재료는 Ti를 함유하며, 상기 배리어층 화학적 습식 에칭 공정을 위한 화학 물질은 플루오르화 수소산 및 첨가제를 함유하는, TSV 구조의 평탄화 공정. - 제 1 항에 있어서,
상기 비-리세스 영역 상의 금속층 잔류물 및 상기 배리어층을 화학적 습식 에칭 공정으로 제거하는 단계는,
상기 기판의 상기 비-리세스 영역 상의 금속층 잔류물을 금속층 화학적 습식 에칭 공정으로 제거하는 단계; 및
상기 비-리세스 영역 상의 상기 배리어층을 배리어층 화학적 습식 에칭 공정으로 제거하는 단계를 추가로 포함하는, TSV 구조의 평탄화 공정. - 제 4 항에 있어서,
상기 금속층의 재료는 구리이고, 상기 금속층 화학적 습식 에칭 공정을 위한 화학 물질은 과산화수소, 첨가제 및 플루오르화 수소산을 함유하는, TSV 구조의 평탄화 공정. - 제 4 항에 있어서,
상기 배리어층의 재료는 Ti를 함유하고, 상기 배리어층 화학적 습식 에칭 공정을 위한 화학 물질은 플루오르화 수소산 및 첨가제를 함유하는, TSV 구조의 평탄화 공정. - 제 1 항에 있어서,
상기 비-리세스 영역 상의 상기 금속층 잔류물 및 상기 배리어층을 상기 화학적 습식 에칭 공정으로 제거한 후, 상기 배리어층 아래의 상기 산화물층이 노출되고, 상기 산화물층의 일부가 CMP 공정에 의해 제거되는, TSV 구조의 평탄화 공정. - 제 1 항에 있어서,
상기 산화물층은 SiO2인, TSV 구조의 평탄화 공정. - TSV 구조의 평탄화 공정에 있어서,
상기 TSV 구조는 기판, 상기 기판에 형성된 비아, 상기 기판 상에 형성된 산화물층, 상기 산화물층, 상기 비아의 하부 및 측벽 상에 형성된 배리어층, 상기 비아 내에 그리고 상기 배리어층 상에 형성된 금속층을 포함하며,
상기 TSV 구조의 평탄화 공정은,
상기 기판의 비-리세스 영역 상의 금속층의 대부분을 무-응력 연마 공정으로 제거하여 상기 비-리세스 영역 상의 상기 금속층을 특정한 두께로 남기는 단계;
상기 비-리세스 영역 상에 남아있는 금속층을 금속층 화학적 습식 에칭 공정으로 제거하는 단계; 및
상기 비-리세스 영역 상의 금속층 잔류물 및 상기 배리어층을 배리어층 화학적 습식 에칭 공정으로 제거하는 단계를 포함하고,
상기 금속층 화학적 습식 에칭 공정은 펄스 모드를 취하고, 각각의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합되고, 각각의 펄스 모드의 DIW 단계는 다음 펄스 모드의 에칭제 단계에 인접하고, 상기 DIW 단계는 DIW로 상기 기판의 리세스 영역(recessed area)을 충전하고,
상기 배리어층 화학적 습식 에칭 공정은 펄스 모드를 취하고, 각각의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합되고, 각각의 펄스 모드의 DIW 단계는 다음 펄스 모드의 에칭제 단계에 인접하고, 상기 DIW 단계는 DIW로 상기 기판의 리세스 영역(recessed area)을 충전하는, TSV 구조의 평탄화 공정. - 제 9 항에 있어서,
상기 무-응력 연마 공정 후에, 상기 비-리세스 영역 상에 상기 남아있는 금속층의 두께는 0.2㎛-0.5㎛인, TSV 구조의 평탄화 공정. - 제 9 항에 있어서,
상기 금속층의 재료는 구리이고, 상기 금속층 화학적 습식 에칭 공정을 위한 화학 물질은 과산화수소, 첨가제 및 플루오르화 수소산을 함유하는, TSV 구조의 평탄화 공정. - 제 9 항에 있어서,
상기 배리어층의 재료는 Ti를 함유하고, 상기 배리어층 화학적 습식 에칭 공정을 위한 화학 물질은 플루오르화 수소산 및 첨가제를 함유하는, TSV 구조의 평탄화 공정. - 제 9 항에 있어서,
상기 비-리세스 영역 상의 상기 금속층 잔류물 및 상기 배리어층이 제거된 후, 상기 배리어층 아래의 상기 산화물층이 노출되고, 상기 산화물층의 일부가 CMP 공정에 의해 제거되는, TSV 구조의 평탄화 공정. - TSV 구조의 평탄화 공정에 있어서,
상기 TSV 구조는 기판, 상기 기판에 형성된 비아, 상기 기판 상에 형성된 산화물층, 상기 산화물층, 상기 비아의 하부 및 측벽 상에 형성된 배리어층, 상기 비아 내에 그리고 상기 배리어층 상에 형성된 금속층을 포함하며,
상기 TSV 구조의 평탄화 공정은,
상기 기판의 비-리세스 영역 상에 형성된 모든 금속층을 무-응력 연마 공정으로 제거하는 단계;
상기 비-리세스 영역 상의 금속층 잔류물을 화학적-기계적-평탄화 공정으로 제거하는 단계; 및
상기 비-리세스 영역 상의 상기 배리어층을 배리어층 화학적 습식 에칭 공정으로 제거하는 단계를 포함하고,
상기 배리어층 화학적 습식 에칭 공정은 펄스 모드를 취하고, 각각의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합되고,
각각의 펄스 모드의 DIW 단계는 다음 펄스 모드의 에칭제 단계에 인접하고, 상기 DIW 단계는 DIW로 상기 기판의 리세스 영역(recessed area)을 충전하는, TSV 구조의 평탄화 공정. - 제 14 항에 있어서,
상기 배리어층의 재료는 Ti를 함유하고, 상기 배리어층 화학적 습식 에칭 공정을 위한 화학 물질은 플루오르화 수소산 및 첨가제를 함유하는, TSV 구조의 평탄화 공정. - 제 14 항에 있어서,
상기 비-리세스 영역 상의 상기 배리어층이 제거된 후, 상기 배리어층 아래의 상기 산화물층이 노출되고, 상기 산화물층의 일부가 CMP 공정에 의해 제거되는, TSV 구조의 평탄화 공정. - TSV 구조의 평탄화 공정에 있어서,
상기 TSV 구조는 기판, 상기 기판에 형성된 비아, 상기 기판 상에 형성된 산화물층, 상기 산화물층, 상기 비아의 하부 및 측벽 상에 형성된 배리어층, 상기 비아 내에 그리고 상기 배리어층 상에 형성된 금속층을 포함하며,
상기 TSV 구조의 평탄화 공정은,
상기 기판의 비-리세스 영역 상의 금속층의 대부분을 제거하여 상기 비-리세스 영역 상에 상기 금속층의 특정 두께를 남기는 단계;
상기 비-리세스 영역 상에 남아있는 금속층을 화학적-기계적-평탄화 공정으로 제거하는 단계; 및
상기 비-리세스 영역 상의 금속층 잔류물 및 배리어층을 배리어층 화학적 습식 에칭 공정으로 제거하는 단계를 포함하고,
상기 배리어층 화학적 습식 에칭 공정은 펄스 모드를 취하고, 각각의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합되고,
각각의 펄스 모드의 DIW 단계는 다음 펄스 모드의 에칭제 단계에 인접하고, 상기 DIW 단계는 DIW로 상기 기판의 리세스 영역(recessed area)을 충전하는, TSV 구조의 평탄화 공정. - 제 17 항에 있어서,
상기 기판의 상기 비-리세스 영역 상의 금속층의 대부분은 무-응력 연마 공정에 의해 제거되는, TSV 구조의 평탄화 공정. - 제 17 항에 있어서,
상기 기판의 상기 비-리세스 영역 상의 금속층의 대부분은 금속층 화학적 습식 에칭 공정에 의해 제거되는, TSV 구조의 평탄화 공정. - 제 19 항에 있어서,
상기 금속층의 재료는 구리이고, 상기 금속층 화학적 습식 에칭 공정을 위한 화학 물질은 과산화수소, 첨가제 및 플루오르화 수소산을 함유하는, TSV 구조의 평탄화 공정. - 제 19 항에 있어서,
상기 금속층 화학적 습식 에칭 공정은 펄스 모드를 취하고, 각각의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합되는, TSV 구조의 평탄화 공정. - 제 17 항에 있어서,
상기 배리어층의 재료는 Ti를 함유하고, 상기 배리어층 화학적 습식 에칭 공정을 위한 화학 물질은 플루오르화 수소산 및 첨가제를 함유하는, TSV 구조의 평탄화 공정. - 제 17 항에 있어서,
상기 비-리세스 영역 상에 남아있는 금속층의 두께는 0.2㎛-0.5㎛ 인, TSV 구조의 평탄화 공정. - 제 17 항에 있어서,
상기 비-리세스 영역 상의 금속층 잔류물 및 상기 배리어층이 제거된 후, 상기 배리어층 아래의 상기 산화물층이 노출되고, 상기 산화물층의 일부가 CMP 공정에 의해 제거되는, TSV 구조의 평탄화 공정. - TSV 구조 평탄화 장치로서,
상기 TSV 구조는 기판, 상기 기판에 형성된 비아, 상기 기판 상에 형성된 산화물층, 상기 산화물층, 상기 비아의 하부 및 측벽 상에 형성된 배리어층, 상기 비아 내에 그리고 상기 배리어층 상에 형성된 금속층을 포함하며,
상기 TSV 구조의 평탄화 장치는,
상기 기판의 비-리세스 영역 상의 금속층을 제거하기 위해 상기 기판에 무-응력 연마 공정을 적용하기 위한 적어도 하나의 SFP 모듈;
상기 비-리세스 영역 상의 상기 금속층을 제거하기 위해 상기 기판에 화학적-기계적-평탄화 공정을 적용하기 위한 CMP 모듈; 및
상기 비-리세스 영역 상의 상기 금속층 및/또는 상기 배리어층을 제거하기 위해 상기 기판에 화학적 습식 에칭 공정을 적용하기 위한 습식 에칭 모듈을 포함하고,
상기 화학적 습식 에칭 공정은 펄스 모드를 취하고, 각각의 펄스 모드 단계는 에칭제 단계와 DIW 단계가 결합되고,
각각의 펄스 모드의 DIW 단계는 다음 펄스 모드의 에칭제 단계에 인접하고, 상기 DIW 단계는 DIW로 상기 기판의 리세스 영역(recessed area)을 충전하는, TSV 구조 평탄화 장치. - 제 25 항에 있어서,
상기 화학적 습식 에칭 공정은 금속층 화학적 습식 에칭 공정 및/또는 배리어층 화학적 습식 에칭 공정을 포함하는, TSV 구조의 평탄화 장치. - 제 25 항에 있어서,
상기 금속층의 두께를 측정하기 위한 계측 모듈;
상기 화학적-기계적-평탄화 공정 후에 상기 기판을 세척하기 위한 브러시 세척 모듈; 및
상기 무-응력 연마 공정 또는 상기 화학적 습식 에칭 공정 후에, 상기 기판을 세척하기 위한 세척 모듈을 추가로 포함하는, 상기 TSV 구조의 평탄화 장치. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2016/078656 WO2017173613A1 (en) | 2016-04-07 | 2016-04-07 | Tsv structure planarization process and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180133433A KR20180133433A (ko) | 2018-12-14 |
| KR102599825B1 true KR102599825B1 (ko) | 2023-11-08 |
Family
ID=60000123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187031089A KR102599825B1 (ko) | 2016-04-07 | 2016-04-07 | Tsv 구조의 평탄화 공정 및 장치 |
Country Status (5)
| Country | Link |
|---|---|
| KR (1) | KR102599825B1 (ko) |
| CN (1) | CN108886016B (ko) |
| SG (1) | SG11201808636TA (ko) |
| TW (1) | TWI774645B (ko) |
| WO (1) | WO2017173613A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113059405A (zh) * | 2019-12-30 | 2021-07-02 | 盛美半导体设备(上海)股份有限公司 | 半导体结构的加工方法及清洗装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474395A (zh) * | 2013-09-13 | 2013-12-25 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv平坦化方法 |
| CN105336672A (zh) * | 2014-07-24 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020192941A1 (en) * | 2001-06-19 | 2002-12-19 | Chia-Lin Hsu | Method for reducing dishing in copper chemical mechanical polishing process |
| US8372757B2 (en) * | 2003-10-20 | 2013-02-12 | Novellus Systems, Inc. | Wet etching methods for copper removal and planarization in semiconductor processing |
| KR101492467B1 (ko) * | 2008-08-20 | 2015-02-11 | 에이씨엠 리서치 (상하이) 인코포레이티드 | 베리어층 제거 방법 및 장치 |
| US8415254B2 (en) * | 2008-11-20 | 2013-04-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for removing dummy poly in a gate last process |
| CN101882595B (zh) * | 2009-05-08 | 2014-07-09 | 盛美半导体设备（上海）有限公司 | 阻挡层的去除方法和装置 |
| US9305865B2 (en) * | 2013-10-31 | 2016-04-05 | Micron Technology, Inc. | Devices, systems and methods for manufacturing through-substrate vias and front-side structures |
| US8956974B2 (en) * | 2012-06-29 | 2015-02-17 | Micron Technology, Inc. | Devices, systems, and methods related to planarizing semiconductor devices after forming openings |
| KR101976727B1 (ko) * | 2012-11-27 | 2019-05-10 | 에이씨엠 리서치 (상하이) 인코포레이티드 | 상호 연결 구조체 형성 방법 |
| SG11201508467SA (en) * | 2013-04-22 | 2015-11-27 | Acm Res Shanghai Inc | Method and apparatus for through-silicon vias reveal |
| CN103474394B (zh) * | 2013-09-11 | 2015-07-08 | 华进半导体封装先导技术研发中心有限公司 | 免金属cmp的tsv工艺方法 |
| CN105390384B (zh) * | 2015-10-29 | 2018-05-01 | 上海集成电路研发中心有限公司 | 一种无应力电化学抛光铜时去除二氧化硅的方法 |
-
2016
- 2016-04-07 CN CN201680084216.8A patent/CN108886016B/zh active Active
- 2016-04-07 KR KR1020187031089A patent/KR102599825B1/ko active IP Right Grant
- 2016-04-07 SG SG11201808636TA patent/SG11201808636TA/en unknown
- 2016-04-07 WO PCT/CN2016/078656 patent/WO2017173613A1/en active Application Filing
- 2016-10-20 TW TW105133926A patent/TWI774645B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474395A (zh) * | 2013-09-13 | 2013-12-25 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv平坦化方法 |
| CN105336672A (zh) * | 2014-07-24 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017173613A1 (en) | 2017-10-12 |
| KR20180133433A (ko) | 2018-12-14 |
| CN108886016B (zh) | 2023-03-10 |
| SG11201808636TA (en) | 2018-10-30 |
| TW201737417A (zh) | 2017-10-16 |
| TWI774645B (zh) | 2022-08-21 |
| CN108886016A (zh) | 2018-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230187264A1 (en) | Methods for bonding semiconductor elements | |
| US11367652B2 (en) | Microelectronic assembly from processed substrate | |
| US9607895B2 (en) | Silicon via with amorphous silicon layer and fabrication method thereof | |
| US10008391B2 (en) | Method of forming copper interconnects | |
| US7247558B2 (en) | Method and system for electroprocessing conductive layers | |
| KR100899060B1 (ko) | 평탄화 방법 및 전해 연마의 조합을 이용한 반도체 구조형성 방법 | |
| US20050148292A1 (en) | Method and apparatus for polishing a copper layer and method for forming a wiring structure using copper | |
| US20040253809A1 (en) | Forming a semiconductor structure using a combination of planarizing methods and electropolishing | |
| KR102599825B1 (ko) | Tsv 구조의 평탄화 공정 및 장치 | |
| JP2007511095A (ja) | 集積回路相互接続の製作システム及び方法 | |
| Balan et al. | CMP process optimization for bonding applications | |
| US6395635B1 (en) | Reduction of tungsten damascene residue | |
| US7202161B2 (en) | Substrate processing method and apparatus | |
| US6211060B1 (en) | Method for planarizing a damascene structure | |
| US6730598B1 (en) | Integration of annealing capability into metal deposition or CMP tool | |
| US20070151860A1 (en) | Method for forming a copper metal interconnection of a semiconductor device | |
| US7025661B2 (en) | Chemical mechanical polishing process | |
| Chen et al. | Wet Cleaning Equipment | |
| US20100062693A1 (en) | Two step method and apparatus for polishing metal and other films in semiconductor manufacturing | |
| KR100725709B1 (ko) | 반도체 소자의 제조 방법 | |
| CN113059405A (zh) | 半导体结构的加工方法及清洗装置 | |
| Meng et al. | Metal gate etch-back planarization technology | |
| Rudolph et al. | 3D TSV-Influence of electrolyte composites and anneal temperatures to copper protrusion and planarization | |
| US20070050974A1 (en) | Efficient wafer processing technology | |
| KR20020096748A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |