JP2007511095A - 集積回路相互接続の製作システム及び方法 - Google Patents

集積回路相互接続の製作システム及び方法 Download PDF

Info

Publication number
JP2007511095A
JP2007511095A JP2006539636A JP2006539636A JP2007511095A JP 2007511095 A JP2007511095 A JP 2007511095A JP 2006539636 A JP2006539636 A JP 2006539636A JP 2006539636 A JP2006539636 A JP 2006539636A JP 2007511095 A JP2007511095 A JP 2007511095A
Authority
JP
Japan
Prior art keywords
wafer
module
cmp
annealing
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006539636A
Other languages
English (en)
Inventor
ブレント エム． バソル
ホマヨン タリー
Original Assignee
エーエスエム ナトゥール インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエム ナトゥール インク． filed Critical エーエスエム ナトゥール インク．
Publication of JP2007511095A publication Critical patent/JP2007511095A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H5/00—Combined machining
    • B23H5/06—Electrochemical machining combined with mechanical working, e.g. grinding or honing
    • B23H5/08—Electrolytic grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

ウエハ上の導電性表面を処理するシステム（１００）は、前記ウエハの前記正面上に実質的に平面化される導電層を形成するように構成された電気化学機械処理（ＥＣＭＰＲ）モジュール（１０６）と、前記ウエハのエッジ領域から導電物質を除去するように構成された、前記ＥＣＭＰＲモジュール内のチェンバーと、前記ＥＣＭＰＲモジュールから前記ウエハを受取り、平面化された前記導電層を研摩して前記金属の相互接続構造を形成するように構成されたＣＭＰモジュールと、前記ＥＣＭＰＲモジュールから前記ＣＭＰモジュールへ前記ウエハを移送するように構成されたロボット（１１１）とを備える。
発明の１つの側面では、ＥＣＭＰＲモジュールは前記ウエハの前記正面上に物質を成膜させる。ＥＣＭＰＲモジュールは、前記ウエハの前記正面から前記導電層の少なくとも一部を除去する。本発明の利点は、成膜された金属の制御性を改善して素子の信頼性及び生産性を改善することを含む。

Description

本発明は、半導体集積回路の製造に関し、特に、導電性相互接続構造を形成する方法に関する。
従来の半導体素子は、一般に、通常のシリコン基板の半導体基板、二酸化シリコン又は低誘電率材料のような複数の順次積層された誘電体層、及び、導電性材料からなる導電性パス或いは相互接続を備える。銅及び銅合金は、その優れた電気移動特性及び低い固有抵抗のために相互接続材料として最近相当な注目を浴びている。相互接続は通常、金属化プロセスによって、誘電体層にエッチングされた表面形状または凹部に銅を埋め込むことにより形成される。銅の成膜の好ましい方法は電気めっきを施すことである。集積回路では、複数のレベルの相互接続ネットワークは、基板表面に関して横方向に延伸する。これら積層された誘電体層に形成された相互接続は、１つの層から別の層に伸び得るビアあるいはコンタクトを使用して、電気的に接続されることができる。
典型的な相互接続形成プロセスにおいて、まず絶縁層間膜は、半導体基板上に形成される。次に、パターニング及びエッチングプロセスが行われて絶縁層にトレンチ及びビアのような表面形状を形成する。その後、薄いバリア及び銅シード膜が形成されてから、銅が表面形状を埋め込むように電気めっきされる。一旦めっきが終れば、化学機械研磨（ＣＭＰ）ステップが行われて、基板の上面にある銅及びバリア膜の過剰部分を除去して、表面形状の中にのみ導電体を残存させる。このようにして、銅の相互接続構造が形成される。多層の相互接続を製造するにはこれらのプロセスは複数回繰り返される。
典型的な従来技術のプロセスは、図１Ａと図１Ｂをもって簡単に説明されることができる。図１Ａは、図１Ｂに示す典型的な２重ダマシン相互接続構造を形成するように処理される基板８を示す図である。この構造では、まず、ビア１０及びトレンチ１２が、基板８上の誘電体層１４に形成され、次に、電気めっきプロセスを通じて銅１６によって埋め込まれる。従来では、ビア及びトレンチのようなくぼみを形成するパターニング及びエッチングを行った後、誘電体層１４はまず、例えばＴａ／ＴａＮ複合膜のようなバリア膜１８でコーティングされる。バリア膜１８は、よい粘着を確保するために誘電体層をコーティングし、また、誘電体層及び半導体素子への銅の拡散を防ぐためにバリアの役割をする。次に、多くの場合銅の膜であるシード膜（図示せず）が、バリア膜上に形成される。シード膜は、後続の銅の成膜中に銅膜成長用の導電体ベースを形成する。銅膜の電気めっきが施されると、銅１６によってビア１０はすぐに埋め込まれるが、広いトレンチ及び表面は形状に従ってコーティングされる。成膜プロセスが継続される場合、トレンチも銅で埋め込まれるが、上面上には厚いかぶり膜‘ｔ’が形成され、大きなトレンチ上にはステップ‘ｓ’が形成される。この過剰の銅、あるいはかぶりは、相互接続構造の形成のために上面から除去される必要がある。表面からのこのような厚い銅膜の除去は、ＣＭＰステップにおいて、高価で且つ時間もかかるという問題を呈する。図１Ｂに示すように、ＣＭＰの間に、上面から厚い銅膜、そしてバリア膜の除去は、トレンチ内に残留する銅に非平面的な表面２０を形成しうる。このような非平面的な表面は、バリア膜と銅との間の研摩速度の差異、あるいは他の原因によって形成されうる。非平面的な表面２０、或いは、いわゆる「へこみ（dishing）効果」は、後続して形成される膜の質、及びトレンチ１２によって形成されるラインの抵抗に悪影響を及ぼす。
一部の従来技術のプロセスは、異なるスラリー及び研磨パッドを備えた複数のＣＭＰステップを使用することにより、へこみ効果を最小限にし、又は除去することを試みた。例えば、１つの特定の従来技術のプロセスにおいて、第１のＣＭＰ処理ステップでは、基板上のバルク銅膜は、バリア膜上の初期の厚さまで除去される。この第１のステップは第１ＣＭＰステーションで行われる。第２ステップは第２ＣＭＰステーションで行われて、誘電体層を被覆するバリア膜の一部を露出させる。第３ステップでは、絶縁層を被覆するバリア膜の部分が除去される。この第３ステップは第３ＣＭＰステーションで行われる。
別のアプローチでは、第１ＣＭＰステップは、選択的なスラリーを利用して上面領域から銅を全部除去する。その後、非選択的なスラリーを採用する第２ＣＭＰステップが使用されて、上面からバリアを除去するとともに、表面形状からの銅の一部及び一部の誘電体を除去する。このようにして、へこみは軽減されるが、一部の銅が表面形状から失われるので、相互接続ラインの抵抗が増大する。
このような従来技術のプロセスによれば、複数のＣＭＰステーションで複数の消耗セットを使用して行われた複数のＣＭＰステップは、生産時間及びコストを増大させる。このため、めっきした基板の表面から過剰の導電体を除去するより低コストの代替方法が必要とされている。
本発明は、ウエハ処理システム内で導電性表面を有するウエハを処理する装置、システム及び方法を提供する。
本発明によれば、ウエハの正面を処理する方法が開示される。この方法は、実質的に平面化される導電層を形成するようにウエハの導電性表面を電気化学機械処理（ＥＣＭＰＲ）モジュールで電気化学機械的に処理するステップと、前記ウエハのエッジ領域から余分の導電物質を除去するステップと、前記ウエハ上に金属相互接続構造を形成するように前記導電層を化学機械研磨（ＣＭＰ）モジュールで化学機械的に研摩するステップとを含む。
本発明の一側面によれば、電気化学機械処理ステップは、導電性表面上に導電物質を成膜させるステップを含む。
本発明の別の側面によれば、電気化学機械処理ステップは、前記導電層を除去するステップを含む。
本発明の別の側面によれば、化学機械研摩ステップは、前記導電性表面の少なくとも一部を除去するテップを含む。
本発明の利点は、成膜された金属の制御性を改善して素子の信頼性及び生産性を改善することを含む。
以下、添付の図面を参照しながら、本発明の実施の形態を説明する。なお、全図を通し、同様の参照符号は、同様の構成部分を示している。
電気化学機械処理（ＥＣＭＰＲ）は、相互接続の適用のために導電層を処理する新しいアプローチである。ＥＣＭＰＲは、パターン化されたワークピースの表面上に平面的な導電物質の薄膜を提供し、あるいは、過剰の導電物質を有しないワークピース表面さえをも提供する能力を有する。「ＥＣＭＰＲ」という用語は、電気化学機械成膜（ＥＣＭＤ）処理、及び電気化学機械研磨（ＥＣＭＰ）とも呼ばれる電気化学機械エッチング（ＥＣＭＥ）処理の両方を含むように使用されている。注目すべきことは、一般に、ＥＣＭＤ及びＥＣＭＥプロセスの両方ともがＥＣＭＰＲと呼ばれていることである。それは、ＥＣＭＤ及びＥＣＭＥプロセスの両方ともが、電気化学プロセス（電気化学成膜及び電気化学エッチング）及び機械的なアクションを伴うからである。
図１Ｃは、典型的なＥＣＭＰＲシステム５０を示し、ＥＣＭＰＲシステム５０は、マスク、パッドあるいはスイーパー（sweeper）のようなワークピース表面作用デバイス（ＷＳＩＤ）５２、ワークピース５５を保持するキャリアヘッド５４、及び電極５６を備える。他の従来のＥＣＭＰＲシステムは、逆の幾何配置を有するものもある。即ち、ＷＳＩＤはワークピース上にあり、ワークピース表面は上に向く。さらに、ベルト形状のＷＳＩＤを有するシステムもある。
ＥＣＭＤまたはＥＣＭＥのプロセスにおいて、ＷＳＩＤ５２はワークピースの表面の近傍に、即ち、無接触処理となるように保持され得る。しかし、時には、ワークピースの表面とＷＳＩＤとの間に相対運動が確立されながら、ＷＳＩＤは、ワークピースの表面を機械的にスイープ、即ち、接触処理を行う。
接触処理中には、電極５６とワークピースの表面との間に電位が確立されたまま、ＷＳＩＤ５２の表面は、ワークピース５５の表面をスイープする。ＷＳＩＤ５２のチャネル５８は、処理溶液６０がワークピース５５の表面に流れ込むことを可能にする。
ＥＣＭＤプロセスが行われる場合、ワークピース５５の表面は、電極５６とも流体接触する成膜溶液によって湿潤され、電位はワークピース５５の表面と電極との間に印加されてワークピースの表面を陰極にさせる。ＥＣＭＰＲ装置の他の設計では、処理溶液はＷＳＩＤを通して供給されるのでなく、ＷＳＩＤの上に供給されうる。
ＥＣＭＥプロセスが行われる場合、ワークピースの表面は、電極とも流体接触する成膜溶液あるいは特別の電気エッチング溶液によって湿潤されうる。その後、電位は、ワークピースの表面と電極との間に印加されてワークピース表面を陽極にさせる。よって、電気エッチングはワークピースの表面で起る。非常に薄い平面膜は、同じ成膜装置及び成膜溶液の中で、まずＥＣＭＤ技術を適用して平面的な膜を成長させ、そして印加電圧を逆にして平面的な膜に対してＥＣＭＥ技術を使用することにより得られることができる。ＥＣＭＥステップは成膜装置内でも行われることができるが、代替的に、ＥＣＭＤステップに使用された成膜溶液と異なる電気エッチング溶液は、ＥＣＭＥステップの間に装置内に供給されうる。別の代替のアプローチでは、ＥＣＭＥプロセスは、ＥＣＭＤステップが行われた装置とは隔離された別の装置内で行われうる。即ち、ウエハはＥＣＭＤ装置からＥＣＭＥ装置に移動される必要がある。
ＥＣＭＥ技術は、接触処理か、或いは無接触処理の使用によって、一群のプロセスに分けられうる。例えば、ＥＣＭＥが非接触アプローチを使用して行われる場合、電気化学機械エッチングプロセスのうち機械の部分が除外され、その結果、物質の除去は単に電気化学的に行われる。このプロセスは電気化学エッチング（ＥＣＥ）と呼ばれる。ＥＣＥの電解質は典型的に、レベリング能力を有するように選ばれる。そのような電解質は、滑らかな表面を産出するために高い電流密度のプロセスに使用される。したがって、ＥＣＥは、電気化学研磨またはＥＣＰとも呼ばれる。さらに、エッチングが、電極と基板表面との間に電圧を印加せずに接触モードで行われる場合、このプロセスは化学機械エッチング（ＣＭＥ）となる。同様に、エッチングが、電圧を印加せずに非接触モードで行われる場合、このプロセスは、単に化学エッチング、ＣＥとなる。前に示したように、ＥＣＭＥは、電気エッチング溶液、あるいは成膜溶液の何れかの中で行われ得る。電気エッチング溶液は、また、電解研摩溶液とも呼ばれ、電気エッチングされた物質に滑らかな表面を産出するために特別に配合される。物質の化学エッチングレートは電気エッチング溶液の中においては小さい。しかし、一旦電気化学プロセスが開始されたら、即ち、電圧が印加されたら、レートは高くなる。成膜溶液は物質の成膜のために配合される。しかしながら、前に説明されたように、それらの成膜溶液は、同じ装置内で電気エッチングが電気成膜の直後に行われる場合の電気エッチングにも使用されることができる。明らかに、これは１つの低コストの代替案である。その一例は、本発明の譲受人によって共有される２０００年９月２８日に出願した「パターニングされた基板の上面上の金属コーティングの最少化／除去方法及びそれにより得られた膜構造」を標題とするシリアル番号09/671,800のアメリカ合衆国出願に記述されている。
電気化学機械的成膜及びエッチング方法、即ち、ＥＣＭＰＲの記述は、すべてが本発明の譲受人によって共有される様々な特許及び係属中の出願に見出すことができる。「電気化学機械成膜の方法及び装置」を標題とする番号6,126,992のアメリカ合衆国特許、２００１年１２月１８日に出願した「外部影響を用いてワークピースの凸面及び凹面上に成膜された添加材の間に差異を作り出すめっき方法及び装置」を標題とする番号09/740,701のアメリカ合衆国出願、及び、２００１年９月２０日に出願した「ワークピースの所定の部分上の成膜を制御するめっき方法及び装置」を標題とするシリアル番号09/961,193のアメリカ合衆国出願は、種々のＥＣＭＰＲアプローチについて記述する特許及び出願である。電気化学機械プロセスは、パターン化されたワークピースの表面上の、凹部を含む表面の全面に金属を平面的に蒸着することができる。さらに、必要ならば、表面形状のサイズに関係なく表面形状上に過量の金属を選択的に持たせる新しい構造を生成する能力をも有する。本発明のプロセスを行うように適応され得るシステムの一つは、２００１年１月５日に出願した番号60/259,676の優先権仮出願及び２００１年１月１６日に出願した番号60/261,263の優先権仮出願に基づいて、２００１年２月２７日に出願した「半導体ウエハを処理する統合システム」を標題とする出願番号09/795,687のアメリカ合衆国特許出願に議論されている。一部の処理システム及び方法は、本発明の譲受人によって共有される２００２年１０月３日に出願した「半導体相互接続構造の製作」を標題とするシリアル番号10/264,726のアメリカ合衆国出願にも開示されている。
以下で説明されるように、本発明は半導体集積回路の相互接続を製造する方法及びシステムを提供する。本発明の方法は、１ミクロンよりも広い幅を有するトレンチ及び他の表面形状を備える相互接続を形成するのに特に有用である。図１Ａに示したように、標準のめっき技術はそのような広い表面形状上にステップ‘ｓ’を引起し、またＣＭＰのような標準の物質除去アプローチは、図１Ｂに示したように、へこみ(dishing)２０をもたらす。一実施の形態では、本発明は、銅の相互接続を形成するために、電気化学機械成膜（ＥＣＭＤ）プロセス及び化学機械研磨（ＣＭＰ）プロセスのような、平面成膜プロセスを採用する。この実施の形態において、例えば、最初に平面の銅膜は、ＥＣＭＤ処理ステップによって形成され、その後、２つの別個のＣＭＰ処理ステップを行うことにより除去されて最終の相互接続構造を生成する。別の実施の形態では、最初のＥＣＭＤ処理ステップを用いて第１の実施の形態の中で形成された膜よりも薄い平面膜を形成する。その後、バリアと共に、この薄い平面膜は、単独のＣＭＰステップを使用することにより除去されて最終の相互接続構造を形成する。
上記の実施の形態と関連して、本発明は、さらに従来のめっきあるいは平面めっき処理（平面めっき処理が望ましい）によって形成される導電膜を除去するために電気化学エッチングプロセスの統合化を提供する。エッジ銅の除去、ウエハ背面洗浄、及びアニーリングがシステムに統合化されることも達成されうる。
通常、ＣＭＰプロセスは、半導体ウエハあるいは他のそのような基板を、化学的反応の摩耗性スラリーで湿潤される移動中の研摩面に押し付けることを伴う。スラリーは通常塩基性または酸性であり、一般的にアルミナ、セリア(Ceria)、シリカ(Silica)、あるいは他の硬いセラミック粒子を含む。研摩面は、典型的に、ＣＭＰの技術分野でよく知られている高分子材料で作られるパッドである。パッドはそれ自身さらに研磨性パッドでありうる。ＣＭＰプロセス中に、処理されるウエハを備えたウエハキャリアはＣＭＰパッド上に置かれ、それに押し付けられる。研磨性パッドでありうるパッドは、線形のベルトとして横に移動され、あるいは回転されうる。このプロセスは、パッドとウエハ表面との間に流れるＣＭＰスラリー溶液中にウエハをパッドあるいは線形のベルトに対して移動させることにより行われる。スラリーは当技術分野の任意のＣＭＰスラリーであってもよく、パッド上に流され、又は、パッドが多孔性の場合、パッドを通して流されうる。
図２は、本発明の第１のシステム１００を示す図である。第１のシステム１００は、処理セクション１０１、ロード−アンロードセクション１０２、及び処理セクション１０１とロード−アンロードセクション１０２との間に配置されるバッファセクション１０３を備える。ウエハはロード−アンロードセクション１０２にロードされる。ロード−アンロードセクション１０２に配置される第１のロボット１０５は、バッファーセクション１０３を介してウエハを処理セクション１０１に搬送し、又は処理セクション１０１から取り出す。１つの実施の形態では、処理セクション１０１はプロセスステーション１０６、第１ＣＭＰステーション１０７、第２ＣＭＰステーション１０８、２次洗浄ステーション１０９、及びアニールステーション１１０を備えうる。第２のロボット１１１はウエハを処理セクション中に搬送し、又はそこから取り出すために使用される。この例において、処理ステーションはＥＣＭＤのような平面電着（電気めっき）プロセスを行うために使用されうる。この例において、各ステーションは、第１のシステム１００の統合された一部として示されているが、互いに離れて位置する個々のステーションであってもよい。更に、システムのスループットを高めるために、より多くのＥＣＭＤ、ＣＭＰ、アニール、あるいは、２次洗浄ステーションがシステムに含まれうる。注目すべきなのは、この実施の形態において、チェンバーは、好ましくは、（ＥＣＭＤチェンバーのような）下部処理チェンバー、及び上部リンス−ドライチェンバーを有する、垂直に積重ねられたチェンバーであることである。そのような垂直なチェンバー設計及びオペレーションの一例は、本発明の譲受人によって共有される１９９９年１２月１７日に出願した「垂直に構成された複数のプロセス用のチェンバー」を標題とする、アメリカ合衆国特許6,623に開示されている。従って、この実施の形態では、プロセスチェンバー１０６は、底部ＥＣＭＤプロセスチェンバー及び上部洗浄−ドライチェンバーを有する。上部チェンバーにおいてはエッジ銅の除去及び後続の洗浄をも行うことができる。
ウエハは、処理セクション１０１内のプロセスステーション１０６に移送されてＥＣＭＤのようなプロセスを開始させることができる。ステーション１０６〜１１０は、２００あるいは３００ミリメートルのウエハの何れかを処理するために適応されることができる。アニールステーションは、ＣＭＰプロセスの前に、あるいはそのプロセスの後に、あるいはＣＭＰプロセスの前及び後にウエハをアニールするために使用される。ウエハをプロセスステーションでリンス、乾燥した後に、ウエハの正面及び背面から可能な汚染物質を除去するために、ウエハの正面及び背面をさらに２次洗浄チェンバーにて洗浄しうる。
図３Ａ〜図３Ｃは、図２に示したシステム及び本発明の３つのステッププロセスを使用して銅の相互接続を形成する本発明のプロセスを説明する概略的な断面図である。この例において、典型的な２重ダマシン相互接続構造は、まずＥＣＭＤを使用して薄い平面膜を成長させるステップ、次に、２ステップＣＭＰプロセスを使用してこの平面膜を除去するステップを含む３ステップの成膜研磨プロセスによって形成される。図２に示したように、この実施の形態では、ＥＣＭＤプロセスはプロセスステーション１０６で行われる。ここでは、銅が成膜、及び／又は除去される例示的な物質として使用されるが、他の導体、例えばＮｉ、Ｐｄ、Ｐｔ、Ａｕ、Ｐｂ、Ｓｎ、Ａｇ、及びそれらの合金を成膜し、或いは除去する場合にも、本発明は利用され得る。図３Ａは、本発明の、ＥＣＭＤプロセスを採用する成膜ステップで形成された平面銅膜１２２を有する半導体基板１２０を示す図である。図２の中で示された処理ステーション１０６内で、平面膜１２２は、絶縁層１２８上にパターニング及びエッチングされたビア１２４及びトレンチ１２６に電気めっきされる。絶縁層１２８は、半導体ウエハ１３０上に形成され、上面１２９を有する。バリア膜１３２はむしろ、ビア１２４、トレンチ１２６及び絶縁層１２８の上面１２９を共形状的にコーティングする。銅シード膜（図示せず）はバリア膜１３２上に成長させられ、銅が電気めっきされる基礎を形成する。絶縁体１２８の上面１２９を被覆する平坦な銅膜１２２の部分の厚さは、基板１３０上で充填されようとする最大の表面形状、即ち、最大の幅を有する表面形状（この例ではトレンチ１２６である）の深さと関係している。‘Ｗ’と示されるトレンチ１２６の幅が基板上で最大であれば、上面１２９を被覆する平坦な銅の部分の厚さ‘ｔ’は０．７５Ｄに等しく、又はそれ以下でありうる。ここでは、‘Ｄ’はトレンチの深さである。しかしながら、全体ウエハ表面上により大きな、即ちより広い表面形状が存在する場合、厚さｔは該より大きな表面形状の深さの関数となり、即ち、これより大きな表面形状の深さの約３／４倍の深さ以下、又は約３／４倍の深さに等しいとなることが認識される。注目すべきことは、従来技術のプロセス（図１Ａを参照）において、銅かぶりの厚さは、Ｄよりも大きいこと、即ち、ｔ＞Ｄであることである。このような薄くて平坦な銅膜は、基板の表面からかぶりや過剰の銅を除去するという長い高価な従来の処理ステップの使用を有利に無くすＥＣＭＤプロセスのような平面成膜技術によって生成されることができる。その後、プロセスステーション１０６は、ウエハをリンス、乾燥して第１ＣＭＰステーション１０７へ送る。
図３Ｂに示すように、成膜ステップに続く研摩ステップにおいて、第１ＣＭＰ処理ステップは第１ＣＭＰステーション１０７で行われて、絶縁層１２８の上面１２９上のバリア膜を被覆する過剰の平坦な銅膜を平面的に研磨する。第１ＣＭＰ処理ステップは、非研削性スラリー及び固定の摩耗性パッド１３４を使用して好ましく行われることができる。固定の摩耗性パッド１３４は、銅膜１２２をバリア膜まで選択的に除去する。その後、第１プロセスステーション１０６は基板をリンス、乾燥して第２ＣＭＰステーション１０８へ移送する。
図３Ｃに示すように、第２で且つ最終の研磨ステップは第２ＣＭＰステーションで行われ、絶縁層１２８の上面１２９を被覆するバリア膜１３２は、例えば非研磨性パッド１３４を使用する、スラリーをベースにしたＣＭＰ処理によって除去される。異なる研磨パッド及びスラリーを使用する銅膜及びバリア膜の除去は、本発明の譲受人によって共有される２００２年３月１３日に出願した「銅及びバリア膜の統合的な化学機械研磨の方法及び装置」を標題とする番号60/365,001の同時係属のアメリカ合衆国仮特許出願に開示されている。第２ＣＭＰステップの後、アニールステップにおいて、ウエハは、図２で示されたアニールステーション１１０でアニールされる。アニール温度は約１５０〜４５０°Ｃの範囲にありうる。アニールステップの後、ウエハはロード−アンロードセクション１０２に移動されてカセットの中に積重ねられる。バリアＣＭＰの後及びアニーリングの前に、２次洗浄ステーション１０９は、ウエハをさらに洗浄してウエハの前面及び背面上に汚染物が残留しないことを確保するのに使用されうる。２次洗浄チェンバーは、好ましくは、どんな銅の残留物をも除去して銅の濃度を約１０１１原子／ｃｍ２以下にするように、硫酸溶液かフッ酸溶液のような酸性溶液でウエハの背面及びベベル（bevel）を洗浄する能力を有する。
同じシステムの別のプロセスシーケンスにおいて、アニーリングステップはＥＣＭＤステップの後及びＣＭＰステップの前に適用されうる。ＥＣＭＤステップ、及び後続のリンス、乾燥の後に、ウエハはさらに２次洗浄ステーションで洗浄されて、ウエハの背面及びベベルに銅がないことを確保することができる。先に記述したように、銅の濃度は１０１１原子／ｃｍ２以下である必要がある。このプロセスのＣＭＰステップの前のアニーリングは、銅の厚さをより大きくするので銅の粒径がより大きくなり、より安定化することを確保する。代替的に、別のプロセスシーケンスにおいては、アニーリングステップが２回行われうる。第１アニーリングステップは第１ＣＭＰステップの前に行われ、第２アニーリングは第２ＣＭＰステップの後に行われる。前の実施の形態と同様に、２次洗浄ステップは、ＥＣＭＤステップに続くリンス及び乾燥ステップの後に行われ、また任意のアニーリングステップの前にも行われてアニーリングがウエハの背面及びベベルからウエハ上のデバイスへの銅の拡散を引起さないことを確保する。
さらに、別のプロセスシーケンスでは、非平面の銅膜を得るために、ＥＣＭＤプロセスは非接触モードで行われうる。洗浄及びアニールステーションでのアニーリングステップの後に、平面の銅膜が得られるように、成膜プロセスは接触モードのＥＣＭＤプロセスで継続しうる。その後、ウエハは、ＣＭＰステップにさらされうる。このＣＭＰステップの後には、以前に説明されたように、付加的なアニーリングステップを行っても、行われなくてもよい。
平面の銅膜が十分に薄いならば、即ち、約２０００Å以下の場合、上記のプロセスは、ＣＭＰステーション１０７、１０８のうちのいずれか１つにおいて単独のＣＭＰステップによって行われうる。単独のＣＭＰステップは、非選択的スラリーを使用して薄い銅膜及び銅膜下のバリア膜を除去する。当然のことながら、この実施の形態で使用されるＣＭＰステーションは、単独の処理ステップを行うように再構成されている。図４Ａ及び図４Ｂは、図２で示されたシステムを使用して銅の相互接続を形成する本発明のプロセスを説明する概略的な断面図である。この実施の形態では、２重ダマシン構造は、本発明の原理に従って形成される。
図４Ａは、本発明の第１ステップで形成された薄い平面的な銅膜２２２を有する半導体基板２２０を示す図である。図２に示された処理ステーション１０１において、平面膜は、絶縁層２２８上にパターン化され、エッチングされたビア２２４及びトレンチ２２６に電気めっきされる。この実施の形態では、絶縁体２２８の上面２２９を被覆する平坦な銅膜２２２の部分の厚さは、約２０００Å以下、好ましくは約１０００Å以下である。ＥＣＭＤプロセスによって生成されたこのような薄い平面銅膜は、かぶりを除去する長い、且つ高価な従来のステップの使用を有利に省く。ＥＣＭＤプロセスの後、ウエハは同じプロセスステーションでリンス、乾燥され、そして例えば第１ＣＭＰステーション１０７（図２を参照）へ送られる。
図４Ｂに示すように、本発明の最終ステップにおいて、ＣＭＰプロセスを単独研磨ステップにて行って、過剰の平坦な銅膜及びバリア膜を研摩する。以前に言及されたように、第１ＣＭＰステーション１０７は、単独ステップのプロセスを行うように再構成される。パッド２３４は、スラリーの助けを借りて絶縁体２２８の上面２２９まで銅膜２２２及びバリア膜２３２を除去する。最終的に、金属の相互接続が形成されて、これにより、完全な２重ダマシン構造を形成する。このステップでは非選択性のスラリーは、小さな厚さの絶縁体又は誘電体層を除去するために使用されてもよく、それによって、へこみ効果を最小限にする。本発明はＥＣＭＤプロセスを使用して説明されているが、薄層を生成できる任意の平面成膜プロセスにも適用可能であることが注目されるべきである。前の実施の形態と同様に、単独のＣＭＰステップに続いて、ウエハはアニールステーションでアニールされ得る。アニールの前に、２次洗浄ステーション１０９でウエハをもう１回洗浄することが望ましい。アニーリングステップの後、ウエハはロード−アンロードセクションへ移送され、カセットの中に積重ねられる。
同じシステムの別のプロセスシーケンスにおいて、アニーリングステップはＣＭＰステップの前に、及びＥＣＭＤ処理ステップの後に適用されうる。さらに、ＥＣＭＤステップの後、ウエハは処理ステーションでリンス、乾燥された後に、２次洗浄ステーションで洗浄されることができる。代替的に、別の実施の形態では、アニーリングステップは、ＣＭＰステップの前に一回、及びＣＭＰステップの後に一回で２回行われうる。前述の実施の形態と同様に、このアプローチでは、２次洗浄ステップは各アニールステップの前に行われうる。
さらに、別のプロセスシーケンスでは、非平面の銅膜を得るために、ＥＣＭＤプロセスは無接触モードで行われうる。アニールステーションでのアニールステップの後、成膜プロセスは平面の銅膜を得るように接触ＥＣＭＤプロセスで継続しうる。ウエハは各成膜プロセスの後に２次洗浄ステーションで洗浄されうる。その後、平面膜は単独ステップのＣＭＰプロセスを使用して研摩される。
すべての上記の実施の形態の中で、ウエハのフロントエッジ、ベベル、及びバックエッジから銅を除去するエッジ銅除去ステップは、ＥＣＭＤ又はめっきステップの後に実行されうることに注意すべきである。このプロセスは、２次洗浄ステーション内でも行われうるが、好ましくはＥＣＭＤステーションのリンス−乾燥セクション内で行われる。プロセスで２つ異なる銅の成膜ステップが使用された場合、フロントエッジ上の銅は第２の成膜ステップの後のみに除去される。それは、フロントエッジ上の銅が第２の成膜ステップのために接点となる必要があるためである。しかしながら、デバイスが形成される領域へのバックエッジ及びベベルからの銅の拡散を回避するために、バックエッジ及びベベルは、第１めっきステップの後、及び任意のアニーリングステップの前に洗浄される必要がある。
上記の実施の形態で説明され、且つ図３Ａ及び図４Ａに示されたように、最初の平面銅構造１２２及び２２２は、ＥＣＭＤプロセスを使用して形成される。同様な構造は、厚い平面銅膜を形成するＥＣＭＤステップの後に、電気化学機械的エッチング（ＥＣＭＥ）あるいは通常の電解研摩ステップを利用しても製造されうる。一旦銅膜が電解研摩プロセスによって薄くされれば、上記で説明された１ステップあるいは２ステップのＣＭＰプロセスは超過銅膜を除去するために行われることができる。
上記のプロセスは、図５の中で示された典型的な第２のシステム２００内で行われうる。第２のシステム２００はさらに処理セクション２０１、ロード−アンロードセクション２０２、及びセクション２０１、２００の間に位置するバッファーセクション２０３を備え得る。ウエハはロード−アンロードセクション２０２にロードされ、セクション２０２に位置する第１ロボット２０５はバッファーセクション２０３を介してウエハを処理セクションへ運び、あるいは処理セクションから取り出す。一実施の形態では、処理セクション２０１はプロセスステーション２０６、第１ＣＭＰステーション２０７、電解研摩または電気エッチングステーション２０８、２次洗浄ステーション２０９、及びアニーリングステーション２１０を備えうる。第２のロボット２１１はウエハを処理セクションに運び、或いは処理セクションから取り出すのに使用される。この例において、プロセスステーションはＥＣＭＤのような平面電着プロセスを行うために使用されうる。この例において、各ステーションは、第２システム２００の統合された一部として示されているが、別々に位置する個々のステーションであってもよい。更に、より多くのＥＣＭＤ、ＣＭＰ、電解研摩、アニーリング、及び洗浄ステーションがスループットを増大させるためにシステムに備えられ得る。注意されるべきなのは、この実施の形態では、チェンバーは、好ましくは、前述のアメリカ合衆国特許6,352,623に開示されているように（ＥＣＭＤチェンバーのような）下部プロセスチェンバー及び上部リンス−ドライチェンバーを有する垂直に積重ねられたチェンバーであることである。従って、この実施の形態では、プロセスチェンバー２０６は、底部ＥＣＭＤプロセスチェンバー及び上部リンス−ドライチェンバーを有する。上部チェンバー内では、エッジ銅除去及び後続の洗浄も行われることができる。
図６Ａ、図６Ｂを使用して、システム２００を使用するプロセスを示す。図６Ａに示すように、基板３００は、ウエハ３１０上に配置された絶縁層３０８あるいは誘電体層に形成されるビア３０４及びトレンチ３０６を有する。絶縁層３０８は上面３１２を有する。バリア膜３１４は、ビア３０４、トレンチ３０６及び絶縁層３０８の上面３１２を共形状的にコーティングする。銅シード膜（図示せず）もバリア膜上に形成されうる。このプロセスの第１ステップは表面上に平面銅膜３０２を形成することである。平面銅膜３０２はＥＣＭＤプロセスを使用して、プロセスステーション２０６内で形成される。この平面膜は、図１Ａで示された先行技術と異なり、数ミクロンの幅、数十ミクロンの幅さえをも有する表面形状を含むすべてのサイズのあらゆる表面形状上にほぼ平坦な銅の表面を形成する。ＥＣＭＤの後、ウエハは２次洗浄チェンバー２０９で洗浄されうる。このプロセスの次のステップは、電気化学エッチングステーション２０８内で電気化学エッチングを採用することにより、平面の銅膜の厚さを薄くする。しかしながら、電解研摩ステップの前に、ウエハはアニールステーション２１０でアニールされうる。膜３０２の初期の厚い性質は、アニールされる物質に非常に大きな粒径を保証する。電解研摩の後、残留する平面膜の厚さに応じて、ＣＭＰステップは採用されてウエハ表面より残りの導電膜を除去する。この例においてシステム２００は１つのＣＭＰステーションしか有しないが、システム２００は、上述のように２ステップＣＭＰアプローチを行うように２つのＣＭＰステーションを備えうる。
図６Ａに示すように、電気エッチングステージでは、銅膜３０２の厚いトップ部分は平面的な表面３１８まで平面的に除去される。残留する膜の厚さは、約２０００Å以下、好ましくは１０００Å以下である。残留する膜の厚さは、絶縁層の上面上のバリア膜を被覆する平面銅の部分の厚さであることが理解されるであろう。平面的な表面３１８を形成した後に、プロセスは、ＣＭＰチェンバー２０７で単独ステップのＣＭＰプロセスで継続しうる。図６Ｂに示すように、単独ステップのＣＭＰプロセスを使用して、表面３１２上のバリア膜部分は、絶縁層３０８のトップ部分３２０及びトレンチ３０６内の銅３０２のトップ部分３２２と共に、平面的な表面３２４まで平面的に除去される。
同じシステムのより好ましいプロセスシーケンスでは、アニーリングステップは、ＣＭＰステップの前に、及びＥＣＭＤステップの後に適用されうる。ＥＣＭＤステップの後に、リンス及び乾燥に続き、ウエハは２次洗浄ステーションで洗浄されうる。代替的に、別のプロセスシーケンスでは、ＣＭＰステップの後に、基板はアニールステーション２１０でアニールされうる。さらに、このアプローチでは、２次洗浄ステップは、ＣＭＰプロセスに続くリンス乾燥ステップの後に行われうる。
当然のことながら、上記説明されたアプローチは多くの長所を持つ。第一に、スタートの銅膜は、比較的厚い平面的な膜であり、その結果、一旦アニールされると、大きな粒状構造を生成する。膜が平面的なため、低コストの電解研摩アプローチを利用することにより、図６Ａに示したように、膜の厚さを薄くするのが実現可能である。物質除去の間には平面化が必要でないため、電解研摩は膜３０２を平面的な表面３１８まで一様に薄くすることができる。
研磨パッド及びスラリーのような高価な消耗品を有するＣＭＰと比較して、電解研摩は非常に低コストのプロセスである。したがって、銅の大部分が電解研摩によって除去され、残留した薄い銅膜のみがＣＭＰステップによって研摩されることは、重要な経済的便益を有する。注目されるべきなのは、電解研摩が表面から過剰の銅かぶりを全部除去するまで続けられることである。しかしながら、これはより困難であり、且つ、プロセスウィンドウはより狭い。例えば、数百Åのオーバーエッチングは、特徴（ビア、トレンチ）の中へのへこみを引き起こすだろう。表面上に約２０００Å以下の銅を残せば、少量の消耗品を使用しながら非常によいへこみ及び浸食結果を生み出せるＣＭＰステップを行うことができる。したがって、このようなアプローチは経済的で、且つ高いスループットを有する。
簡単な化学的エッチングプロセスも、平面的な銅膜を２０００Å以下の厚さに薄くするために使用されうる。しかしながら、多少強いエッチング溶液と銅の表面との間の化学反応を阻止するほうがより難しいため、エッチングプロセスが止められた後でさえ、銅の腐食及びエッチングは継続しうる。しかしながら、電解研摩の場合、以前に言及されたように、電解研摩溶液は電圧を印加されなければ、銅の表面を認められうるほどにエッチングしない。したがって、このプロセスは、電圧がかからないと、エッチングが直ちに止まるのでより制御可能であり、且つ、滑らかな表面をも生成する。
システム２００を用いる別のプロセスは、図７Ａ、図７Ｂを使用して示されている。この実施の形態において、第１ステップでは、基板４００は、プロセスステーション２０６内で標準電着又は非コンタクトＥＣＭＤプロセスを使用して、銅膜４０２をめっきされる。銅膜４０２は、従来の電気化学成膜プロセスを使用して形成された膜と同様な、従来の非平面の銅膜である。従来の電気化学的銅膜形成の一例は、背景技術において図１Ａと関連させて説明されている。基板４００は、ウエハ４１０上に配置された絶縁層４０８あるいは誘電体層に形成され、非平面の銅膜４０２を形成するためにめっきプロセスを通じて銅を埋め込まれたビア４０４及びトレンチ４０６を有する。絶縁層４０８は上面４１２を有する。バリア膜４１４はビア４０４、トレンチ４０６及び絶縁層４０８の上面４１２を共形状的にコーティングする。銅シード膜（図示せず）もバリア膜上に形成されうる。成膜プロセスの後に、基板は２次洗浄ステーション２０９で洗浄されうる。銅膜が平面的でないので、後のプロセスは銅膜を平面化する必要がある。この実施の形態では、基板は非平面の成膜プロセスの後にアニールステーション２１０でアニールされることができる。
図７Ａに示したように、スタートの膜が非平面的なため、物質除去ステップの期間中に表面を平面化する必要がある。したがって、電気化学機械的エッチング（ＥＣＭＥ）ステップが使用される。ＥＣＭＥステージでは、銅膜４０２のトップ部分は除去され、平面化は平面的な表面４１８に達するプロセスの間に機械的なアクションの助けによって達成される。表面４１８下の残留する膜の厚さは、約２０００Å以下、好ましくは約１０００Å以下である。残留する膜の厚さは絶縁層の上面上のバリア膜を被覆する平面的な銅の部分の厚さであることが理解される。平面的な表面４１８を形成した後、プロセスは、ＣＭＰチェンバー２０７で単独ステップのＣＭＰプロセスで継続しうる。図７Ｂに示したように、単独ステップＣＭＰプロセスを使用することによって、表面４１２上のバリア膜部分は、絶縁層４０８のトップ部分４２０及びトレンチ４０６内の銅４０２のトップ部分４２２と共に、平面的な方法で平面的な表面４２４まで除去される。
同じシステムの一つのプロセスシーケンスにおいて、アニーリングステップはＥＣＭＥステップの後に、及びＣＭＰステップの前に適用されうる。ＥＣＭＥステップ及びそれに続くリンス−乾燥の後に、ウエハは処理ステーションでリンス、乾燥された後、２次洗浄ステーションで洗浄されることができる。代替的に、別のプロセスシーケンスでは、ＣＭＰステップの後、基板はアニールステーション２１０でアニールされる。さらに、このアプローチでは、２次洗浄ステップは、アニーリングプロセスの前にも行われうる。
上記では特定の数のプロセスモジュールを有する典型的なシステムを図示し、説明したが、スループットの考慮によっては上記説明されたシステムはより多い数あるいはより少ない数の処理（ＥＣＭＤとＥＣＭＥ）及びＣＭＰプロセスモジュールを含みうることが理解される。さらに、この適用では、システムは概略的に示されており、よって、システム内のプロセスモジュールは本発明のプロセス結果を変更せずに変えられうる。
以上では、様々な好ましい実施の形態及び最良のモードが詳細に説明されたが、当技術分野で通常の知識を有する者は、本発明の斬新な思想及び利点を実質的に逸脱することなく典型的な実施の形態の多様な変更が可能であることを容易に認識するだろう。
典型的な２重ダマシン相互接続構造の形成を説明する図である。 非平面的な表面を有する典型的な２重ダマシンを示す図である。 本発明の一実施の形態に係る、典型的な電気化学機械処理システムを示す図である。 本発明の一実施の形態に係る、典型的な処理システムを示す図である。 本発明の一実施の形態に係る、相互接続の形成中の基板を示す横断面図である。 本発明の一実施の形態に係る、相互接続の形成中の基板を示す横断面図である。 本発明の一実施の形態に係る、相互接続の形成中の基板を示す横断面図である。 表面上に薄い平面的な金属膜を有する基板を示す図である。 本発明の一実施の形態に係る、金属膜及びバリア膜が研摩された後の完成した基板を示す図である。 本発明の一実施の形態に係る、別の典型的な電気化学機械処理システムを示す図である。 本発明の一実施の形態に係る、相互接続の形成中の基板を示す横断面図である。 本発明の一実施の形態に係る、相互接続の形成中の基板を示す横断面図である。 本発明の一実施の形態に係る、相互接続の形成中の基板を示す横断面図である。 本発明の一実施の形態に係る、相互接続の形成中の基板を示す横断面図である。

Claims (43)

  1. ウエハ処理システム内で導電性表面を有するウエハを処理する方法であって、
    実質的に平面化される導電層を形成するように前記ウエハの導電性表面を電気化学機械的処理（ＥＣＭＰＲ）モジュールで電気化学機械的に処理する電気化学機械処理ステップと、
    前記ウエハのエッジ領域から導電物質を除去する除去ステップと、
    前記ウエハ上に金属の相互接続構造を形成するように平面化された前記導電層を化学機械研磨（ＣＭＰ）モジュールで化学機械的に研摩する化学機械研磨ステップと、を含むウエハ処理方法。
  2. 前記電気化学機械処理ステップが、前記導電性表面上に導電物質を成膜させるステップを含む請求項１に記載のウエハ処理方法。
  3. 前記電気化学機械処理ステップが、前記導電性表面の少なくとも一部を除去するステップを含む請求項１に記載のウエハ処理方法。
  4. 前記電気化学機械処理ステップが、前記ウエハの導電性表面と接触するステップを含む請求項１に記載のウエハ処理方法。
  5. 前記化学機械研摩ステップが、前記導電性表面の少なくとも一部を除去するステップを含む請求項１に記載のウエハ処理方法。
  6. 前記化学機械研摩ステップが、前記導電性表面の少なくとも一部を除去するステップを含む請求項２に記載のウエハ処理方法。
  7. 前記化学機械研摩ステップが、バリア物質を除去するバリア除去ステップを含む請求項１に記載のウエハ処理方法。
  8. 前記ウエハをアニーリングするアニーリングステップをさらに含む請求項１に記載のウエハ処理方法。
  9. 前記アニーリングステップが、
    前記除去ステップの後に、前記ウエハを前記ＥＣＭＰＲモジュールからアニールモジュールに移送するステップと、
    前記ウエハをアニールするステップとを含む請求項８に記載のウエハ処理方法。
  10. 前記アニーリングステップが、
    前記ウエハを前記ＣＭＰモジュールからアニールモジュールに移送するステップと、
    前記ウエハをアニールするステップとを含む請求項８に記載のウエハ処理方法。
  11. 前記除去ステップが、前記ウエハをリンス、洗浄、及び乾燥するステップを含む請求項１に記載のウエハ処理方法。
  12. 前記ウエハを前記ＥＣＭＰＲモジュールから洗浄モジュールに移送するステップと、
    前記洗浄モジュール内で前記ウエハの背面を洗浄する洗浄ステップとをさらに含む請求項１に記載のウエハ処理方法。
  13. 前記洗浄ステップが、前記背面の金属濃度を約１０１１原子／ｃｍ２以下に低減させるステップを含む請求項１２に記載のウエハ処理方法。
  14. 前記洗浄ステップが、前記ウエハのエッジ領域から導電物質を除去するステップを含む請求項１２に記載のウエハ処理方法。
  15. 前記化学機械研摩ステップが、固定の研磨性パッド及び非研磨性スラリーで前記ウエハを研摩するステップを含む請求項１に記載のウエハ処理方法。
  16. 前記ウエハを前記ＣＭＰモジュールから第２のＣＭＰモジュールへ移送するステップと、
    前記第２のＣＭＰモジュール内で前記導電層の少なくとも一部及びバリア膜を化学機械的に研磨する第２の化学機械研磨ステップとをさらに含む請求項１に記載のウエハ処理方法。
  17. 前記第２の化学機械研磨ステップが、非研磨性パッド及びスラリーで前記ウエハを研摩するステップを含む請求項１６に記載のウエハ処理方法。
  18. 前記ウエハをアニールするアニーリングステップをさらに含む請求項１６に記載のウエハ処理方法。
  19. 前記アニーリングステップが、
    前記ウエハを前記ＣＭＰモジュールからアニールモジュールに移送するステップと、
    前記ウエハをアニールするステップと、を含む請求項１８に記載のウエハ処理方法。
  20. 前記アニーリングステップが、
    前記ウエハを前記第２のＣＭＰモジュールからアニールモジュールに移送するステップと、
    前記ウエハをアニールするステップと、を含む請求項１８に記載のウエハ処理方法。
  21. 請求項１に記載のウエハ処理方法に従って製造された集積回路。
  22. 請求項１３に記載のウエハ処理方法に従って製造された集積回路。
  23. 請求項１６に記載のウエハ処理方法に従って製造された集積回路。
  24. 金属の相互接続構造を形成するためにウエハの正面上の導電性表面を処理するシステムであって、
    前記ウエハの前記正面上に実質的に平面化される導電層を形成するように構成された電気化学機械処理（ＥＣＭＰＲ）モジュールと、
    前記ウエハのエッジ領域から導電物質を除去するように構成された、前記ＥＣＭＰＲモジュール内のチェンバーと、
    前記ＥＣＭＰＲモジュールから前記ウエハを受取り、前記ウエハの前記正面上の平面化された前記導電層を研摩して前記金属の相互接続構造を形成するように構成されたＣＭＰモジュールと、
    前記ＥＣＭＰＲモジュールから前記化学機械研磨（ＣＭＰ）モジュールへ前記ウエハを移送するように構成されたロボットと、を備える。
  25. 前記ＥＣＭＰＲモジュールが、前記ウエハの前記正面から前記導電層の少なくとも一部を除去する請求項２４に記載のシステム。
  26. 前記ＥＣＭＰＲモジュールが、前記ウエハの前記正面上に導電物質を成膜させる請求項２４に記載のシステム。
  27. 前記ＣＭＰモジュールが、前記ウエハの前記正面上の前記導電層の少なくとも一部を除去する請求項２６に記載のシステム。
  28. 前記ＣＭＰモジュールが、前記ウエハの前記正面から前記導電層の少なくとも一部を除去する請求項２４に記載のシステム。
  29. 前記導電層が、バリア膜を有し、
    前記ＣＭＰモジュールが、前記金属の相互接続構造を形成するために前記ウエハの前記正面から前記バリア膜を除去する請求項２４に記載のシステム。
  30. 前記ウエハをアニールするように構成されたアニールモジュールをさらに備え、
    前記ロボットが、前記ウエハを前記ＥＣＭＰＲモジュールから前記アニールモジュールへ移送する請求項２４に記載のシステム。
  31. 前記ウエハをアニールするように構成されたアニールモジュールをさらに備え、
    前記ロボットが、前記ウエハを前記ＣＭＰモジュールから前記アニールモジュールへ移送する請求項２４に記載のシステム。
  32. 前記チェンバーが、前記ウエハをリンス、洗浄、及び乾燥する請求項２４に記載のシステム。
  33. 前記ＥＣＭＰＲモジュールが、前記ウエハの前記正面上の前記導電層を平面化するために接触ＥＣＭＰＲプロセスを行う請求項２４に記載のシステム。
  34. 前記ウエハの背面から導電物質を洗浄するように構成された洗浄モジュールをさらに備え、
    前記ロボットが、前記ウエハを前記ＥＣＭＰＲモジュールから前記洗浄モジュールへ移送する請求項２６に記載のシステム。
  35. 前記洗浄モジュールが、前記ウエハの背面の導電物質濃度を約１０１１原子／ｃｍ２以下に低減させる請求項３４に記載のシステム。
  36. 前記洗浄モジュールが、前記ウエハのエッジ領域から前記導電物質を除去する請求項３４に記載のシステム。
  37. 前記ＣＭＰモジュールが、固定の研磨性パッド及び非研磨性スラリーを備え、前記固定の研磨性パッド及び前記非研磨性スラリーで前記ウエハの前記正面を研摩するように構成される請求項２４に記載のシステム。
  38. 前記ウエハの前記正面上の前記導電層及びバリア膜を研摩するように構成された第２のＣＭＰモジュールをさらに備え、
    前記ロボットが、前記ウエハを前記ＣＭＰモジュールから前記第２のＣＭＰモジュールへ移送する請求項２４に記載のシステム。
  39. 前記第２のＣＭＰモジュールが、非研磨性パッド及びスラリーを備え、前記非研磨性パッド及びスラリーで前記ウエハの前記正面を研摩するように構成される請求項３８に記載のシステム。
  40. 前記ウエハをアニールするように構成されたアニールモジュールをさらに備え、
    前記ロボットが、前記ウエハを前記ＣＭＰモジュールから前記アニールモジュールへ移送する請求項３８に記載のシステム。
  41. 前記ウエハをアニールするように構成されたアニールモジュールをさらに備え、
    前記ロボットが、前記ウエハを前記第２のＣＭＰモジュールから前記アニールモジュールへ移送する請求項３８に記載のシステム。
  42. 前記ＥＣＭＰＲモジュールが、前記ウエハの前記正面から前記導電層をエッチングするように構成される請求項２４に記載のシステム。
  43. 前記導電層が、銅を含む請求項２４に記載のシステム。
JP2006539636A 2003-11-07 2004-11-03 集積回路相互接続の製作システム及び方法 Pending JP2007511095A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/703,293 US7204743B2 (en) 2001-02-27 2003-11-07 Integrated circuit interconnect fabrication systems
PCT/US2004/036688 WO2005046872A1 (en) 2003-11-07 2004-11-03 Integrated circuit interconnect fabrication systems and methods

Publications (1)

Publication Number Publication Date
JP2007511095A true JP2007511095A (ja) 2007-04-26

Family

ID=34590722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006539636A Pending JP2007511095A (ja) 2003-11-07 2004-11-03 集積回路相互接続の製作システム及び方法

Country Status (4)

Country Link
US (1) US7204743B2 (ja)
JP (1) JP2007511095A (ja)
TW (1) TW200522267A (ja)
WO (1) WO2005046872A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356117A (ja) * 2003-05-26 2004-12-16 Ebara Corp 基板処理方法及びその装置
JP2006135072A (ja) * 2004-11-05 2006-05-25 Fujimi Inc 研磨方法
US7257893B2 (en) * 2005-06-03 2007-08-21 Novellus Systems, Inc. Efficient wafer processing technology
CN1983550A (zh) * 2005-12-14 2007-06-20 中芯国际集成电路制造(上海)有限公司 提高可靠性和成品率的消除铜位错的方法
US20070251832A1 (en) * 2006-04-27 2007-11-01 Applied Materials, Inc. Method and apparatus for electrochemical mechanical polishing of cu with higher liner velocity for better surface finish and higher removal rate during clearance
US8734661B2 (en) 2007-10-15 2014-05-27 Ebara Corporation Flattening method and flattening apparatus
US7947604B2 (en) * 2008-01-25 2011-05-24 Chartered Semiconductor Manufacturing, Ltd. Method for corrosion prevention during planarization
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
WO2011075416A1 (en) * 2009-12-18 2011-06-23 First Solar, Inc. Film removal
JP2011223031A (ja) * 2011-07-08 2011-11-04 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US20140127901A1 (en) * 2012-11-08 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Low-k damage free integration scheme for copper interconnects
US10500691B2 (en) * 2016-08-29 2019-12-10 Ebara Corporation Substrate processing apparatus and substrate processing method
JP6971676B2 (ja) * 2016-08-29 2021-11-24 株式会社荏原製作所 基板処理装置および基板処理方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5885138A (en) 1993-09-21 1999-03-23 Ebara Corporation Method and apparatus for dry-in, dry-out polishing and washing of a semiconductor device
US5827110A (en) 1994-12-28 1998-10-27 Kabushiki Kaisha Toshiba Polishing facility
US5826129A (en) 1994-06-30 1998-10-20 Tokyo Electron Limited Substrate processing system
DE19544328B4 (de) 1994-11-29 2014-03-20 Ebara Corp. Poliervorrichtung
US5830045A (en) * 1995-08-21 1998-11-03 Ebara Corporation Polishing apparatus
JP3779393B2 (ja) 1996-09-06 2006-05-24 東京エレクトロン株式会社 処理システム
JP3831043B2 (ja) 1997-01-24 2006-10-11 東京エレクトロン株式会社 回転処理装置
US6110011A (en) 1997-11-10 2000-08-29 Applied Materials, Inc. Integrated electrodeposition and chemical-mechanical polishing tool
US6004880A (en) * 1998-02-20 1999-12-21 Lsi Logic Corporation Method of single step damascene process for deposition and global planarization
US6132289A (en) 1998-03-31 2000-10-17 Lam Research Corporation Apparatus and method for film thickness measurement integrated into a wafer load/unload unit
JP3296300B2 (ja) 1998-08-07 2002-06-24 ウシオ電機株式会社 光照射式加熱装置
US6176992B1 (en) * 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
JP3979750B2 (ja) * 1998-11-06 2007-09-19 株式会社荏原製作所 基板の研磨装置
US6136163A (en) 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber
CA2366319C (en) * 1999-03-12 2008-04-22 International Cup Corporation Microwavable container for food products and method of fabricating same
JP2001038614A (ja) 1999-07-26 2001-02-13 Ebara Corp 研磨装置
US6656842B2 (en) 1999-09-22 2003-12-02 Applied Materials, Inc. Barrier layer buffing after Cu CMP
US6468022B1 (en) 2000-07-05 2002-10-22 Integrated Dynamics Engineering, Inc. Edge-gripping pre-aligner
US6578853B1 (en) 2000-12-22 2003-06-17 Lam Research Corporation Chuck assembly for use in a spin, rinse, and dry module and methods for making and implementing the same
US6613200B2 (en) * 2001-01-26 2003-09-02 Applied Materials, Inc. Electro-chemical plating with reduced thickness and integration with chemical mechanical polisher into a single platform
JP2003097516A (ja) * 2001-09-25 2003-04-03 Hitachi Ltd 液圧装置
JP3956350B2 (ja) 2002-03-25 2007-08-08 東京エレクトロン株式会社 位置決め機能を有する基板処理装置及び位置決め機能を有する基板処理方法
US6709970B1 (en) 2002-09-03 2004-03-23 Samsung Electronics Co., Ltd. Method for creating a damascene interconnect using a two-step electroplating process
US6979625B1 (en) 2003-11-12 2005-12-27 Advanced Micro Devices, Inc. Copper interconnects with metal capping layer and selective copper alloys

Also Published As

Publication number Publication date
WO2005046872A1 (en) 2005-05-26
US20040132381A1 (en) 2004-07-08
TW200522267A (en) 2005-07-01
US7204743B2 (en) 2007-04-17

Similar Documents

Publication Publication Date Title
US7172497B2 (en) Fabrication of semiconductor interconnect structures
US6946066B2 (en) Multi step electrodeposition process for reducing defects and minimizing film thickness
US7077725B2 (en) Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
US6943112B2 (en) Defect-free thin and planar film processing
US6852630B2 (en) Electroetching process and system
EP1410430A2 (en) Planar metal electroprocessing
US6773570B2 (en) Integrated plating and planarization process and apparatus therefor
US7247558B2 (en) Method and system for electroprocessing conductive layers
JP2006505697A (ja) 電解研磨のためのシステムと方法
US7204743B2 (en) Integrated circuit interconnect fabrication systems
JP2005500687A (ja) 平面化法と電解研磨との組み合わせを使用する半導体構造物の形成
US20040253809A1 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
US6861354B2 (en) Method and structure to reduce defects in integrated circuits and substrates
US7238614B2 (en) Methods for fabricating one or more metal damascene structures in a semiconductor wafer
KR100859899B1 (ko) 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법
US6793797B2 (en) Method for integrating an electrodeposition and electro-mechanical polishing process
US6797144B2 (en) Method for reducing surface defects in an electrodeposition process
US20040241985A1 (en) Substrate processing method and apparatus
US20070111523A1 (en) Process for conditioning conductive surfaces after electropolishing
US20050150777A1 (en) Method and system for material removal and planarization
US20090020437A1 (en) Method and system for controlled material removal by electrochemical polishing