JP2004356117A - 基板処理方法及びその装置 - Google Patents
基板処理方法及びその装置 Download PDFInfo
- Publication number
- JP2004356117A JP2004356117A JP2003148326A JP2003148326A JP2004356117A JP 2004356117 A JP2004356117 A JP 2004356117A JP 2003148326 A JP2003148326 A JP 2003148326A JP 2003148326 A JP2003148326 A JP 2003148326A JP 2004356117 A JP2004356117 A JP 2004356117A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal film
- unit
- substrate processing
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Abstract
【解決手段】表面に配線用の微細凹部3,4を形成した基板Wを用意し、基板Wの表面にめっきにより金属膜6を成膜して該金属膜6を微細凹部3,4内に埋込み、基板の非有効領域に形成された金属膜6、及び基板の有効領域に形成された余剰の金属膜6を除去し、この金属膜除去後の基板Wの表面を化学機械的研磨により平坦化する。
【選択図】 図8
Description
【発明の属する技術分野】
本発明は、基板処理方法及びその装置に関し、例えばLSI、ディスプレイ、磁気ヘッド及びそれらのチップ実装分野において、配線用の微細凹部(配線パターン)が形成された基板の表面に、銅等の金属膜(配線材料)をめっきにより成膜し、余剰となった金属膜を除去して、サブミクロンからミクロンサイズの金属配線を形成するのに使用される基板処理方法及びその装置に関する。
【0002】
【従来の技術】
近年、半導体基板上に電気配線を形成するための配線材料として、アルミニウムまたはアルミニウム合金に代えて、電気抵抗率が低くエレクトロマイグレーション耐性が高い銅(Cu)を用いる動きが顕著になっている。銅はアルミニウムのような異方性エッチングによる配線形状の形成が一般に困難であるため、この種の銅配線は、基板の表面に設けた微細凹部の内部に銅を埋込む、いわゆる銅ダマシン技術によって一般に形成される。この銅配線を形成する方法としては、CVD、スパッタリング及びめっきといった手法があるが、いずれにしても、基板のほぼ全表面に銅を成膜し、化学機械的研磨(CMP)により不要の銅を除去するようにしている。
【0003】
図1は、この種の銅配線基板Wの製造例を工程順に示し、図2は、そのフローチャートを示す。先ず、図1(a)に示すように、半導体素子を形成した半導体基材1上の導電層1aの上にSiO2からなる酸化膜やLow−k材膜等からなる絶縁膜(層間絶縁膜)2を堆積し、リソグラフィ・エッチング技術により微孔(ビアホール)3や配線溝(トレンチ)4等の配線用の微細凹部を形成し、その上にTaN等からなるバリア層5、更にその上に電解めっきの給電層としてシード層7を形成した基板Wを用意する。
【0004】
そして、図1(b)に示すように、基板Wの表面に銅めっきを施すことで、半導体基材1の微孔3及び配線溝4内に銅を充填するとともに、絶縁膜2上に銅膜6を堆積する(ステップ1)。この状態では、基板Wの素子形成領域以外の非有効領域であるエッジ(ベベル)部を含む全表面に銅膜6が堆積され、また基板の裏面側に不可避的に銅が成膜されことがある。そこで、このエッジ(ベベル)部等の基板の非有効領域に堆積した銅膜をエッチング等で除去して洗浄し、必要に応じて、基板の裏面も洗浄する(ステップ2)。そして、必要に応じて、基板Wにアニール(加熱)処理や赤外線照射を行い、銅膜6の金属結晶を成長させて安定化させる(ステップ3)。
【0005】
次に、化学機械的研磨(CMP)により、絶縁膜2上の余剰な銅膜6及びバリア層5を除去して、微孔3及び配線溝4に充填させた銅膜6の表面と絶縁膜2の表面とをほぼ同一平面にする。これにより、図1(c)に示すように銅膜6からなる配線を形成する(ステップ4)。そして、この銅膜6からなる配線を形成した基板の表面及び裏面を、例えばケミカル及びスクラブなどの化学物理併用手段により洗浄し、純水によってリンス(洗浄)した後、スピン乾燥させ(ステップ5)、しかる後、乾燥後の基板を次工程に搬送する。
前述の結晶安定化処理は、不活性ガス雰囲気中で基板を強制的に加熱することによって一般に行われるが、図3に示すように、基板を室温に放置して自然アニール(ステップ3)することが有効な場合もある。
【0006】
図4は、前述のめっきを行うめっきユニットと、前述の非有効領域の金属膜(銅膜)除去及び洗浄を行う、例えばベベルエッチ・裏面洗浄ユニットからなる除去ユニットを備えた従来の一般的なめっき装置の概要を示す。このめっき装置10は、例えば図1(a)に示す、シード層7を形成した基板Wを内部に収容した搬送ボックス12を着脱自在な矩形状の装置フレーム14を備えている。そして、この装置フレーム14の内部には、置台16と、4台のめっきユニット18と、2台のベベルエッチ・裏面洗浄ユニット(除去ユニット)20と、搬送装置としての2台の搬送ロボット22,24が配置されている。
【0007】
これによって、例えばシード層7を形成した基板は、搬送ボックス12から搬送ロボット22により一枚ずつ装置フレーム14内に搬入され、めっきユニット18に搬送されてめっきされる。次に、めっき後の基板は、ベベルエッチ・裏面洗浄ユニット20に搬送されて、基板の非有効領域に堆積した銅膜等のエッチング除去及び洗浄、更には、必要に応じて基板の裏面洗浄が行われて乾燥され、しかる後、搬送ロボット22によって、搬送ボックス12内の元の位置に戻される。
【0008】
図5は、前述のアニール(熱処理)によって、金属膜の結晶安定化処理を行うアニールユニット(結晶安定化ユニット)を備えたアニール装置(結晶安定化装置)の従来の一般的な構成を示す。このアニール装置26は、例えば図1(b)に示す、前述のめっき装置10で銅膜6を堆積させた基板を収容した搬送ボックス12を着脱自在な矩形状の装置フレーム28を備えている。そして、この装置フレーム28の内部には、2台のアニールユニット30と、搬送装置としての1台の搬送ロボット32が配置されている。
【0009】
これによって、例えばめっき後の基板は、搬送ボックス12から搬送ロボット32により一枚ずつ装置フレーム28内に搬入され、アニールユニット30に搬送されてアニールされる。そして、このアニール後の基板は、搬送ロボット32によって、搬送ボックス12内の元の位置に戻される。
【0010】
図6は、前述の化学機械的研磨(CMP)を行うCMPユニットを備えたCMP装置の従来の一般的な構成を示す。このCMP装置34は、例えば前述のアニール装置26でアニールされた基板を内部に収容した搬送ボックス12を着脱自在な矩形状の装置フレーム36を備えている。そして、この装置フレーム36の内部には、トップリング38、ターンテーブル(研磨テーブル)40、ドレッサ42及びローダ44を備え、トップリング38で保持した基板を、ターンテーブル40の上面の研磨面に押圧しつつ、基板とターンテーブル40とを相対移動させることで、基板を研磨する2台のCMPユニット46が配置されている。更に、2台の置台48と、スクラブ洗浄を行う2台のスクラブ洗浄ユニット50と、純水によるリンス(洗浄)とスピン乾燥を行う2台の洗浄・乾燥ユニット52と、搬送装置としての3台の搬送ロボット54,56,58が配置されている。
【0011】
これによって、アニール後の基板は、搬送ボックス12から搬送ロボット54により一枚ずつ装置フレーム36内に搬入され、CMPユニット46に搬送されて化学機械的研磨(CMP)される。次に、CMP後の基板は、スクラブ洗浄ユニット50に搬送されてスクラブ洗浄され、更に洗浄・乾燥ユニット52に搬送されて純水によるリンス及びスピン乾燥され、しかる後、搬送ロボット54によって、搬送ボックス12内の元の位置に戻される。
【0012】
なお、前述のめっき装置10とアニール装置26とを一体化した複合装置60として、図7に示すように、前述のめっき装置10の側部にアニールユニット30を、通路62を介して互いに連通させて付設して、めっき及びベベルエッチ・裏面洗浄後に、アニールを連続して行うようにしたものも知られている。
【0013】
【本発明が解決しようとする課題】
例えば、LSIに金属配線を形成する場合、従来、前述のめっき装置10やアニール装置26、CMP装置34等を連結して対応してきたが、金属配線の配線サイズの微細化が進行し、また新たな層間絶縁膜材料が出現するに従って、予期されなかった多くの技術課題が生じている。これは、層間絶縁膜材料として、既存のSiO2,SiOF,SiOC,SiLKなどを使用した場合では表面化しなかった新たな技術課題である。以下、その技術課題について説明する。
【0014】
次世代の有望な層間絶縁材料として、より比誘電率kを下げることができるポーラス系材料(ポーラスLow−k材料)が注目を集めている。これらは、内部にポーラス構造を有することから、従来の層間絶縁材料よりも機械的強度が一般に脆弱である。その結果、化学機械的研磨(CMP)の過程で、層間絶縁膜や銅配線が剥離欠損し、配線断線やショートを発生する事態が生じることがある。これらの根底には、層間絶縁膜自体の機械的強度不足、異種材料との界面での密着性不良、異種材料間、例えばポーラスLow−k材料と金属の間での熱変化に伴う膨張収縮差による界面剥れなどの多くの要因が関与していると考えられている。
【0015】
これらを解決するか、あるいはこれらのリスクを最小化するためには、Low−k材料の強度を上昇させることが最も望まれるが、その他には、化学機械的研磨工程における基板へのストレス緩和(例えば低荷重研磨)、金属結晶の安定化工程における材料間での膨張収縮率差の低減、めっき工程における成膜厚みの最小化、めっき後の段差低減などの技術的改善が試みられている。しかし、それぞれが解決困難な課題を有しており、全て課題を解決するにはまだまだ時間を必要とすると考えられている。
【0016】
本発明は上記事情に鑑みて為されたもので、例え層間絶縁膜として機械的強度が脆弱な材料を用いた場合であっても、微細配線の多層配線構造を有する半導体装置等をより高い歩留りで製造できるようにした基板処理方法及びその方法を提供することを目的とする。
【0017】
【課題を解決するための手段】
請求項1に記載の発明は、表面に配線用の微細凹部を形成した基板を用意し、基板の表面にめっきにより金属膜を成膜して該金属膜を前記微細凹部内に埋込み、基板の非有効領域に形成された金属膜、及び基板の有効領域に形成された余剰の金属膜を除去し、この金属膜除去後の基板表面を化学機械的研磨により平坦化することを特徴とする基板処理方法である。
【0018】
このように、基板に最もダメージが加わる化学機械的研磨に先立って、基板の有効領域に過剰に成膜した金属膜を薄くすることで、膨張収縮差に起因する配線へのストレスを減少させ、しかも研磨時間自体を最少にして、例え層間絶縁膜材料として機械的強度の弱い材料を使用した場合であっても、層間絶縁膜や銅配線が剥離欠損してしまうことを防止することができる。
【0019】
請求項2に記載の発明は、表面に配線用の微細凹部を形成した基板を用意し、基板の表面にめっきにより金属膜を成膜して該金属膜を前記微細凹部内に埋込み、基板の非有効領域に成膜された金属膜、及び基板の有効領域に成膜された余剰の金属膜を除去し、金属膜を除去した後の基板を洗浄し、洗浄後の基板に金属膜の金属結晶を安定化させる結晶安定化処理を施し、この結晶安定化処理後の基板表面を化学機械的研磨により平坦化することを特徴とする基板処理方法である。
【0020】
このように、例えばアニール等によって金属膜の金属結晶を安定化させる場合にあっても、基板に最もダメージが加わるアニール(結晶安定化処理)工程に先立って、基板に有効領域に過剰に成膜した金属膜を薄くすることで、膨張収縮差に起因する配線へのストレスを減少させ、しかも金属結晶安定化に要する時間を最少にすることができる。
【0021】
請求項3に記載の発明は、前記基板の有効領域に形成された余剰の金属膜の除去が該余剰の金属膜の一部を除去する部分除去であり、残存する金属膜の膜厚を測定して該金属膜の除去量を制御することを特徴とする請求項1または2記載の基板処理方法である。
これにより、金属膜の除去工程の過程で基板の有効領域に残存する金属膜の膜厚を測定し、フィードバックすることで、除去する金属膜の量をin−situで制御することができる。
【0022】
請求項4に記載の発明は、前記金属膜は、銅、銅合金、銀または銀合金であることを特徴とする請求項1乃至3のいずれかに記載の基板処理方法である。
本発明は、主にLSI分野で使用されると考えられ、その場合は、微細配線の配線材料としては、主に銅、銅合金、銀または銀合金が使用される。しかし、これに限定されないことは勿論である。
【0023】
請求項5に記載の発明は、前記基板の有効領域に形成された余剰の金属膜の除去を、化学エッチング、電解エッチングまたは電解複合研磨で行うことを特徴とする請求項1乃至4のいずれかに記載の基板処理方法である。
【0024】
化学エッチングで用いる薬液として、酸化剤としては、例えば過酸化水素、オゾン等が一般に使用され、また、金属除去剤としては、硫酸、塩酸、ふっ酸、その他のキレート剤等が一般に使用される。なお、紫外線で金属膜の表面を酸化するようにしてもよい。電解エッチングは、基板に成膜した金属膜を陽極として、電解液中に別途配置したアノードに対向させて電解液中に浸漬させて配置し、金属膜を酸化、イオン化して除去する方法である。電解複合研磨とは、金属膜表面を酸化及びキレート化(錯体化)させることにより金属膜表面を脆弱化し、接触部材との機械的接触により脆弱化した金属膜をスクラブ除去する研磨法である。
キレート化させるために、電解液にキレート剤を添加する。電解液としては、硫酸銅、硫酸アンモニウムなどの電解質を含む電解液が例示できる。電解液に砥粒またはスラリーを加えて機械的研磨作用を増やしてもよい。
【0025】
請求項6に記載の発明は、前記基板の有効領域に形成された余剰の金属膜の除去を、化学機械的研磨で行うことを特徴とする請求項1乃至4のいずれかに記載の基板処理方法である。
請求項7に記載の発明は、配線用の微細凹部を形成した基板の表面に金属膜を成膜して該金属膜を前記微細凹部内に埋込むめっきユニットと、基板の有効領域に成膜された余剰な金属膜の一部を除去する部分除去ユニットと、ユニット間で基板を搬送する搬送装置を有することを特徴とする基板処理装置である。
【0026】
請求項8に記載の発明は、前記部分除去ユニットは、化学エッチングユニット、電解エッチングユニットまたは電解複合研磨ユニットであることを特徴とする請求項7記載の基板処理装置である。
請求項9に記載の発明は、前記部分除去ユニットは、化学機械的研磨ユニットであることを特徴とする請求項7記載の基板処理装置である。
【0027】
請求項10に記載の発明は、基板の非有効領域に形成された金属膜を除去する除去ユニットを更に有することを特徴とする請求項7乃至9のいずれかに記載の基板処理装置である。
請求項11に記載の発明は、前記部分除去ユニットで余剰な金属膜の一部を除去した後に基板に残った金属膜の金属結晶を安定化させる結晶安定化ユニットを更に有することを特徴とする請求項7乃至10のいずれかに記載の基板処理装置である。
【0028】
請求項12に記載の発明は、基板を洗浄する洗浄ユニットを更に有することを特徴とする請求項7乃至11のいずれかに記載の基板処理装置である。
請求項13に記載の発明は、前記部分除去ユニットで余剰な金属膜の一部を除去した基板に残った余剰な金属膜を除去するとともに、基板表面を平坦化させる化学機械的研磨ユニットを更に有することを特徴とする請求項7乃至12のいずれかに記載の基板処理装置である。
【0029】
請求項14に記載の発明は、前記部分除去ユニットで余剰な金属膜の一部を除去した後に基板に残った金属膜の膜厚を測定し、測定結果を基に前記部分除去ユニットを制御する膜厚測定部を有することを特徴とする請求項7乃至13のいずれかに記載の基板処理装置である。
【0030】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、以下の例では、図1及び図2に示す場合と同様に、基板の表面に銅配線を形成する例について説明する。
【0031】
図8は、本発明の実施の形態における基板処理方法によって銅配線を形成する例を工程順に示し、図9は、その基板処理方法のフローチャート(第1の方法)を示す。この方法にあっては、先ず、図8(a)に示すように、半導体素子を形成した半導体基材1上の導電層1aの上にSiO2からなる酸化膜やLow−k材膜等からなる絶縁膜(層間絶縁膜)2を堆積し、リソグラフィ・エッチング技術により微孔(ビアホール)3や配線溝(トレンチ)4等の配線用の微細凹部を形成し、その上にTaN等からなるバリア層5、更にその上に電解めっきの給電層としてシード層7を形成した基板Wを用意する。
【0032】
そして、図8(b)に示すように、基板Wの表面に銅めっきを施すことで、半導体基材1の微孔3及び配線溝4内に銅を充填するとともに、絶縁膜2上に銅膜6を堆積する(ステップ1)。この状態では、基板Wの素子形成領域以外の非有効領域であるエッジ(ベベル)部を含む全表面に銅膜6が堆積され、また基板Wの裏面側に不可避的に銅が成膜されことがある。そこで、このエッジ(ベベル)部等の基板の非有効領域に堆積した銅膜をエッチング等で除去して洗浄し、必要に応じて、基板の裏面も洗浄する(ステップ2)。
【0033】
次に、素子形成領域等の基板Wの有効領域に堆積した余分な銅膜6の一部(表面)を、例えば化学エッチングまたは電解エッチング等で除去し、これによって、図8(c)に示すように、銅膜6の膜厚が所定の値になるまで薄膜化し、洗浄する(ステップ3)。この時、残存する銅膜6の膜厚を測定し、フィードバックすることで、除去する銅膜6の量をin−situで制御することができる。そして、必要に応じて、基板Wにアニール(加熱)処理や赤外線照射を行い、銅膜6の金属結晶を成長させて安定化させる(ステップ4)。
【0034】
次に、化学機械的研磨(CMP)により、基板Wの有効領域に位置する絶縁膜2上に残った所定の膜厚の余剰な銅膜6及びバリア層5を除去して、微孔3及び配線溝4に充填させた銅膜6の表面と絶縁膜2の表面とをほぼ同一平面にする。これにより、図8(d)に示すように銅膜6からなる配線を形成する(ステップ5)。そして、この銅膜6からなる配線を形成した基板の表面及び裏面を、例えばケミカル及びスクラブなどの化学物理併用手段により洗浄し、純水によってリンス(洗浄)した後、スピン乾燥させ(ステップ6)、しかる後、乾燥後の基板を次工程に搬送する。
【0035】
なお、図10に示すように、素子形成領域等の基板Wの有効領域に堆積した余分な銅膜6の一部(表面)を、先に除去して洗浄し(ステップ2)、しかる後、基板Wのエッジ(ベベル)部等の非有効領域に堆積した銅膜6をエッチング等で除去して洗浄し、必要に応じて、基板の裏面も洗浄する(ステップ3)ようにしてもよい。
【0036】
このように、基板に最もダメージが加わるCMP工程や、必要に応じて行われるアニール等の金属結晶安定化工程に先立って、基板Wの有効領域に過剰に成膜した銅膜(金属膜)6を薄くすることで、膨張収縮差に起因する配線6へのストレスを減少させ、しかもCMP時間やアニール時間自体を最少にして、例え絶縁膜2の材料として機械的強度の弱いLow−k材料を使用して場合であっても、絶縁膜2や銅配線6が剥離欠損してしまうことを防止することができる。
【0037】
本発明で使用される金属配線材料は、一般に銅、銅合金、銀または銀合金であるが、必ずしもこれらに限定されるものではないことは勿論である。更に、本発明は、層間絶縁膜材料として、ポーラスLow−k材料などの機械的強度が低いものを使用した場合に特に有効である。
【0038】
図11は、上記第1の方法を実施するのに適した、本発明の実施の形態における基板処理装置を示す。この基板処理装置は、めっき装置100と、前述の図5及び図6に示すアニール装置26及びCMP装置34を直列に繋げて構成されている。この例では、めっき装置100として、図4に示すめっき装置10における一方のベベルエッチ・裏面洗浄ユニット20の代わりに、膜厚を測定する膜厚測定部102を備えた、例えば化学エッチングユニットまたは電解エッチングユニットからなる部分除去ユニット104を設置したものを使用している。そして、この部分除去ユニット104で、前述の基板Wの有効領域に堆積した余分な銅膜6の一部(表面)を除去して洗浄する工程(ステップ3)を行い、この銅膜6の除去中に残存する銅膜6の膜厚を膜厚測定部102の測定器で測定し、フィードバックして部分除去ユニット104を制御するようにしている。
【0039】
ここで、化学エッチングで用いる薬液として、酸化剤としては、例えば過酸化水素、オゾン等が一般に使用され、また、金属除去剤としては、硫酸、塩酸、ふっ酸、その他のキレート剤等が一般に使用される。なお、紫外線で銅膜6等の金属膜の表面を酸化するようにしてもよい。電解エッチングは、基板Wの表面に成膜した銅膜6を陽極として、電解液中に別途配置したアノードに対向させて電解液中に浸漬させて配置し、銅膜6を酸化、イオン化して除去する方法である。膜厚測定部102の測定器としては、例えば蛍光X線、渦電流計、画像解析、表面反射率などを利用したものが使用される。
【0040】
図12は、上記第1の方法を実施するのに適した、本発明の他の実施の形態における基板処理装置を示す。この基板処理装置は、めっき装置とアニール装置とを一体化した複合装置110と、前述の図6に示すCMP装置34を直列に繋げて構成されている。この例では、複合装置110として、図7に示す複合装置60における一方のベベルエッチ・裏面洗浄ユニット20の代わりに、図11に示すものと同様の構成の、膜厚を測定する膜厚測定部102を備えた、例えば化学エッチングユニットまたは電解エッチングユニットからなる部分除去ユニット104を設置したものを使用している。
【0041】
図13は、上記第1の方法を実施するのに適した、本発明の更に他の実施の形態における基板処理装置を示す。この電解処理装置は、前述の図4に示すめっき装置10と、アニール装置120と、前述の図6に示すCMP装置34を直列に繋げて構成されている。この例では、アニール装置120として、図5に示すアニール装置26とほぼ同様な構成で、内部に、図11に示すものと同様の構成の、膜厚を測定する膜厚測定部102を備えた、例えば化学エッチングユニットまたは電解エッチングユニットからなる部分除去ユニット104と、アニールユニット30と部分除去ユニット104との間に洗浄ユニット122を配置したものを使用している。
【0042】
図14は、上記第1の方法を実施するのに適した、本発明の更に他の実施の形態における基板処理装置を示す。この電解処理装置は、前述の図4に示すめっき装置10と、CMP装置130を直列に繋げて構成されている。この例では、CMP装置130として、図6に示すCMP装置34とほぼ同様な構成で、内部に、アニールユニット30と、図11に示すものと同様の構成の、膜厚を測定する膜厚測定部102を備えた、例えば化学エッチングユニットまたは電解エッチングユニットからなる部分除去ユニット104とを更に設置し、1台の置台132と2台の搬送装置としての搬送ロボット134,136を備えたものを使用している。
【0043】
図15は、上記第1の方法を実施するのに適した、本発明の更に他の実施の形態における基板処理装置を示す。この電解処理設備は、単一の装置フレーム内に複数の処理ユニットを配置して、図9及び図10のフローチャートに示す一連の配線形成処理を単一の装置ユニット内で連続して行えるようにしたものである。
【0044】
すなわち、この基板処理装置には、例えば図8(a)に示す、シード層7を形成した基板Wを内部に収容した搬送ボックス12を着脱自在な矩形状の装置フレーム140を備えている。そして、この装置フレーム140の内部には、置台142、1台のめっきユニット18、1台のベベルエッチ・裏面洗浄ユニット(非有効領域エッチングユニット)20、膜厚測定部102を備えた2台の部分除去ユニット(有効領域部分エッチングユニット)104、2台のアニールユニット(結晶安定化ユニット)30、2台のCMPユニット46、1台のスクラブ洗浄ユニット50、1台の洗浄・乾燥ユニット52及び2台の搬送ロボット144,146が配置されている。
【0045】
これによって、シード層が形成した基板は、搬送ボックス12から搬送ロボット144により一枚ずつ装置フレーム140内に搬入され、めっきユニット18によるめっき処理、ベベルエッチ・裏面洗浄ユニット20による基板の非有効領域に堆積した銅膜等のエッチング除去及び洗浄処理、部分除去ユニット104による基板の有効領域に堆積した銅膜等の部分エッチング除去及び洗浄処理、アニールユニット30による金属結晶安定化処理及びCMPユニット46によるCMP処理が順次行われる。そして、スクラブ洗浄ユニット50によってスクラブ洗浄され、洗浄・乾燥ユニット52によって純水でリンス(洗浄)され、スピン乾燥された後、搬送ロボット144により、搬送ボックス12内の元の位置に戻される。
【0046】
図16は、本発明の他の実施の形態における基板処理方法のフローチャート(第2の方法)を示す。この例にあっては、前述と同様に、図8(a)に示す、シード層7を形成した基板Wを用意し、図8(b)に示すように、基板Wの表面に銅めっきを施すことで、微孔3及び配線溝4内に銅を充填するとともに、絶縁膜2上に銅膜6を堆積する(ステップ1)。そして、基板Wのエッジ(ベベル)部等の基板の非有効領域に堆積した銅膜をエッチング等で除去して洗浄し、必要に応じて、基板の裏面も洗浄する(ステップ2)。
【0047】
次に、素子形成領域等の基板Wの有効領域に堆積した余分な銅膜6の一部(表面)を電解複合研磨で除去し、これによって、図8(c)に示すように、銅膜6の膜厚が所定の値になるまで薄膜化し、洗浄する(ステップ3)。この時、残存する銅膜6の膜厚を測定し、フィードバックすることで、除去する銅膜6の量をin−situで制御することができることは前述と同様である。そして、必要に応じて、基板Wにアニール(加熱)処理や赤外線照射を行い、銅膜6の金属結晶を成長させて安定化させる(ステップ4)。
【0048】
次に、化学機械的研磨(CMP)により、基板Wの有効領域に位置する絶縁膜2上に残った所定の膜厚の余剰な銅膜6及びバリア層5を除去して、微孔3及び配線溝4に充填させた銅膜6の表面と絶縁膜2の表面とをほぼ同一平面にする。
これにより、図8(d)に示すように銅膜6からなる配線を形成する(ステップ5)。そして、この銅膜6からなる配線を形成した基板の表面及び裏面を、例えばケミカル及びスクラブなどの化学物理併用手段により洗浄し、純水によってリンス(洗浄)した後、スピン乾燥させ(ステップ6)、しかる後、乾燥後の基板を次工程に搬送する。
【0049】
なお、図17に示すように、素子形成領域等の基板Wの有効領域に堆積した余分な銅膜6の一部(表面)を、先に電解複合研磨で除去して洗浄し(ステップ2)、しかる後、基板Wのエッジ(ベベル)部等の非有効領域に堆積した銅膜6をエッチング等で除去して洗浄し、必要に応じて、基板の裏面も洗浄する(ステップ3)ようにしてもよい。
【0050】
電解複合研磨とは、金属膜表面を酸化及びキレート化(錯体化)させることにより金属膜表面を脆弱化し、接触部材との機械的接触により脆弱化した金属膜をスクラブ除去する研磨法である。キレート化させるために、電解液にキレート剤を添加する。電解液としては、硫酸銅、硫酸アンモニウムなどの電解質を含む電解液が例示できる。電解液に砥粒またはスラリーを加えて機械的研磨作用を増やしてもよい。さらに本発明の電解研磨とは、電極と基板間の少なくとも一箇所にイオン交換体を配置し、イオン交換体を基板に近接または接触させ、電極と基板間の少なくとも一箇所に超純水、純水又はそれらに界面活性剤などを添加した電気伝導度が500μS/cm以下、好ましくは50μS/cm以下、更に好ましくは0.1μS/cm以下の液体もしくは電解液を供給して研磨する方法である。
【0051】
図18は、上記第2の方法を実施するのに適した、本発明の更に他の実施の形態における基板処理装置を示す。この基板処理装置は、めっき装置200と、前述の図5及び図6に示すアニール装置26及びCMP装置34を直列に繋げて構成されている。この例では、めっき装置200として、図4に示すめっき装置10とほぼ同様な構成で、内部に、トップリング202、ターンテーブル(研磨テーブル)204、ドレッサ206及びローダ208を備え、トップリング202で保持した基板を、ターンテーブル204の上面の研磨面に押圧しつつ、基板とターンテーブル204とを相対移動させることで、基板を電解研磨する電解複合研磨ユニット210と、洗浄・乾燥ユニット212を更に設置したものを使用している。電解複合研磨ユニット210には、前述と同様な構成の膜厚を測定する膜厚測定部102が備えられている。そして、この電解複合研磨ユニット210で、前述の基板Wの有効領域に堆積した余分な銅膜6の一部(表面)を除去して洗浄する工程(ステップ3)を行い、この銅膜6の除去中に残存する銅膜6の膜厚を膜厚測定部102で測定し、フィードバックして電解複合研磨ユニット210を制御するようにしている。
【0052】
図19は、上記第2の方法を実施するのに適した、本発明の更に他の実施の形態における基板処理装置を示す。この電解処理装置は、前述の図4に示すめっき装置10と、アニール装置220と、前述の図6に示すCMP装置34を直列に繋げて構成されている。この例では、アニール装置220として、図5に示すアニール装置26とほぼ同様な構成で、内部に、図18に示すものと同様の構成の、膜厚を測定する膜厚測定部102を備えた電解複合研磨ユニット210と、2台の洗浄・乾燥ユニット212を更に設置したものを使用している。
【0053】
図20は、上記第2の方法を実施するのに適した、本発明の更に他の実施の形態における基板処理装置を示す。この電解処理装置は、前述の図4に示すめっき装置10と、CMP装置230を直列に繋げて構成されている。この例では、CMP装置230として、図6に示すCMP装置34とほぼ同様な構成で、この図6に示すCMP装置34に備えられている一方のCMPユニット46の代わりに、図18に示すものと同様の構成の、膜厚を測定する膜厚測定部102を備えた電解複合研磨ユニット210を備え、更に内部に2台のアニールユニット30を設置し、また1台の置台232と、搬送装置として、3台の搬送ロボット234,236を備えたものを使用している。
【0054】
図21は、上記第2の方法を実施するのに適した、本発明の更に他の実施の形態における基板処理装置を示す。この電解処理装置は、前述の図4に示すめっき装置10と、CMP装置240を直列に繋げて構成されている。この例では、CMP装置240として、図20に示すCMP装置230とほぼ同様な構成で、2台のCMPユニット46と、搬送装置として3台の搬送ロボット242,244,246を備えたものを使用している。
【0055】
図22は、上記第2の方法を実施するのに適した、本発明の更に他の実施の形態における基板処理装置を示す。この電解処理設備は、単一の装置フレーム内に複数の処理ユニットを配置して、図16及び図17のフローチャートに示す一連の配線形成処理を単一の装置ユニット内で連続して行えるようにしたものである。
【0056】
すなわち、この基板処理装置には、例えば図8(a)に示す、シード層7を形成した基板Wを内部に収容した搬送ボックス12を着脱自在な矩形状の装置フレーム250を備えている。そして、この装置フレーム250の内部には、置台252、2台のめっきユニット18、1台のベベルエッチ・裏面洗浄ユニット(非有効領域エッチングユニット)20、膜厚測定部102を備えた1台の電解複合研磨ユニット210、2台のアニールユニット(結晶安定化ユニット)30、1台のCMPユニット46、2台のスクラブ洗浄ユニット50、1台の洗浄・乾燥ユニット52及び2台の搬送ロボット254,256が配置されている。
【0057】
これによって、シード層が形成した基板は、搬送ボックス12から搬送ロボット254により一枚ずつ装置フレーム250内に搬入され、めっきユニット18によるめっき処理、ベベルエッチ・裏面洗浄ユニット20による基板の非有効領域に堆積した銅膜等のエッチング除去及び洗浄処理、電解複合研磨ユニット210による基板の有効領域に堆積した銅膜等の部分エッチング除去及び洗浄処理、アニールユニット30による金属結晶安定化処理及びCMPユニット46によるCMP処理が順次行われる。そして、スクラブ洗浄ユニット50によってスクラブ洗浄され、洗浄・乾燥ユニット52によって純水でリンス(洗浄)されてスピン乾燥された後、搬送ロボット254により、搬送ボックス12内の元の位置に戻される。
【0058】
図23は、本発明の他の実施の形態における基板処理方法のフローチャート(第3の方法)を示す。この例にあっては、前述と同様に、図8(a)に示す、シード層7を形成した基板Wを用意し、図8(b)に示すように、基板Wの表面に銅めっきを施すことで、微孔3及び配線溝4内に銅を充填するとともに、絶縁膜2上に銅膜6を堆積する(ステップ1)。そして、基板Wのエッジ(ベベル)部等の基板の非有効領域に堆積した銅膜をエッチング等で除去して洗浄し、必要に応じて、基板の裏面も洗浄する(ステップ2)。
【0059】
次に、素子形成領域等の基板Wの有効領域に堆積した余分な銅膜6の一部(表面)を一次CMP(第1CMP)で部分的に除去し、これによって、図8(c)に示すように、銅膜6の膜厚が所定の値になるまで薄膜化し(ステップ3)、洗浄する(ステップ3)。この時、残存する銅膜6の膜厚を測定し、フィードバックすることで、除去する銅膜6の量をin−situで制御することができることは前述と同様である。そして、必要に応じて、基板Wにアニール(加熱)処理や赤外線照射を行い、銅膜6の金属結晶を成長させて安定化させる(ステップ5)。なお、一次CMPは、いわゆる固定砥粒方式を採用したものであってもよい。また、目的によっては、CMPの代わりに、いわゆる研削によって、金属膜を部分除去するようにしてもよい。
【0060】
次に、二次化学機械的研磨(第2CMP)により、基板Wの有効領域に位置する絶縁膜2上に残った所定の膜厚の余剰な銅膜6及びバリア層5を除去して、微孔3及び配線溝4に充填させた銅膜6の表面と絶縁膜2の表面とをほぼ同一平面にする。これにより、図8(d)に示すように銅膜6からなる配線を形成する(ステップ6)。そして、この銅膜6からなる配線を形成した基板の表面及び裏面を、例えばケミカル及びスクラブなどの化学物理併用手段により洗浄し、純水によって洗浄した後、スピン乾燥させ(ステップ7)、しかる後、乾燥後の基板を次工程に搬送する。
【0061】
なお、図24に示すように、二次化学機械的研磨を、例えば銅膜を主に研磨するCMP(第2CMP)を行うステップ6−aと、主にバリア層等を研磨するCMP(第3CMP)を行うステップ6−bの2段に分けて行うようにしてもよい。
【0062】
図25は、上記第3の方法を実施するのに適した、本発明の更に他の実施の形態における基板処理装置を示す。この基板処理装置は、めっき装置300と、前述の図5及び図6に示すアニール装置26及びCMP装置34を直列に繋げて構成されている。この例では、めっき装置300として、図4に示すめっき装置10とほぼ同様な構成で、内部に、トップリング302、ターンテーブル(研磨テーブル)304、ドレッサ306及びローダ308を備え、トップリング302で保持した基板を、ターンテーブル306の上面の研磨面に押圧しつつ、基板とターンテーブル306とを相対移動させることでCMPを行う第1CMPユニット310と、洗浄・乾燥ユニット312を更に設置したものを使用している。第1CMPユニット310には、前述と同様な構成の膜厚を測定する膜厚測定部102が備えられている。そして、この第1CMPユニット310で、前述の基板Wの有効領域に堆積した余分な銅膜6の一部(表面)を除去して洗浄する第1CMP工程(ステップ3)を行い、この銅膜6の除去中に残存する銅膜6の膜厚を膜厚測定部102で測定し、フィードバックして第1CMPユニット310を制御するようにしている。
【0063】
図26は、上記第3の方法を実施するのに適した、本発明の更に他の実施の形態における基板処理装置を示す。この電解処理装置は、前述の図4に示すめっき装置10と、アニール装置320と、前述の図6に示すCMP装置34を直列に繋げて構成されている。この例では、アニール装置320として、図5に示すアニール装置26とほぼ同様な構成で、図18に示すものと同様の構成の、膜厚を測定する膜厚測定部102を備えた第1CMPユニット310と、2台の洗浄・乾燥ユニット312を内部に更に設置したものを使用している。
【0064】
図27は、上記第3の方法を実施するのに適した、本発明の更に他の実施の形態における基板処理装置を示す。この電解処理装置は、前述の図4に示すめっき装置10と、CMP装置330を直列に繋げて構成されている。この例では、CMP装置330として、内部に、図6に示すCMP装置34とほぼ同様な構成で、図6に示すCMP装置34に備えられている一方のCMPユニット46の代わりに、図26に示すものと同様の構成の、膜厚を測定する膜厚測定部102を備えた第1CMPユニット310を備え、更に2台のアニールユニット30を設置し、また1台の置台332と2台の搬送ロボット334,336を備えたものを使用している。
【0065】
そして、残ったCMPユニット46で、基板Wの有効領域に位置する絶縁膜2上に残った所定の膜厚の余剰な銅膜6及びバリア層5を除去して、微孔3及び配線溝4に充填させた銅膜6の表面と絶縁膜2の表面とをほぼ同一平面にする二次CMP(第2CMP)を行うようにしている。
【0066】
図28は、上記第3の方法を実施するのに適した、本発明の更に他の実施の形態における基板処理装置を示す。この電解処理装置は、前述の図4に示すめっき装置10と、CMP装置340を直列に繋げて構成されている。この例では、CMP装置340として、図20に示すCMP装置330とほぼ同様な構成で、二次CMPを、例えば銅膜を主に研磨するCMP(第2CMP)を行うステップと、主にバリア層等を研磨するCMP(第3CMP)を行うステップの2段に分けてそれぞれ別のCMPユニットで分けて行えるように、2台のCMPユニット46を備え、更に3台の搬送ロボット342,344,34を備えたものを使用している。
【0067】
図29は、上記第3の方法を実施するのに適した、本発明の更に他の実施の形態における基板処理装置を示す。この電解処理設備は、単一の装置フレーム内に複数の処理ユニットを配置して、図23及び図24のフローチャートに示す一連の配線形成処理を単一の装置ユニット内で連続して行えるようにしたものである。
【0068】
すなわち、この基板処理装置には、例えば図8(a)に示す、シード層7を形成した基板Wを内部に収容した搬送ボックス12を着脱自在な矩形状の装置フレーム350を備えている。そして、この装置フレーム350の内部には、2台のめっきユニット18、1台のベベルエッチ・裏面洗浄ユニット(非有効領域エッチングユニット)20、膜厚測定部102を備え一次CMP(第1CMP)を行う1台の第1CMPユニット310、1台のアニールユニット(結晶安定化ユニット)26、二次CMP(第2CMP、または第2CMPと第3CMP)を行う2台のCMPユニット46、2台のスクラブ洗浄ユニット50、1台の洗浄・乾燥ユニット52及び3台の搬送ロボット352,354,356が配置されている。
【0069】
これによって、シード層が形成した基板が、搬送ボックス12から搬送ロボット352により一枚ずつ装置フレーム350内に搬入され、めっきユニット18によるめっき処理、ベベルエッチ・裏面洗浄ユニット20による基板の非有効領域に堆積した銅膜等のエッチング除去及び洗浄処理、第1CMPユニット310による一次CMP処理、アニールユニット30による金属結晶安定化処理及びCMPユニット46による二次CMP処理が順次行われる。そして、スクラブ洗浄ユニット50によってスクラブ洗浄され、洗浄・乾燥ユニット52によって純水でリンスされてスピン乾燥された後、搬送ロボット352により、搬送ボックス12内の元の位置に戻される。
【0070】
【発明の効果】
以上説明したように、本発明によれば、基板に最もダメージが加わる化学機械的研磨工程に先立って、基板に過剰に成膜した金属膜を薄くすることで、例え層間絶縁膜材料として機械的強度の弱い材料を使用して場合であっても、層間絶縁膜や銅配線が剥離欠損してしまうことを防止して、微細配線の多層配線構造を有する半導体装置等をより高い歩留りで製造することができる。しかも、既存のめっき装置、化学機械的研磨装置を有効に活用して、次世代新材料を用いた量産工場をスムーズに稼動できるようにすることができる。
【図面の簡単な説明】
【図1】従来の銅配線形成例を工程順に示す図である。
【図2】図1に示す銅配線を形成する方法を示すフローチャートである。
【図3】図1に示す銅配線を形成する他の方法を示すフローチャートである。
【図4】従来のめっき装置を示す平面配置図である。
【図5】従来のアニール装置を示す平面配置図である。
【図6】従来のCMP装置を示す平面配置図である。
【図7】従来のめっき装置にアニール装置を一体化した複合装置を示す平面配置図である。
【図8】本発明の実施の形態における基板処理方法によって銅配線を形成する例を工程順に示す図である。
【図9】本発明の実施の形態における基板処理方法(第1の方法)を示すフローチャートである。
【図10】図9の変形例を示すフローチャートである。
【図11】第1の方法を実施するのに適した本発明の実施の形態における基板処理装置の平面配置図である。
【図12】第1の方法を実施するのに適した本発明の他の実施の形態における基板処理装置の平面配置図である。
【図13】第1の方法を実施するのに適した本発明の更に他の実施の形態における基板処理装置の平面配置図である。
【図14】第1の方法を実施するのに適した本発明の更に他の実施の形態における基板処理装置の平面配置図である。
【図15】第1の方法を実施するのに適した本発明の更に他の実施の形態における基板処理装置の平面配置図である。
【図16】本発明の実施の形態における他の基板処理方法(第2の方法)を示すフローチャートである。
【図17】図16の変形例を示すフローチャートである。
【図18】第2の方法を実施するのに適した本発明の更に他の実施の形態における基板処理装置の平面配置図である。
【図19】第2の方法を実施するのに適した本発明の更に他の実施の形態における基板処理装置の平面配置図である。
【図20】第2の方法を実施するのに適した本発明の更に他の実施の形態における基板処理装置の平面配置図である。
【図21】第2の方法を実施するのに適した本発明の更に他の実施の形態における基板処理装置の平面配置図である。
【図22】第2の方法を実施するのに適した本発明の更に他の実施の形態における基板処理装置の平面配置図である。
【図23】本発明の実施の形態における他の基板処理方法(第3の方法)を示すフローチャートである。
【図24】図23の変形例を示すフローチャートである。
【図25】第3の方法を実施するのに適した本発明の更に他の実施の形態における基板処理装置の平面配置図である。
【図26】第3の方法を実施するのに適した本発明の更に他の実施の形態における基板処理装置の平面配置図である。
【図27】第3の方法を実施するのに適した本発明の更に他の実施の形態における基板処理装置の平面配置図である。
【図28】第3の方法を実施するのに適した本発明の更に他の実施の形態における基板処理装置の平面配置図である。
【図29】第3の方法を実施するのに適した本発明の更に他の実施の形態における基板処理装置の平面配置図である。
【符号の説明】
2 絶縁膜
3 微孔
4 配線溝
6 銅膜(金属膜)
10,100,200,300 めっき装置
12 搬送ボックス
18 めっきユニット
20 ベベルエッチ・裏面洗浄ユニット
26,120,220,320 アニール装置
30 アニールユニット
34,130,230,240,330,340 CMP装置
46 CMPユニット
50 スクラブ洗浄ユニット
52,212,312 洗浄・乾燥ユニット
60,110 複合装置
102 膜厚測定部
104 部分除去ユニット
210 電解複合研磨ユニット
310 第1CMPユニット
Claims (14)
- 表面に配線用の微細凹部を形成した基板を用意し、
基板の表面にめっきにより金属膜を成膜して該金属膜を前記微細凹部内に埋込み、
基板の非有効領域に形成された金属膜、及び基板の有効領域に形成された余剰の金属膜を除去し、
この金属膜除去後の基板表面を化学機械的研磨により平坦化することを特徴とする基板処理方法。 - 表面に配線用の微細凹部を形成した基板を用意し、
基板の表面にめっきにより金属膜を成膜して該金属膜を前記微細凹部内に埋込み、
基板の非有効領域に成膜された金属膜、及び基板の有効領域に成膜された余剰の金属膜を除去し、
金属膜を除去した後の基板を洗浄し、
洗浄後の基板に金属膜の金属結晶を安定化させる結晶安定化処理を施し、
この結晶安定化処理後の基板表面を化学機械的研磨により平坦化することを特徴とする基板処理方法。 - 前記基板の有効領域に形成された余剰の金属膜の除去が該余剰の金属膜の一部を除去する部分除去であり、残存する金属膜の膜厚を測定して該金属膜の除去量を制御することを特徴とする請求項1または2記載の基板処理方法。
- 前記金属膜は、銅、銅合金、銀または銀合金からなることを特徴とする請求項1乃至3のいずれかに記載の基板処理方法。
- 前記基板の有効領域に形成された余剰の金属膜の除去を、化学エッチング、電解エッチングまたは電解複合研磨で行うことを特徴とする請求項1乃至4のいずれかに記載の基板処理方法。
- 前記基板の有効領域に形成された余剰の金属膜の除去を、化学機械的研磨で行うことを特徴とする請求項1乃至4のいずれかに記載の基板処理方法。
- 配線用の微細凹部を形成した基板の表面に金属膜を成膜して該金属膜を前記微細凹部内に埋込むめっきユニットと、
基板の有効領域に成膜された余剰な金属膜の一部を除去する部分除去ユニットと、
ユニット間で基板を搬送する搬送装置を有することを特徴とする基板処理装置。 - 前記部分除去ユニットは、化学エッチングユニット、電解エッチングユニットまたは電解複合研磨ユニットであることを特徴とする請求項7記載の基板処理装置。
- 前記部分除去ユニットは、化学機械的研磨ユニットであることを特徴とする請求項7記載の基板処理装置。
- 基板の非有効領域に形成された金属膜を除去する除去ユニットを更に有することを特徴とする請求項7乃至9のいずれかに記載の基板処理装置。
- 前記部分除去ユニットで余剰な金属膜の一部を除去した後に基板に残った金属膜の金属結晶を安定化させる結晶安定化ユニットを更に有することを特徴とする請求項7乃至10のいずれかに記載の基板処理装置。
- 基板を洗浄する洗浄ユニットを更に有することを特徴とする請求項7乃至11のいずれかに記載の基板処理装置。
- 前記部分除去ユニットで余剰な金属膜の一部を除去した基板に残った余剰な金属膜を除去するとともに、基板表面を平坦化させる化学機械的研磨ユニットを更に有することを特徴とする請求項7乃至12のいずれかに記載の基板処理装置。
- 前記部分除去ユニットで余剰な金属膜の一部を除去した後に基板に残った金属膜の膜厚を測定し、測定結果を基に前記部分除去ユニットを制御する膜厚測定部を有することを特徴とする請求項7乃至13のいずれかに記載の基板処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003148326A JP2004356117A (ja) | 2003-05-26 | 2003-05-26 | 基板処理方法及びその装置 |
US10/853,130 US7202161B2 (en) | 2003-05-26 | 2004-05-26 | Substrate processing method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003148326A JP2004356117A (ja) | 2003-05-26 | 2003-05-26 | 基板処理方法及びその装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004356117A true JP2004356117A (ja) | 2004-12-16 |
JP2004356117A5 JP2004356117A5 (ja) | 2006-06-29 |
Family
ID=33447645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003148326A Pending JP2004356117A (ja) | 2003-05-26 | 2003-05-26 | 基板処理方法及びその装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7202161B2 (ja) |
JP (1) | JP2004356117A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123523A (ja) * | 2005-10-27 | 2007-05-17 | Ebara Corp | 研磨方法及び研磨装置、並びに電解研磨装置 |
JP2008121099A (ja) * | 2006-10-18 | 2008-05-29 | Osaka Univ | 触媒支援型化学加工方法及び装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3810718B2 (ja) * | 2002-08-30 | 2006-08-16 | 富士通株式会社 | 半導体装置の製造方法 |
US20060110917A1 (en) * | 2004-11-19 | 2006-05-25 | Shu-Jen Chen | Method of metallization in the fabrication of integrated circuit devices |
KR20100052638A (ko) * | 2008-11-11 | 2010-05-20 | 주식회사 동부하이텍 | 이미지 센서의 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04507326A (ja) * | 1989-05-08 | 1992-12-17 | アメリカ合衆国 | 電気化学的な平面化 |
JP2001358142A (ja) * | 2000-06-13 | 2001-12-26 | Fujitsu Ltd | 埋込配線層の形成方法及び噴流式スピンエッチング装置 |
JP2002190455A (ja) * | 2000-10-12 | 2002-07-05 | Ebara Corp | 半導体基板製造装置 |
JP2002343797A (ja) * | 2001-03-16 | 2002-11-29 | Ebara Corp | 配線形成装置及びその方法 |
JP2003113500A (ja) * | 2001-10-03 | 2003-04-18 | Toshiba Corp | 電解研磨方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5948203A (en) * | 1996-07-29 | 1999-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical dielectric thickness monitor for chemical-mechanical polishing process monitoring |
US6176992B1 (en) | 1998-11-03 | 2001-01-23 | Nutool, Inc. | Method and apparatus for electro-chemical mechanical deposition |
US6299741B1 (en) * | 1999-11-29 | 2001-10-09 | Applied Materials, Inc. | Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus |
US6379223B1 (en) * | 1999-11-29 | 2002-04-30 | Applied Materials, Inc. | Method and apparatus for electrochemical-mechanical planarization |
KR100775159B1 (ko) * | 2000-05-15 | 2007-11-12 | 에이에스엠 인터내셔널 엔.붸. | 집적회로의 생산 공정 |
JP2001338926A (ja) * | 2000-05-29 | 2001-12-07 | Sony Corp | 半導体装置の製造方法 |
JP2002046024A (ja) * | 2000-08-04 | 2002-02-12 | Sony Corp | 電解研磨装置、電解研磨方法および被研磨ウエハ |
TW525221B (en) * | 2000-12-04 | 2003-03-21 | Ebara Corp | Substrate processing method |
US6953392B2 (en) * | 2001-01-05 | 2005-10-11 | Asm Nutool, Inc. | Integrated system for processing semiconductor wafers |
US7172497B2 (en) * | 2001-01-05 | 2007-02-06 | Asm Nutool, Inc. | Fabrication of semiconductor interconnect structures |
US7204743B2 (en) * | 2001-02-27 | 2007-04-17 | Novellus Systems, Inc. | Integrated circuit interconnect fabrication systems |
JP2003342800A (ja) * | 2002-05-21 | 2003-12-03 | Sony Corp | 研磨方法および研磨装置、並びに半導体装置の製造方法 |
-
2003
- 2003-05-26 JP JP2003148326A patent/JP2004356117A/ja active Pending
-
2004
- 2004-05-26 US US10/853,130 patent/US7202161B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04507326A (ja) * | 1989-05-08 | 1992-12-17 | アメリカ合衆国 | 電気化学的な平面化 |
JP2001358142A (ja) * | 2000-06-13 | 2001-12-26 | Fujitsu Ltd | 埋込配線層の形成方法及び噴流式スピンエッチング装置 |
JP2002190455A (ja) * | 2000-10-12 | 2002-07-05 | Ebara Corp | 半導体基板製造装置 |
JP2002343797A (ja) * | 2001-03-16 | 2002-11-29 | Ebara Corp | 配線形成装置及びその方法 |
JP2003113500A (ja) * | 2001-10-03 | 2003-04-18 | Toshiba Corp | 電解研磨方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123523A (ja) * | 2005-10-27 | 2007-05-17 | Ebara Corp | 研磨方法及び研磨装置、並びに電解研磨装置 |
JP2008121099A (ja) * | 2006-10-18 | 2008-05-29 | Osaka Univ | 触媒支援型化学加工方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
US7202161B2 (en) | 2007-04-10 |
US20040241985A1 (en) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6717189B2 (en) | Electroless plating liquid and semiconductor device | |
US7727891B2 (en) | Method of manufacturing a semiconductor device using a wet process | |
TW512454B (en) | Method of manufacturing a semiconductor device | |
KR101598237B1 (ko) | 전기증착 조성물 및 상기 조성물을 사용한 반도체 기판을 코팅하는 방법 | |
US20040182277A1 (en) | Electroless Ni-B plating liquid, electronic device and method for manufacturing the same | |
JP2000208443A (ja) | 電子装置の製造方法および製造装置 | |
US6489240B1 (en) | Method for forming copper interconnects | |
JP2006041453A (ja) | 配線形成方法及び配線形成装置 | |
WO2006102539A2 (en) | Method and system for electroprocessing conductive layers | |
US7344986B2 (en) | Plating solution, semiconductor device and method for manufacturing the same | |
KR100859899B1 (ko) | 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법 | |
US20040170766A1 (en) | Electroless plating method and device, and substrate processing method and apparatus | |
KR100891344B1 (ko) | 무전해 도금액 및 반도체 디바이스 | |
TW200522267A (en) | Integrated circuit interconnect fabrication systems and methods | |
JP2004356117A (ja) | 基板処理方法及びその装置 | |
TW200535987A (en) | Reverse-tone mask method for post-cmp elimination of copper overburden humps | |
EP1193330A2 (en) | Plating apparatus and plating method for substrate | |
JP4139124B2 (ja) | めっき装置及び方法 | |
JP2004214508A (ja) | 配線形成方法及びその装置 | |
JP2003253488A (ja) | 電解処理装置 | |
JP2012253333A (ja) | 貫通電極を備えた配線基板とその製造方法 | |
TW461843B (en) | Chemical mechanical polish process for copper damascene structure | |
US6995089B2 (en) | Method to remove copper without pattern density effect | |
TW592890B (en) | Copper process chemical mechanical polishing method | |
JP2005044913A (ja) | 半導体装置の製造方法及びその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060516 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |