JP2012253333A - 貫通電極を備えた配線基板とその製造方法 - Google Patents
貫通電極を備えた配線基板とその製造方法 Download PDFInfo
- Publication number
- JP2012253333A JP2012253333A JP2012107882A JP2012107882A JP2012253333A JP 2012253333 A JP2012253333 A JP 2012253333A JP 2012107882 A JP2012107882 A JP 2012107882A JP 2012107882 A JP2012107882 A JP 2012107882A JP 2012253333 A JP2012253333 A JP 2012253333A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- holes
- manufacturing
- board according
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】深孔相互間の距離を狭くする事ができ、深孔を微細化しても周囲の配線基板から及ぼされる応力の増加が防止でき、信頼性が保たれ、プロセス全体を低コストできる配線基板とその製造方法を提供する。
【解決手段】基体の主表面からその反対側裏面の両面に貫通する複数の貫通孔を備え、それらの孔が実質的に金属で埋められて貫通電極とされており、それらの内の少なくとも2以上の電極が電気的に並列に接続されている配線基板の製造方法であって、それらの2以上の孔を形成する場合に、それらの2以上の孔を含む領域より大きいサイズのマスクパターンを利用してそれらの2以上の孔を陽極酸化法を含む自己組織的穴明けプロセスにより所定の深さ以上の孔を形成した後に裏面から基体を削って、孔を裏面に露出させて貫通孔とする事を特徴とする配線基板の製造方法。
【選択図】図3
【解決手段】基体の主表面からその反対側裏面の両面に貫通する複数の貫通孔を備え、それらの孔が実質的に金属で埋められて貫通電極とされており、それらの内の少なくとも2以上の電極が電気的に並列に接続されている配線基板の製造方法であって、それらの2以上の孔を形成する場合に、それらの2以上の孔を含む領域より大きいサイズのマスクパターンを利用してそれらの2以上の孔を陽極酸化法を含む自己組織的穴明けプロセスにより所定の深さ以上の孔を形成した後に裏面から基体を削って、孔を裏面に露出させて貫通孔とする事を特徴とする配線基板の製造方法。
【選択図】図3
Description
本発明は、システムLSIの性能向上、特に多機能化と高速動作を低コストで実現するために不可欠となって来たLSIの3次元実装分野に関するものであり、特にその三次元実装の中で注目されている、TSV(Through Silicon Via:Si配線基板を貫通する孔またはそれを用いる電極技術)配線基板技術に関するものである。
まず、従来のTSV電極技術について、配線基板がSiからなる場合を例として図1を用いて説明する。従来は図1(a)に示す様に、先ず、配線基板101上にマスク層102を形成する。次いで所定の位置にレジスト(図示せず)を用いたリソグラフィ技術とフッ素を含有するガスを用いた反応性ドライエッチングなどによって開口部103を形成して配線基板101のSiを露出させる。レジストマスクは除去する必要はなく、マスク層102と一体として使用できる。引き続いて開口部103のSiをエッチングして深孔104を形成する。開口部103の大きさは概ね直径50−100μm(実際には角が丸みを帯びた矩形、開口部が小さい場合は円形になる。以下、開口部が矩形の場合はその狭い方の幅を、円形の場合はその直径をまとめて直径と記す)で、深孔104の深さは通常は200μm程度である。次いで深孔104の内壁に絶縁層105を形成する。絶縁層105の形成法としては、化学気相成長法(Chemical Vapor Deposition;以下CVD法と記す)によるSi酸化膜(SiO2)などが主に用いられる。絶縁層105形成後、図1(b)の様に、その上にバリアメタル層106としてタンタル(Ta)の窒化物(TaN)、シード層(図示せず)としてCuをスパッタリングなどの物理的蒸着法によって形成する。その後、電気メッキ法により同じくCu層107を形成して深孔104を埋める。その後、同図(c)の様にCMP(Chemical Mechanical Polishing:化学機械研磨法)などを用いて基板表面のCu層107を除去する。また、裏面から配線基板101のSiを研削(ダイアモンド砥粒などを埋め込んだ砥石でSiを削る技術)によって所定の厚さまで削って、埋め込んだCu層裏面108を露出させる。研削後の配線基板面には多数の欠陥が生じているので、仕上げとしてCMPによってその欠陥の存在する層を除去する事によって貫通電極が形成される。様々な機能を持つLSIチップにこの様な貫通電極を形成し、それらを積層する事によって多機能で高速動作できるULSIを短期間で実現できる。
この様な従来のTSV電極技術では、TSV電極の大きさが直径50μm程度もしくはそれ以上と大きく、高集積化が困難という制約があった。例えばMaedaらが、2008年に開催されたアドバンストメタリゼーションカンファランスのプロシーディングスの論文番号91にて発表(Proc. Advanced Metallization Conference, No. 91, 2008)している様に、高集積化のために深孔を単に微細化するだけでは内部の電極Cuに加わる応力が増加して断線を生じさせるなど、信頼性が低下してしまうためである。もう一つの問題は図1における深孔104を相互に近接させるとの反応性ドライエッチングが困難化する事である。例えば鈴木らが2009年発行のパナソニックテクニカルジャーナル第55巻3号の63−65ページ(Panasonic Technical Journal vol. 55, No. 3, pp.63-65, Oct. 2009)にて説明している様に、エッチング速度そのものは20μm/分という高速エッチングが可能であり、200μm深さの深孔も10分で加工できる。ただし、特殊な高密度プラズマ源や、エッチング中の温度上昇による加工精度劣化や配線基板への損傷発生を抑制するためには高性能の基板冷却機能も必要であり、極めて装置が高コスト、かつプロセスマージンも小さい。また、深孔104を相互に近接させると、深孔104を相互に隔てるレジストマスクや加工のためのマスク層102の幅が狭くなる。ドライエッチングではマスクの角が速くエッチングされて斜めの傾斜が形成されるため、加工のためのマスク層は両側から高速にエッチングされて削られ、急速に除去される。これを避けるためにはレジストマスクやマスク層厚さも十分な厚さと耐ドライエッチング性が必要なため、高コストとなる。さらにCuの埋め込みに電気メッキなど枚葉式のプロセスが必要で、これも実装工程のプロセスとしては極めて高コストである。たとえば、電気メッキによって直径50μm程度の深孔を埋め込む場合、メッキCu膜厚として10μm程度は必要で高コストである。また表面に形成された厚さ10μmの不要なCu層をCMPによって除去するのも高コストである。この様に、TSV電極技術では高集積化が困難であることと高コストの問題を残しており、実用化ははかばかしくは進まなかった。なお、近年では配線基板101の薄型化が検討され、研究開発段階では40μm厚さ以下のものも実現されている。この場合は深孔104の深さは40−50μm程度でよい。それに応じて深孔104も微細化は可能である。しかし、この様に薄くすると配線基板101の反りが増し、機械的にも弱くなるために、積層化などの工程が煩雑化するので一般には100−200μm厚さが用いられていた。その場合、深孔104の直径を小さくする事は困難になり、直径は80−100μm程度とせざるを得なかった。
Proc. Advanced Metallization Conference, No. 91, 2008
Panasonic Technical Journal vol. 55, No. 3, pp.63-65, Oct. 2009
本発明は、以上のような従来技術の問題点を解消し、深孔相互間の距離を狭くする事ができ、深孔を微細化しても周囲の配線基板から及ぼされる応力の増加が防止でき、信頼性が保たれ、プロセス全体を低コスト化できる配線基板とその製造方法を提供する事を課題とする。
上記課題を解決するため、本発明によれば、以下の技術的手段ないし手法が提供される。
〔1〕基体の主表面からその反対側裏面の両面に貫通する複数の貫通孔を備え、それらの孔が実質的に金属で埋められて貫通電極とされており、それらの内の少なくとも2個以上の電極が電気的に並列に接続されている配線基板の製造方法であって、同一電位にある、2個以上の孔を形成する場合に、それらの2個以上の孔を含む領域より大きいサイズのマスクパターンを利用してそれらの2個以上の孔を陽極酸化法を含む自己組織的穴明けプロセスにより所定の深さ以上の孔を形成した後、裏面から基体を削って、孔を裏面に露出させて貫通孔とする事を特徴とする配線基板の製造方法。
〔2〕上記第〔1〕の発明において、配線基板において、少なくとも2個以上の異電位の貫通電極が、それぞれ2個以上の並列接続を有する事を特徴とする配線基板の製造方法。
〔3〕上記第〔1〕の発明において、配線基板において、すべての異電位の貫通電極が、それぞれ2個以上の並列接続を有する事を特徴とする配線基板の製造方法。
〔4〕上記第〔1〕の発明において、配線基板において、電気的に並列接続を形成する接続孔の少なくとも2個は、同一のホト工程で規定される領域内に形成される事を特徴とする配線基板の製造方法。
〔5〕上記第〔1〕から第〔4〕のいずれかの発明において、最隣接貫通孔相互を隔てる基体の最も薄い部分の厚さを当該貫通孔の直径よりも小さくする事を特徴とする配線基板の製造方法。
〔6〕上記第〔5〕の発明において、最隣接貫通孔相互を隔てる基体の最も薄い部分の厚さを当該貫通孔の直径の2分の1以下とする事を特徴とする配線基板の製造方法。
〔7〕上記第〔1〕から第〔6〕のいずれかの発明において、当該貫通孔の内壁の少なくとも一部に絶縁層を設ける事を特徴とする配線基板の製造方法。
〔8〕上記第〔1〕から第〔7〕のいずれかの発明において、基体の材料としてシリコンを主として構成されているものを用いる事を特徴とする配線基板の製造方法。
〔9〕上記第〔8〕の発明において、シリコンからなる基体の少なくとも主表面に複数の半導体素子を形成する事を特徴とする配線基板の製造方法。
〔10〕上記第〔1〕から第〔9〕のいずれかの発明において、貫通孔の直径を0.01μm以上、10μm以下とする事を特徴とする配線基板の製造方法。
〔11〕上記第〔1〕から第〔9〕のいずれかの発明において、貫通孔の直径を0.01μm以上、0.3μm以下とする事を特徴とする配線基板の製造方法。
〔12〕上記第〔1〕から第〔11〕のいずれかの発明において、陽極酸化法を用いて深孔を形成するにあたり、配線基板と実質的に垂直な向きの、強さが0.1テスラ以上の磁場を加える事を特徴とする配線基板の製造方法。
〔13〕上記第〔1〕から第〔12〕のいずれかの発明において、配線基板表面に基体よりも酸化もしくはエッチングされにくい材料からなるマスク層を形成する工程、所定の位置に個々の深孔の直径よりも大きなマスク層の開口部を形成する工程を含む事を特徴とする配線基板の製造方法。
〔14〕上記第〔1〕から第〔13〕のいずれかの発明において、陽極酸化に用いる電解液としてフッ化水素酸と有機溶媒とを含むものを用いる事を特徴とする配線基板の製造方法。
〔15〕上記第〔1〕から第〔14〕のいずれかの発明において、陽極酸化によって所定の深さまでの深孔を形成し、必要に応じて配線基板の洗浄処理を行い、しかる後に酸化性の電解液を用いて陽極酸化処理を行って深孔の内面に基体の酸化物の層を形成する事を特徴とする配線基板の製造方法。
〔16〕上記第〔1〕から第〔15〕のいずれかの発明において、陽極酸化によって所定の深さまでの深孔を形成し、必要に応じて配線基板の洗浄処理を行い、しかる後にアンモニアを含むプラズマに配線基板をさらして、貫通孔の内壁にシリコンの窒化物の層を形成する事を特徴とする配線基板の製造方法。
〔17〕上記第〔1〕から第〔16〕のいずれかの発明において、貫通電極を形成するにあたり、電極内にCuを埋め込む方法として無電界メッキ法を用いる事を特徴とする配線基板の製造方法。
〔18〕上記第〔1〕から第〔17〕のいずれかの発明において、配線基板の裏側から研削によって配線基板を削って所定の厚さまで薄くし、深孔とその内部のCuとを露出させる工程を含む事を特徴とする配線基板の製造方法。
〔19〕上記第〔1〕から第〔18〕のいずれかの発明において、配線基板に加える電圧の平均値が正である交流電圧もしくはパルス電圧を用いる事を特徴とする配線基板の製造方法。
〔20〕基体の主表面からその反対側裏面の両面に貫通する複数の貫通孔を備え、それらの孔が実質的に金属で埋められて貫通電極とされており、それらの内の少なくとも2以上の電極が電気的に並列に接続されている事を特徴とする配線基板。
〔21〕上記第〔20〕の発明において、最隣接貫通孔相互を隔てる基体の最も薄い部分の厚さが当該貫通孔の直径よりも小さい事を特徴とする配線基板。
〔22〕上記第〔21〕の発明において、最隣接貫通孔相互を隔てる基体の最も薄い部分の厚さが当該貫通孔の直径の2分の1以下である事を特徴とする配線基板。
〔23〕上記第〔20〕から第〔22〕のいずれかの発明において、貫通孔の内壁の少なくとも一部に絶縁層が構成されている事を特徴とする配線基板。
〔24〕上記第〔20〕から第〔23〕のいずれかの発明において、基体の材料がシリコンを主として構成されている事を特徴とする配線基板。
〔25〕上記第〔24〕の発明において、シリコン基体の少なくとも主表面に複数の半導体素子が形成されている事を特徴とする配線基板。
〔26〕上記第〔20〕から第〔25〕のいずれかの発明において、貫通孔の直径が0.01μm以上、10μm以下であることを特徴とする配線基板。
〔27〕上記第〔20〕から第〔25〕のいずれかの発明において、貫通孔の直径が0.01μm以上、0.3μm以下であることを特徴とする配線基板。
〔1〕基体の主表面からその反対側裏面の両面に貫通する複数の貫通孔を備え、それらの孔が実質的に金属で埋められて貫通電極とされており、それらの内の少なくとも2個以上の電極が電気的に並列に接続されている配線基板の製造方法であって、同一電位にある、2個以上の孔を形成する場合に、それらの2個以上の孔を含む領域より大きいサイズのマスクパターンを利用してそれらの2個以上の孔を陽極酸化法を含む自己組織的穴明けプロセスにより所定の深さ以上の孔を形成した後、裏面から基体を削って、孔を裏面に露出させて貫通孔とする事を特徴とする配線基板の製造方法。
〔2〕上記第〔1〕の発明において、配線基板において、少なくとも2個以上の異電位の貫通電極が、それぞれ2個以上の並列接続を有する事を特徴とする配線基板の製造方法。
〔3〕上記第〔1〕の発明において、配線基板において、すべての異電位の貫通電極が、それぞれ2個以上の並列接続を有する事を特徴とする配線基板の製造方法。
〔4〕上記第〔1〕の発明において、配線基板において、電気的に並列接続を形成する接続孔の少なくとも2個は、同一のホト工程で規定される領域内に形成される事を特徴とする配線基板の製造方法。
〔5〕上記第〔1〕から第〔4〕のいずれかの発明において、最隣接貫通孔相互を隔てる基体の最も薄い部分の厚さを当該貫通孔の直径よりも小さくする事を特徴とする配線基板の製造方法。
〔6〕上記第〔5〕の発明において、最隣接貫通孔相互を隔てる基体の最も薄い部分の厚さを当該貫通孔の直径の2分の1以下とする事を特徴とする配線基板の製造方法。
〔7〕上記第〔1〕から第〔6〕のいずれかの発明において、当該貫通孔の内壁の少なくとも一部に絶縁層を設ける事を特徴とする配線基板の製造方法。
〔8〕上記第〔1〕から第〔7〕のいずれかの発明において、基体の材料としてシリコンを主として構成されているものを用いる事を特徴とする配線基板の製造方法。
〔9〕上記第〔8〕の発明において、シリコンからなる基体の少なくとも主表面に複数の半導体素子を形成する事を特徴とする配線基板の製造方法。
〔10〕上記第〔1〕から第〔9〕のいずれかの発明において、貫通孔の直径を0.01μm以上、10μm以下とする事を特徴とする配線基板の製造方法。
〔11〕上記第〔1〕から第〔9〕のいずれかの発明において、貫通孔の直径を0.01μm以上、0.3μm以下とする事を特徴とする配線基板の製造方法。
〔12〕上記第〔1〕から第〔11〕のいずれかの発明において、陽極酸化法を用いて深孔を形成するにあたり、配線基板と実質的に垂直な向きの、強さが0.1テスラ以上の磁場を加える事を特徴とする配線基板の製造方法。
〔13〕上記第〔1〕から第〔12〕のいずれかの発明において、配線基板表面に基体よりも酸化もしくはエッチングされにくい材料からなるマスク層を形成する工程、所定の位置に個々の深孔の直径よりも大きなマスク層の開口部を形成する工程を含む事を特徴とする配線基板の製造方法。
〔14〕上記第〔1〕から第〔13〕のいずれかの発明において、陽極酸化に用いる電解液としてフッ化水素酸と有機溶媒とを含むものを用いる事を特徴とする配線基板の製造方法。
〔15〕上記第〔1〕から第〔14〕のいずれかの発明において、陽極酸化によって所定の深さまでの深孔を形成し、必要に応じて配線基板の洗浄処理を行い、しかる後に酸化性の電解液を用いて陽極酸化処理を行って深孔の内面に基体の酸化物の層を形成する事を特徴とする配線基板の製造方法。
〔16〕上記第〔1〕から第〔15〕のいずれかの発明において、陽極酸化によって所定の深さまでの深孔を形成し、必要に応じて配線基板の洗浄処理を行い、しかる後にアンモニアを含むプラズマに配線基板をさらして、貫通孔の内壁にシリコンの窒化物の層を形成する事を特徴とする配線基板の製造方法。
〔17〕上記第〔1〕から第〔16〕のいずれかの発明において、貫通電極を形成するにあたり、電極内にCuを埋め込む方法として無電界メッキ法を用いる事を特徴とする配線基板の製造方法。
〔18〕上記第〔1〕から第〔17〕のいずれかの発明において、配線基板の裏側から研削によって配線基板を削って所定の厚さまで薄くし、深孔とその内部のCuとを露出させる工程を含む事を特徴とする配線基板の製造方法。
〔19〕上記第〔1〕から第〔18〕のいずれかの発明において、配線基板に加える電圧の平均値が正である交流電圧もしくはパルス電圧を用いる事を特徴とする配線基板の製造方法。
〔20〕基体の主表面からその反対側裏面の両面に貫通する複数の貫通孔を備え、それらの孔が実質的に金属で埋められて貫通電極とされており、それらの内の少なくとも2以上の電極が電気的に並列に接続されている事を特徴とする配線基板。
〔21〕上記第〔20〕の発明において、最隣接貫通孔相互を隔てる基体の最も薄い部分の厚さが当該貫通孔の直径よりも小さい事を特徴とする配線基板。
〔22〕上記第〔21〕の発明において、最隣接貫通孔相互を隔てる基体の最も薄い部分の厚さが当該貫通孔の直径の2分の1以下である事を特徴とする配線基板。
〔23〕上記第〔20〕から第〔22〕のいずれかの発明において、貫通孔の内壁の少なくとも一部に絶縁層が構成されている事を特徴とする配線基板。
〔24〕上記第〔20〕から第〔23〕のいずれかの発明において、基体の材料がシリコンを主として構成されている事を特徴とする配線基板。
〔25〕上記第〔24〕の発明において、シリコン基体の少なくとも主表面に複数の半導体素子が形成されている事を特徴とする配線基板。
〔26〕上記第〔20〕から第〔25〕のいずれかの発明において、貫通孔の直径が0.01μm以上、10μm以下であることを特徴とする配線基板。
〔27〕上記第〔20〕から第〔25〕のいずれかの発明において、貫通孔の直径が0.01μm以上、0.3μm以下であることを特徴とする配線基板。
本発明により、TSV貫通電極を微細化しても応力の増加を抑制する事が可能となり、信頼性を低下させることなくTSV貫通電極を微細化、高集積化できる。さらに配線基板の陽極酸化や深孔埋め込みの無電界メッキ技術が低コストなため、TSV貫通電極形成の全体的なコストも低減された。本技術により、従来は直径が50−100μm程度が限界であったTSV貫通電極の大きさを10μm程度以下にまで微細化する事を可能にした。
以下、本発明の実施の形態について詳述する。
本発明では深孔の加工形成にはドライエッチングではなくて、自己組織的穴明け技術、特に陽極酸化技術を用いる。陽極酸化法による微細孔形成については、例えばB. Gellozらによって2008年発行のイーシーエス トランザクション 第16巻の196−200ページ(ECS Transaction,vol.16, pp.196-200)で紹介されている。本発明者らはこの技術において、電流密度および電解液中のHF濃度などを制御することにより、深孔の直径を0.01−数μmにわたって、形状、密度などを制御できる事を見いだした。これにより、深孔形成のプロセスおよび装置ともに低コスト化できる。
陽極酸化による密集型微細深孔の形成メカニズムを、図2を用いて説明する。まず、陽極酸化装置の概念図を図2に示す。陽極酸化では表面を酸化したい配線基板201と対向電極209とを電解液210中に浸し、配線基板201(陽極)側に正、対向電極209(陰極)側に負の電圧を加える。なお、配線基板201に電圧を加える方法としては、配線基板201に直接に電気的接続を行っても良いし、配線基板201の裏面側に導電体電極211を設置して電源と接続し、導電体電極211と配線基板201とを接触させても良い。深孔が形成される反応機構は以下の様に推測される。
図2の構成で電流密度を一定としたガルバノスタティック陽極酸化を行うと、基板からのホール供給によってエッチング反応が生じ、先ずシリコン表面に浅い微細孔が形成される。その後、微細孔先端部における電界集中とホール供給、微細孔側面の水素終端による不動態化の相乗効果により、陽極酸化電流密度、溶液のHF濃度、基板比抵抗に依存するピッチで微細孔が基板に垂直方向に成長し、陽極酸化時間によって決まる深さの深孔構造が形成される。
種々のシリコン基板や加工条件で深孔形成を行ったところ、直径0.3μm以上の領域では、直径のシリコン基板の伝導型や伝導度などによる依存性が大きかったが、0.01μmから0.3μmの領域では、直径のシリコン基板の伝導型や伝導度などによる依存性が小さく、孔径の制御性が良かった。
なお、この陽極酸化法による深孔204を形成する際に、電界の方向と平行な方向に磁場を加えると、磁界と同一方向のホールは影響を受けないが、磁界方向と異なる方向のホールは微細孔の先端部に供給されにくくなり、基板からの深孔先端部へのホール供給に異方性が生じる。その結果、深孔の形成はより容易かつ高精度になる。すなわち、磁界の存在により、深孔の直径のバラツキが減少し、深孔の形成速度も増す。磁界は概ね0.1テスラ以上の強度で深孔形成に改善効果が見られる。実用的に強い改善効果を得るには1テスラ以上が望ましい。さらに望ましくは2テスラ以上であればさらに効果が顕著となる。ただし、1テスラ以下であれば通常用いられる汎用の永久磁石などで実現できるが、それを超えて2テスラ程度を得るためにはネオジウムやサマリウムなどを含む高強度の特殊磁石もしくは電磁石が必要となり、装置コストが増してしまう。さらに3−5テスラ程度と極度に強い磁場を加えるには、現状では超伝導磁石やかなり大型の電磁石を必要とするので、装置コストの面では不利である。この陽極酸化法による深孔の形成は、現在開発されている最も高速な深孔形成専用のドライエッチング技術を用いた場合の数分の1の形成速度しかないが、陽極酸化装置では真空を必要としないので、装置コストおよびメンテナンスコストが安価で、加工コストとしてはむしろ有利である。また低温、低電圧での加工であるために、配線基板201に損傷も入りにくい。
本発明において、深孔を微細化しても電極としての信頼性が低下しない理由について説明する。まず、従来のTSV構造用の深孔はリソグラフィとドライエッチングを用いて形成していた。最先端のリソグラフィ技術を用いれば、例えば直径10μmの深孔パターンは容易に形成できる。しかしながら、それを極度に密接させると、ドライエッチングにおいてマスクパターンの削られる速度が著しく増加し、エッチング選択性が極度に劣化してしまう。このため通常のマスク形成では隣接する深孔との間隔が直径と同等以下の直径数μm以下となる様な高密度の深孔形成は困難であった。次に十分に間隔を隔てて深孔を形成して金属Cuなどを埋め込んでTSV電極とした場合、深孔の周囲の配線基板材料はSiなどである。これらは深孔に埋め込まれたCuに比べて硬くて熱膨張率が小さい。結果として使用している間に大きな応力が加わり、断線などの故障を引き起こす。このため、従来のTSV電極ではサイズを微細化する事は困難であった。
それに対して本発明では、図3(a)の様にまず配線基板301上のマスク層302に開口部303を形成した後に陽極酸化するので、同図(b)の様に密集した多数の微細深孔304(同図(b)において深孔304として破線にて目安として囲んだ部分)が形成される。この微細深孔304は直径に対して隣接孔間の距離が1/2以下と極めて密集している。典型的条件では深孔直径の1/2−1/10の範囲で容易に制御できる。この内壁に絶縁層305を形成して、その上にバリアメタル層306を被着、Cu層307を埋め込む。絶縁層形成に当たっては、熱酸化、RTO(Rapid Thermal Oxidation,高速熱酸化)、電気化学的酸化、HWA(High pressure Water Vapor Annealing、高圧水蒸気アニール)等が利用出来るが、いずれの場合も、細孔内壁がナノシリコン化されている場合には、ドライエッチングなどで開けた孔の内壁に比べて、低温で、かつ内壁表面だけが容易に酸化出来、電気的絶縁性が良好な層が得られると言う特徴を併せ持つことがわかった。なお同図(b)において深孔304間には便宜上、側壁絶縁層305が記載されているだけで、配線基板301は記載していないが、配線基板301は側壁絶縁層305の内側に残存していても構わないし、側壁絶縁層305形成の際にすべて絶縁化されて側壁絶縁層305と一体になっても良い。こうして図3(c)に詳細断面を示す様な密集型微細TSVが形成される。この様なTSV深孔では深孔を取り巻く配線基板301もしくは側壁絶縁層305の層の厚みが極めて薄いために、埋め込まれたCu層307に及ぼす応力は小さい。また、図2に詳細を示した様に深孔の側壁には空洞を含むナノシリコン層が存在する。このナノシリコン層は弾力性に富み、応力緩和効果も有する。すなわち、この様な密集型深孔304では最外周のTSV電極には相対的に大きな応力が働いて断線を生じるとしても、その内側のTSV電極への応力は小さく、それ以上の断線は進まない事がわかった。なお、形成する深孔304の深さは裏面の研削やCMPによって配線基板301を薄型化して残したい厚さより5−10%大きな値でよい。例えば積層用配線基板301の必要厚さが50μmであれば深孔304の深さは55μm程度でよい。もちろん製造プロセスの安定化の点で余裕を見込む事が必要ならば深さが60−100μm程度でも良い。
さらに、微細深孔304のCu埋め込みに低コストの無電界メッキ法を用いる。無電界メッキ法による微細孔埋め込みについては、Fukamiらが、2009年発行のエレクトロケミカ アクタ誌第54巻の2197−2202ページ(Electrochemica Acta, vol. 54, pp.2197-2202)で紹介している。この技術では膜形成速度が非常に低いので従来の大きなTSV深孔埋め込みには非常に長時間を要し、実用的でないという欠点があった。しかし本発明の様に深孔の直径が0.01から数μmと微細な場合、たかだか0.005−2μm前後と薄いCu膜を形成すれば良いので十分に実用的である。さらに表面の不要なCu層を除去する場合にCu層が薄いので、CMPのコストも低い。
上記では細孔の形成に陽極酸化法を用いたが、リソグラフィー技術を用いないで多数の微細孔を自己組織的に形成出来る方法であれば同様に利用出来ることは言うまでもない。
以下、本発明を実施例によりさらに具体的に説明する。
(実施例1)
本発明の第一の実施例について図3を用いて説明する。図3(a)では8インチ径のSiウェハからなる抵抗率が5Ω・cmの配線基板301上に、有機シリコン化合物のテトラエトキシシラン(Tetraethoxysilane:TEOS)とアンモニアとを原料として用い、プラズマCVD法によって窒化ケイ素(SiN)膜を厚さ0.5μmに形成し、マスク層302とした。次に公知のリソグラフィ技術を用いて、直径20μmの開口部303を形成した。次に、図2に示した陽極酸化装置を用い、HF(55%)とエチルアルコールが体積比1:1の液を電解液とし、直流の電流密度100mA/cm2の条件で陽極酸化を行った。40分間の陽極酸化により、直径約1μm、深さ200μmの深孔304を形成した。次にアルゴンと酸素との混合ガス雰囲気で700℃にて10分間加熱した。この酸化温度は非常に低いが、前述の様に深孔304の側壁はナノシリコンにて構成されているために、速やかに酸化され、側壁絶縁層305が形成された。
本発明の第一の実施例について図3を用いて説明する。図3(a)では8インチ径のSiウェハからなる抵抗率が5Ω・cmの配線基板301上に、有機シリコン化合物のテトラエトキシシラン(Tetraethoxysilane:TEOS)とアンモニアとを原料として用い、プラズマCVD法によって窒化ケイ素(SiN)膜を厚さ0.5μmに形成し、マスク層302とした。次に公知のリソグラフィ技術を用いて、直径20μmの開口部303を形成した。次に、図2に示した陽極酸化装置を用い、HF(55%)とエチルアルコールが体積比1:1の液を電解液とし、直流の電流密度100mA/cm2の条件で陽極酸化を行った。40分間の陽極酸化により、直径約1μm、深さ200μmの深孔304を形成した。次にアルゴンと酸素との混合ガス雰囲気で700℃にて10分間加熱した。この酸化温度は非常に低いが、前述の様に深孔304の側壁はナノシリコンにて構成されているために、速やかに酸化され、側壁絶縁層305が形成された。
次いで五塩化タンタル(TaCl5)を用いた700℃のCVD法によって、厚さ3nmのTa膜を形成してバリアメタル層306とした。次にCuの無電界メッキを行ってCu層307を埋め込んだ。メッキ液としては硫酸銅(II)五水和物(CuSO4・5H2O)とエチレンジアミン一水和物(NH2CH2NH2)、ビピリジン(C10H8N2)との混合液を用いた。15分間のメッキによりTSV用深孔304が埋め込まれた。その後、リンゴ酸とシリカ砥粒とを含む研磨剤を用いて配線基板301表面のCuを除去した。Cu膜厚は約0.5μmであったので、CMP時間は約3分であった。次いで既知のダイアモンド砥石を用いて配線基板301の裏面を研削し、190μmの厚さとし、続いてシリカ砥粒を含むアルカリ性の研磨剤を用いて研削面の欠陥を除きつつ、深孔内304のCu層307を露出させ、TSV電極を完成させた。なお、配線基板301がp型の場合には、HFと混合する有機溶媒はエチルアルコールよりもDMF(ジメチルホルムアミド;(CH3)2NCHO)を用いた方がより安定に深孔を形成できた。
(実施例2)
第二の実施例として、深い深孔を形成するために陽極酸化時に直流ではなく、パルス電流を加えた場合について説明する。本実施例では350μm深さの深孔304を形成した。図3(a)においては開口部303を形成するためのプラズマCVD法によるSiNマスク層の厚さを1μmと厚くした。配線基板301としては、実施例1と同様に抵抗率が5Ω・cmのn型Siウェハを用いた。そこに様々な直径の開口部303を形成した。この様な厚いマスク層の場合、開口部303が直径30μm以上程度で、その内部に正常に深孔304が形成された。
第二の実施例として、深い深孔を形成するために陽極酸化時に直流ではなく、パルス電流を加えた場合について説明する。本実施例では350μm深さの深孔304を形成した。図3(a)においては開口部303を形成するためのプラズマCVD法によるSiNマスク層の厚さを1μmと厚くした。配線基板301としては、実施例1と同様に抵抗率が5Ω・cmのn型Siウェハを用いた。そこに様々な直径の開口部303を形成した。この様な厚いマスク層の場合、開口部303が直径30μm以上程度で、その内部に正常に深孔304が形成された。
そこで、この様な厚いマスク層302を用いた場合に、さらに開口部303の直径を小さくするため、図2において直流の代わりに、パルス電流を加えた。パルス電流の振幅は150mA/cm2、その平均値は100mA/cm2であった。平均の電流密度は実施例1とほぼ同じであったが、陽極酸化速度は約20%低下した。90分間の陽極酸化によって深さ370μmの深孔を形成した。この様なパルス電流を加えた場合には深孔304の深さの開口部303寸法依存性はほぼ解消された。次に電解液を硫酸の30%希釈液に変更し、深孔304の内側に対してSiO2を形成すべく陽極酸化を行った。なおこの実施例においては深孔304間のSiは全て酸化されてSiO2となった。以後は実施例1と同様な工程を経て、TSV電極を完成させた。
(実施例3)
本実施例ではマスク層302の材料を変更して形成した場合を説明する。本実施例ではマスク層302の材料としてSiNではなくて、厚さ0.4μmのTa膜を用いた。Ta膜の形成には公知のスパッタリング法を用いた。フッ素を含むガスによるドライエッチングによって開口部303を形成後、実施例1と同様に直流電流を加えて約200μm深さの深孔304を形成した。なおこの陽極酸化過程では、マスク層302の表面も若干酸化・エッチングされて、陽極酸化の終了時には厚さが0.1μm程度に減少し、開口部303の寸法も1μm程度増加していたが、実用上の問題はなかった。深孔304の形成後は実施例1と同様に深孔側壁の酸化からCu埋め込みまでを行い、その後に表面のCuとマスクTa層とをCMP除去した。Ta層の除去には市販のTa用研磨剤を用いた。その後に裏面の研削と研磨とを行い、TSV電極を完成させた。
本実施例ではマスク層302の材料を変更して形成した場合を説明する。本実施例ではマスク層302の材料としてSiNではなくて、厚さ0.4μmのTa膜を用いた。Ta膜の形成には公知のスパッタリング法を用いた。フッ素を含むガスによるドライエッチングによって開口部303を形成後、実施例1と同様に直流電流を加えて約200μm深さの深孔304を形成した。なおこの陽極酸化過程では、マスク層302の表面も若干酸化・エッチングされて、陽極酸化の終了時には厚さが0.1μm程度に減少し、開口部303の寸法も1μm程度増加していたが、実用上の問題はなかった。深孔304の形成後は実施例1と同様に深孔側壁の酸化からCu埋め込みまでを行い、その後に表面のCuとマスクTa層とをCMP除去した。Ta層の除去には市販のTa用研磨剤を用いた。その後に裏面の研削と研磨とを行い、TSV電極を完成させた。
(実施例4)
本実施例では抵抗率が0.04−0.06Ω・cmのn型シリコン基板に陽極酸化処理を施すことで、孔径0.1μm以下からなるTSV電極用細孔基板を完成出来た。
本実施例では抵抗率が0.04−0.06Ω・cmのn型シリコン基板に陽極酸化処理を施すことで、孔径0.1μm以下からなるTSV電極用細孔基板を完成出来た。
陽極酸化条件は、HF(55%)とエチルアルコールが体積比1:2の液を電解液とし、直流の電流密度は12mA/cm2、試料表面に垂直方向に磁場1.9Tを印加し、暗条件下で10分間陽極酸化により深孔を形成した。この場合、孔径は実施例1の直径約1μmとは異なり、直径約0.06μmであった。また、この孔径領域で形成される深孔は基板の伝導型や比抵抗の変化による陽極酸化条件の変動が少ないことがわかった。これは、シリコン結晶の陽極酸化による鑽孔において、おおよそ孔径が0.01μm以下、0.01μm−0.3μm、および0.3μm以上で、鑽孔機構がことなることを見つけ、その結果、本実施例では0.01μm−0.3μmの領域に該当し、電極界面の広がりが抑制されたと理解できた。これに対し、実施例1の直径1μmの場合は電極界面の広がりが大きく、基板の伝導型や比抵抗の変化による陽極酸化条件の変動も大きいことがわかった。本実施例は、実施例1に比べて、低電流で、高密度のTSV電極を形成する場合に適している。
101、201、301・・・配線基板
102、302・・・マスク層
103、303・・・開口部
104、304・・・深孔
105、305・・・側壁の絶縁層
106、306・・・バリアメタル層
107、307・・・Cu層
108・・・裏面Cu層
209・・・対向電極
210・・・電解液
211・・・導電体電極
102、302・・・マスク層
103、303・・・開口部
104、304・・・深孔
105、305・・・側壁の絶縁層
106、306・・・バリアメタル層
107、307・・・Cu層
108・・・裏面Cu層
209・・・対向電極
210・・・電解液
211・・・導電体電極
Claims (27)
- 基体の主表面からその反対側裏面の両面に貫通する複数の貫通孔を備え、それらの孔が実質的に金属で埋められて貫通電極とされており、それらの内の少なくとも2個以上の電極が電気的に並列に接続されている配線基板の製造方法であって、同一電位にある、2個以上の孔を形成する場合に、それらの2個以上の孔を含む領域より大きいサイズのマスクパターンを利用してそれらの2個以上の孔を陽極酸化法を含む自己組織的穴明けプロセスにより所定の深さ以上の孔を形成した後、裏面から基体を削って、孔を裏面に露出させて貫通孔とする事を特徴とする配線基板の製造方法。
- 配線基板において、少なくとも2個以上の異電位の貫通電極が、それぞれ2個以上の並列接続を有する事を特徴とする請求項1に記載の配線基板の製造方法。
- 配線基板において、すべての異電位の貫通電極が、それぞれ2個以上の並列接続を有する事を特徴とする請求項1に記載の配線基板の製造方法。
- 配線基板において、電気的に並列接続を形成する接続孔の少なくとも2個は、同一のホト工程で規定される領域内に形成される事を特徴とする請求項1に記載の配線基板の製造方法。
- 最隣接貫通孔相互を隔てる基体の最も薄い部分の厚さを当該貫通孔の直径よりも小さくする事を特徴とする請求項1から4のいずれかに記載の配線基板の製造方法。
- 最隣接貫通孔相互を隔てる基体の最も薄い部分の厚さを当該貫通孔の直径の2分の1以下とする事を特徴とする請求項5に記載の配線基板の製造方法。
- 当該貫通孔の内壁の少なくとも一部に絶縁層を設ける事を特徴とする請求項1から6のいずれかに記載の配線基板の製造方法。
- 基体の材料としてシリコンを主として構成されているものを用いる事を特徴とする請求項1から7のいずれかに記載の配線基板の製造方法。
- シリコンからなる基体の少なくとも主表面に複数の半導体素子を形成する事を特徴とする請求項8に記載の配線基板の製造方法。
- 貫通孔の直径を0.01μm以上、10μm以下とする事を特徴とする請求項1から9のいずれかに記載の配線基板の製造方法。
- 貫通孔の直径を0.01μm以上、0.3μm以下とする事を特徴とする請求項1から9のいずれかに記載の配線基板の製造方法。
- 陽極酸化法を用いて深孔を形成するにあたり、配線基板と実質的に垂直な向きの、強さが0.1テスラ以上の磁場を加える事を特徴とする請求項1から11のいずれかに記載の配線基板の製造方法。
- 配線基板表面に基体よりも酸化もしくはエッチングされにくい材料からなるマスク層を形成する工程、所定の位置に個々の深孔の直径よりも大きなマスク層の開口部を形成する工程を含む事を特徴とする請求項1から12のいずれかに記載の配線基板の製造方法。
- 陽極酸化に用いる電解液としてフッ化水素酸と有機溶媒とを含むものを用いる事を特徴とする請求項1から13のいずれかに記載の配線基板の製造方法。
- 陽極酸化によって所定の深さまでの深孔を形成し、必要に応じて配線基板の洗浄処理を行い、しかる後に酸化性の電解液を用いて陽極酸化処理を行って深孔の内面に基体の酸化物の層を形成する事を特徴とする請求項1から14のいずれかに記載の配線基板の製造方法。
- 陽極酸化によって所定の深さまでの深孔を形成し、必要に応じて配線基板の洗浄処理を行い、しかる後にアンモニアを含むプラズマに配線基板をさらして、貫通孔の内壁にシリコンの窒化物の層を形成する事を特徴とする請求項1ら15のいずれかに記載の配線基板の製造方法。
- 貫通電極を形成するにあたり、電極内にCuを埋め込む方法として無電界メッキ法を用いる事を特徴とする請求項1から16のいずれかに記載の配線基板の製造方法。
- 配線基板の裏側から研削によって配線基板を削って所定の厚さまで薄くし、深孔とその内部のCuとを露出させる工程を含む事を特徴とする請求項1から17のいずれかに記載の配線基板の製造方法。
- 配線基板に加える電圧の平均値が正である交流電圧もしくはパルス電圧を用いる事を特徴とする請求項1から18のいずれかに記載の配線基板の製造方法。
- 基体の主表面からその反対側裏面の両面に貫通する複数の貫通孔を備え、それらの孔が実質的に金属で埋められて貫通電極とされており、それらの内の少なくとも2以上の電極が電気的に並列に接続されている事を特徴とする配線基板。
- 最隣接貫通孔相互を隔てる基体の最も薄い部分の厚さが当該貫通孔の直径よりも小さい事を特徴とする請求項20に記載の配線基板。
- 最隣接貫通孔相互を隔てる基体の最も薄い部分の厚さが当該貫通孔の直径の2分の1以下である事を特徴とする請求項21に記載の配線基板。
- 貫通孔の内壁の少なくとも一部に絶縁層が構成されている事を特徴とする請求項20から22のいずれかに記載の配線基板。
- 基体の材料がシリコンを主として構成されている事を特徴とする請求項20から23のいずれかに記載の配線基板。
- シリコン基体の少なくとも主表面に複数の半導体素子が形成されている事を特徴とする請求項24に記載の配線基板。
- 貫通孔の直径が0.01μm以上、10μm以下であることを特徴とする請求項20から25のいずれかに記載の配線基板。
- 貫通孔の直径が0.01μm以上、0.3μm以下であることを特徴とする請求項20から25のいずれかに記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012107882A JP2012253333A (ja) | 2011-05-09 | 2012-05-09 | 貫通電極を備えた配線基板とその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011104763 | 2011-05-09 | ||
JP2011104763 | 2011-05-09 | ||
JP2012107882A JP2012253333A (ja) | 2011-05-09 | 2012-05-09 | 貫通電極を備えた配線基板とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012253333A true JP2012253333A (ja) | 2012-12-20 |
Family
ID=47525837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012107882A Pending JP2012253333A (ja) | 2011-05-09 | 2012-05-09 | 貫通電極を備えた配線基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012253333A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019140162A (ja) * | 2018-02-07 | 2019-08-22 | 株式会社岡本工作機械製作所 | 半導体装置の製造方法 |
CN112928084A (zh) * | 2021-01-29 | 2021-06-08 | 西安微电子技术研究所 | 一种用于系统级封装的硅通孔转接板 |
-
2012
- 2012-05-09 JP JP2012107882A patent/JP2012253333A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019140162A (ja) * | 2018-02-07 | 2019-08-22 | 株式会社岡本工作機械製作所 | 半導体装置の製造方法 |
JP7121499B2 (ja) | 2018-02-07 | 2022-08-18 | 株式会社岡本工作機械製作所 | 半導体装置の製造方法 |
CN112928084A (zh) * | 2021-01-29 | 2021-06-08 | 西安微电子技术研究所 | 一种用于系统级封装的硅通孔转接板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100481380C (zh) | 半导体元件中内连线结构的制造方法 | |
KR100419272B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US7544606B2 (en) | Method to implement stress free polishing | |
JP3116897B2 (ja) | 微細配線形成方法 | |
JP2004022990A (ja) | シリコン基板のスルーホールプラギング方法 | |
KR20010107786A (ko) | 반도체 장치 제조 방법 | |
JP4199206B2 (ja) | 半導体装置の製造方法 | |
CN101471347B (zh) | 半导体衬底、半导体衬底的制备方法及三维封装方法 | |
KR100859899B1 (ko) | 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법 | |
US10428438B2 (en) | Substrate processing method and template | |
CN105575891B (zh) | 半导体装置的制造方法 | |
JP2012253333A (ja) | 貫通電極を備えた配線基板とその製造方法 | |
US20070023912A1 (en) | Integrating metal with ultra low-k-dielectrics | |
JP2010080525A (ja) | 半導体装置の製造方法 | |
TWI272677B (en) | Method for preventing Cu contamination and oxidation in semiconductor device manufacturing | |
WO2017173613A1 (en) | Tsv structure planarization process and apparatus | |
CN104979276B (zh) | 一种半导体器件的制造方法 | |
JP5938920B2 (ja) | 半導体装置の製造方法 | |
JP2001284355A (ja) | 半導体装置およびその製造方法 | |
CN101887864B (zh) | 三维封装方法 | |
JP2004356117A (ja) | 基板処理方法及びその装置 | |
TW200308009A (en) | Electrochemical planarization of metal feature surfaces | |
JP4757372B2 (ja) | 埋込配線層の形成方法 | |
JP2004363422A (ja) | めっき方法 | |
WO2010133550A1 (en) | Method for coating a semiconductor substrate by electrodeposition |