CN105575891B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN105575891B
CN105575891B CN201510740864.1A CN201510740864A CN105575891B CN 105575891 B CN105575891 B CN 105575891B CN 201510740864 A CN201510740864 A CN 201510740864A CN 105575891 B CN105575891 B CN 105575891B
Authority
CN
China
Prior art keywords
substrate
insulating layer
embedment
semiconductor device
carbonated water
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510740864.1A
Other languages
English (en)
Other versions
CN105575891A (zh
Inventor
谷田一真
芦立浩明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Asahi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Co Ltd filed Critical Asahi Co Ltd
Publication of CN105575891A publication Critical patent/CN105575891A/zh
Application granted granted Critical
Publication of CN105575891B publication Critical patent/CN105575891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

实施方式的半导体装置的制造方法包含以下步骤：在设于第1基板及第2基板的各表面的绝缘层的表面形成开口；向开口埋入金属；使绝缘层的表面活化；通过碳酸水对第1基板侧的开口所埋入的金属的表面进行清洗；以及将第1基板侧的绝缘层与第2基板侧的绝缘层贴合，而将第1基板侧的埋入的金属与第2基板侧的埋入的金属连接。

Description

半导体装置的制造方法
[关联申请]
本申请享有2014年11月4日申请的日本专利申请案号2014-224491的优先权的利益，且将此日本专利申请的全部内容援用于本申请。
技术领域
本实施方式一般来说涉及一种半导体装置的制造方法。
背景技术
之前，有一种半导体装置，通过将半导体芯片多段地积层而可减小占据面积。该半导体装置是通过例如将形成有半导体元件、集成电路的基板多段地贴合，并以半导体芯片为单位进行切割而制造。
在贴合后的各基板的表面设有绝缘层，在各绝缘层的表面的对应位置，设有通过贴合基板而连接的多个电极。然而，在电极的表面有因自然氧化而形成金属的氧化膜的情况。该情况下，若基板彼此贴合，则有电极的接合部分发生接合不良的状况。
发明内容
本发明的实施方式提供一种半导体装置的制造方法，能够抑制通过基板贴合而连接的电极的接合部分产生连接不良。
根据本实施方式，提供一种半导体装置的制造方法。半导体装置的制造方法包含在设于第1基板及第2基板的各表面的绝缘层的表面形成开口的步骤。半导体装置的制造方法包含在所述开口埋入金属的步骤。半导体装置的制造方法包含使所述绝缘层的表面活化的步骤。
半导体装置的制造方法包含通过碳酸水清洗埋入所述第1基板侧的所述开口的金属的表面的步骤。半导体装置的制造方法包含将所述第1基板侧的所述绝缘层与所述第2基板侧的所述绝缘层贴合，而将所述第1基板侧的所述埋入的金属与所述第2基板侧的所述埋入的金属连接的步骤。
附图说明
图1A～图1C是表示实施方式的电极的形成步骤的说明图。
图2A～图2C是表示实施方式的电极的形成步骤的说明图。
图3A及图3B是表示实施方式的活化步骤的说明图。
图4是实施方式的清洗装置的说明图。
图5是铜相关的波贝克斯图。
图6A及图6B是表示实施方式的清洗步骤的说明图。
图7A～图7D是表示实施方式的基板的贴合步骤的说明图。
图8A～图8C是表示实施方式的基板的直接接合的结构的说明图。
图9A～图9B是表示实施方式的基板的直接接合的结构的说明图。
具体实施方式
以下参照附图，详细地说明实施方式的半导体装置的制造方法。另外，本发明并非由该实施方式限定。以下，列举将形成有逻辑电路的第1基板、与形成有影像传感器的第2基板贴合的所谓Wafer on Wafer为例进行说明，但本实施方式的半导体装置的制造方法也可适用于Chip on Wafer或Chip on Chip。另外，形成于第1基板、第2基板的电路并不限于逻辑电路、影像传感器，也可为任意的半导体集成电路。
首先，参照图1A～图2C，对在设于基板的表面的绝缘层形成电极的制造步骤进行说明。图1A～图2C是表示实施方式的电极的形成步骤的说明图。另外，在第1基板侧的绝缘层形成电极的步骤、与在贴合于第1基板的第2基板侧的绝缘层形成电极的步骤相同。
因此，于此对在第1基板侧的绝缘层形成电极的步骤进行说明，关于在第2基板侧的绝缘层形成电极的步骤则省略详细的说明。图1A～图2C中示意性表示在表面形成有绝缘层的第1基板的电极形成位置附近部分的截面。
如图1A所示，在第1基板10的表面形成有例如通过氧化硅而形成的绝缘层11。于此，第1基板10为例如硅晶片等半导体基板。在第1基板10的内部已埋入有逻辑电路(省略图示)。此外，在绝缘层11的内部已埋入有连接于逻辑电路的配线。
在该第1基板10形成电极的情况下，如图1B所示，在绝缘层11的表面涂布抗蚀剂12，使用光微影技术将抗蚀剂12图案化，由此选择性去除电极的形成位置上的抗蚀剂12。
接着，如图1C所示，使用图案化后的抗蚀剂12作为掩模(mask)，进行例如RIE(Reactive Ion Etching)等各向异性蚀刻，由此于绝缘层11的表面形成开口13。于此，开口13的形成深度到达连接于逻辑电路的配线为止。
接着，去除抗蚀剂12之后，在形成有开口13的绝缘层11的表面，通过例如PVD(Physical Vapor Deposition)形成障壁金属或遮蔽金属(省略图示)，然后通过电解电镀使铜析出而填埋开口13，从而形成图2A所示的金属层14。另外，金属层14的形成也可通过CVD(Chemical Vapor Deposition)而形成。此外，金属层14的材料也可为铜以外的金属。
之后，通过例如CMP(Chemical Mechanical Polishing)，对金属层14的表面进行研磨而去除绝缘层11的表面上的金属层14、障壁金属或遮蔽金属(省略图示)。由此，如图2B所示，形成埋入至开口13且表面与绝缘层11的表面为同一面的电极15。此外，在贴合于第1基板10的第2基板，也通过与第1基板10相同的制造步骤而形成电极。
以此方式形成有电极15的第1基板10、第2基板在贴合之前的期间，是收纳于被称为FOUP(Front Opening Unified Pod)的密闭容器进行保管。另外，在保管第1基板10、第2基板的情况下，向FOUP的内部充入例如氮气等氧化抑制气体，由此抑制电极15的自然氧化。
然而，在保管期间长的情况下、或将第1基板10、第2基板自FOUP取出后经过一定时间的情况下，如图2C所示，因自然氧化而于电极15的表面形成金属的氧化膜16。该氧化膜16于第1基板10与第2基板贴合时成为电极彼此的接合不良或接合电阻增大的原因。
作为去除氧化膜16的方法，一般有例如通过氟化氢或盐酸对氧化膜16进行湿式蚀刻而去除的方法。但，在利用氟化氢进行湿式蚀刻的情况下，绝缘层11的表面会粗化，所以第1基板10与第2基板的贴合强度有时会降低。
因此，在本实施方式中，通过碳酸水清洗电极15的表面，由此一面抑制绝缘层11表面的粗化，一面自电极15表面去除氧化膜16。此外，对于第2基板侧的电极也同样地自电极的表面去除氧化膜16。关于该清洗步骤的详细将参照图4～图6B于下文进行叙述。
其次，参照图3A及图3B，对使形成有电极15的绝缘层11的表面活化的处理进行说明。图3A及图3B是表示实施方式的活化步骤的说明图。于此，使第1基板10侧的绝缘层11表面活化的步骤及使第2基板侧的绝缘层表面活化的步骤相同。因此，于此对使第1基板10侧的绝缘层11表面活化的步骤进行说明，关于使第2基板侧的绝缘层表面活化的处理则省略详细的说明。
使绝缘层11表面活化的处理是通过图3A及图3B所示的活化装置21而进行。如图3A及图3B所示，活化装置21具备腔室22、平台23、天线线圈24、阻隔电容器25、及高频电源26、27。
另外，于此虽省略图示，但活化装置21具备向腔室22内供给反应性气体的气体供给部、及向腔室22的外部排出腔室22内部的环境气体的排气部。
腔室22是供对绝缘层11进行表面的活化处理的处理室。该腔室22连接于地面，且内部设有平台23。平台23是对载置的处理对象基板(于此为第1基板10)进行吸附保持的载物台。
平台23是经由阻隔电容器25及高频电源26而连接于地面。天线线圈24是设于腔室22的顶部上的俯视螺旋状的线圈。天线线圈24经由高频电源27而连接于地面。
在使绝缘层11活化的情况下，如图3A所示，以绝缘层11朝上的状态将第1基板10载置于平台23上，通过平台23吸附并保持第1基板10。然后，活化装置21向腔室22的内部导入例如氮系的反应性气体。
之后，活化装置21于使腔室22内部为大致真空的状态下，自高频电源27向天线线圈24施加高频电压，且自高频电源26向平台23施加高频电压。
由此，在活化装置21中，如图3B所示，使腔室22内的反应性气体等离子化。然后，将等离子中的电子牵引至面朝天线线圈24的腔室22的顶部、及平台23。
于此，被牵引至腔室22的顶部的电子因腔室22连接于地面而流向地面。因此，腔室22的顶部的电位变得固定。另一方面，阻隔电容器25对直流电流进行遮断，所以蓄积所牵引的电子而使得上部电极负带电。
由此，等离子中的阳离子被牵引至负带电的阻隔电容器25，如图3B的箭头所示，冲击绝缘层11而于绝缘层11的表面产生悬键，由此使绝缘层11的表面活化。另外，对第2基板侧的绝缘层也同样地使绝缘层11的表面活化。
这样，通过使第1基板10侧的绝缘层11的表面及第2基板侧的绝缘层的表面的双方活化，不使用粘结剂，便可将第1基板10侧的绝缘层11的表面及第2基板侧的绝缘层牢固地直接贴合。关于该直接贴合的详细参照图8A～图9B而于下文叙述。
其次，参照图4～图6B，对绝缘层11表面活化后进行的清洗处理进行说明。图4是实施方式的清洗装置的说明图，图5是铜相关的波贝克斯图。另外，铜相关的波贝克斯图将水中的铜的存在区域在电极(铜)电位与pH的2维坐标上进行图示。此外，图6A及图6B是表示实施方式的清洗步骤的说明图。
于此，对第1基板10进行清洗的步骤及对第2基板进行清洗的步骤相同。因此，于此对清洗第1基板10的步骤进行说明，关于清洗第2基板的处理则省略详细的说明。
如图4所示，清洗装置31具备转台32、驱动部33、清洗液供给部34、配管35、及吐出部36。转台32吸附并保持载置的基板(于此为第1基板10)。驱动部33对转台32进行旋转驱动。清洗液供给部34经由配管35而向吐出部36供给清洗液。如图4的虚线箭头所示，吐出部36向转台32的中心吐出清洗液。
该清洗装置31通过使用碳酸水作为清洗液，能够不使绝缘层11的表面粗化，而去除电极15表面的氧化膜16。具体来说，如图5所示，若使表面形成有氧化铜(Cu2O)的铜浸渍于pH2～6(酸性)的液体，则氧化铜(Cu2O)变成铜(Cu)，理论上变成不存在氧化铜(Cu2O)的状态。此外，在本实施方式中，并不对液体施加电压，但若施加负电压时则氧化铜(Cu2O)的去除性进一步提升。
由此，利用酸性清洗液对形成于电极15表面的铜的氧化膜16进行清洗，产生下式(1)的还原反应。
Cu2O+2H++2e-→2Cu++H2O+2e-……(1)
这样，铜的氧化膜16被还原而变成铜离子，铜离子与电子再键结变成铜而被清洗去除。然而，若清洗液的pH为2～3(强酸)，则绝缘层11的表面因清洗液而粗化，如上所述有第1基板10与第2基板的贴合强度降低的担忧。
因此，在本实施方式中，利用pH为3.8～6、pH优选为4.5的碳酸水对形成于电极15的表面的铜的氧化膜16进行清洗。具体来说，如图6A所示，在清洗步骤中，一面使第1基板10旋转，一面自吐出部36朝向绝缘层11表面的中心吐出碳酸水37。
向绝缘层11供给的碳酸水37因第1基板10的离心力而自绝缘层11表面的中心朝周缘部扩散，被供给至绝缘层11的整个表面。由此，如图6B所示，清洗装置31能够无关于绝缘层11的电极15的形成位置而去除电极15表面的氧化膜16，且不会使绝缘层11的表面粗化。
另外，电极15因氧化膜16被去除而表面会自绝缘层11的表面极其细微地后退，但通过第1基板10与第2基板贴合后进行的后述热处理所产生的热膨胀，而与第2基板的电极连接。
此外，清洗装置31使用碳酸水37作为清洗液，所以与使用例如超纯水作为清洗液的普通清洗装置相比，能够抑制绝缘层11的表面附着颗粒的状况。
具体来说，在向旋转中的第1基板10上的绝缘层11供给清洗液的情况下，绝缘层11的表面因与清洗液摩擦产生静电而带电荷。于此，超纯水的比电阻为18MΩ·cm，非常大。因此，在利用超纯水进行清洗的情况下，带电荷的绝缘层11不会放电，所以有颗粒因静电而附着于绝缘层11的状况。
相对于此，例如pH为3.8～6的碳酸水37的比电阻为0.02～1.9MΩ·cm，与超纯水相比非常小。因此，清洗装置31中作为清洗水是使用pH为3.8～6、pH优选为4.5、比电阻为0.02～1.9MΩ·cm、比电阻优选为0.1MΩ·cm的碳酸水37作为清洗液。
由此，清洗装置31中，即便于清洗过程中在绝缘层11的表面产生静电，也可经由比电阻非常小的碳酸水37而使静电放电，所以能够抑制绝缘层11的表面附着颗粒。
此外，清洗装置31于清洗时间未达1秒钟的情况下，无法控制清洗液的吐出量。
此外，若清洗时间超过120秒钟，则有清洗装置31的处理产量降低的担忧。因此，清洗装置31对一块基板进行持续1秒钟～120秒钟、优选为持续60秒钟的碳酸水37的清洗。
由此，清洗装置31能够维持一定的产量同时充分地去除氧化膜16。另外，清洗装置31对于第2基板也进行与第1基板10相同的清洗处理。
其次，参照图7A～图7D，对基板的贴合步骤进行说明。图7A～图7D是表示实施方式的基板的贴合步骤的说明图。另外，在图7A～图7D中，选择性图示贴合基板的贴合装置41所具备的构成要素中、基板贴合所必需的构成要素。
基板的贴合步骤是通过图7A～图7D所示的贴合装置41进行。具体来说，贴合装置41具备平台42、支撑体43及加压头44。平台42对第1基板10进行吸附保持。支撑体43构成为于水平方向上进退自如，支撑第2基板50。加压头44升降自如地构成，按压第2基板50。
利用该贴合装置41将第1基板10与第2基板50贴合的情况下，如图7A所示，首先将第1基板10以绝缘层11朝上的方式载置于平台42，并通过平台42进行保持。
接着，将已埋入影像传感器的第2基板50以绝缘层51朝下的方式，通过支撑体43支撑绝缘层51表面(于此为下表面)的周缘部。此时，通过对准例如第1基板10及第2基板50的定向平面或凹口的位置，使第1基板10侧的电极15、与第2基板50侧的电极的上下位置对准。
此外，也可通过对准第1基板10与第2基板50的图案的位置，而将第1基板10侧的电极15、与第2基板50侧的电极的上下位置对准，在此情况下，为矫正第2基板50的翘曲，贴合装置41的支撑体43理想为吸附并保持第2基板50的平台形状。
之后，如图7B所示，使加压头44下降，通过加压头44按压第2基板50的上表面中央位置。由此，第2基板50弯曲，第2基板50侧的绝缘层51的表面中央、与第1基板10侧的绝缘层11的表面中央接合。
接着，如图7C所示，使支撑体43后退，由此解除第2基板50的支撑。由此，第2基板50侧的绝缘层51、与第1基板10侧的绝缘层11的接合自中央向周缘部扩展。
然后，最终如图7D所示，第2基板50侧的绝缘层51整个表面、与第1基板10侧的绝缘层11的整个表面接合。之后，使加压头44上升，并实施热处理，由此提高绝缘层11、51彼此的接合强度，完成第1基板10、与第2基板50的贴合。通过此时的热处理，第1基板10侧的电极及第2基板50侧的电极因热膨胀而连接。
其次，参照图8A～图9B，说明通过对贴合后的第1基板10及第2基板50实施热处理，提高绝缘层11、51彼此的接合强度的结构。图8A～图9B是表示实施方式的基板直接接合结构的说明图。
如上所述，通过图3所示的活化装置21，使绝缘层11、51的表面活化，如图8A所示，在绝缘层11、51表面的硅(Si)产生悬键。之后，通过图4所示的清洗装置31，利用碳酸水37对绝缘层11、51的表面进行清洗，如图8B所示，在绝缘层11、51表面的硅的悬键附着OH基。
而且，若表面附着有OH基的绝缘层11、51的表面彼此接合，如图8C所示，绝缘层11侧的OH基、与绝缘层51侧的OH基进行氢键结。该氢键结是利用分子间力的键结。在此状态下，绝缘层11、51的接合力并不充分。
因此，对通过氢键结而接合的第1基板10及第2基板50实施热处理。由此，如图9A所示，自绝缘层11、51间蒸发水(H2O)，最终如图9B所示，绝缘层11、51表面的硅(Si)经由氧(O)而藉由共价键结进行键结。由此，第1基板10与第2基板50不使用粘结剂也能够通过牢固的共价键结进行直接接合。
之后，以芯片为单位对贴合后的第1基板10及第2基板50进行切割，制造将芯片积层2段的半导体装置。以此方式制造的半导体装置于制造途中的清洗步骤中，会去除绝缘层11侧的电极15的表面及绝缘层51侧的电极的表面所形成的氧化膜16，所以能够抑制电极彼此的连接不良及连接电阻的上升。而且，在清洗步骤中，绝缘层11、51的表面不会粗化，所以能够抑制绝缘层11、51彼此的贴合不良或剥离等不良状况的发生。
如上所述，在实施方式的半导体装置的制造方法中，在设于第1基板表面及第2基板表面的绝缘层通过金属镶嵌法形成电极后，通过等离子处理使绝缘层的表面活化。
然后，通过碳酸水对电极及绝缘层的表面进行清洗，并贴合第1基板侧的绝缘层、与第2基板侧的绝缘层，由此将第1基板侧的电极与第2基板侧的电极连接。
根据实施方式的半导体装置的制造方法，在贴合第1基板及第2基板之前，能够不使绝缘层的表面粗化地自电极的表面去除金属的氧化膜。因此，根据实施方式的半导体装置的制造方法，能够抑制因基板贴合而连接的电极的接合部分产生连接不良。
另外，在所述实施方式中，列举通过碳酸水对第1基板及第2基板的双方进行清洗的情况为例，但也可通过碳酸水清洗任一基板。根据利用碳酸水清洗贴合的一对基板的任一者后进行贴合而制造的半导体装置，与不用碳酸水清洗一对基板的双方便进行贴合而制造的半导体装置相比，能够减小电极的连接电阻。
此外，在所述实施方式中，对使用单片式的清洗装置进行基板清洗的情况进行了说明，但也可使用将多块基板一次性浸渍于碳酸水而进行清洗的清洗装置。由此，能够增加单位时间内可清洗的基板的块数。
此外，在所述实施方式中，通过碳酸水清洗绝缘层的表面及电极的表面，用碳酸水至少清洗电极的表面，而对于未形成电极的部分也可用纯水进行清洗。由此，能够减少碳酸水的使用量。
此外，在本实施方式中，列举贴合2块基板的情况为例，但本实施方式也可适用于贴合3块以上的基板的半导体装置的制造方法。在贴合3块以上的基板的情况下，在设于各基板的正反两面的绝缘层形成电极，对各绝缘层的表面进行活化处理后，通过碳酸水清洗正反两侧的绝缘层并将基板彼此贴合。由此，即便于贴合3块以上的基板的情况下，也能够抑制因贴合而连接的电极间产生连接不良。
对本发明的若干实施方式进行了说明，但所述实施方式是作为例子而提示，并不试图限定发明的范围。所述新颖的实施方式能够以其他各种方式实施，且于不脱离发明主旨的范围内可进行各种省略、置换、变更。所述实施方式或其变化包含于发明的范围及要旨，且包含于权利要求所记载的发明及其均等范围内。

Claims (16)

1.一种半导体装置的制造方法，其特征在于包含以下步骤：
在设于第1基板及第2基板的各表面的绝缘层的表面形成开口；
在所述开口埋入金属；
使所述绝缘层的表面活化；
通过碳酸水对表面活化后的所述绝缘层的表面与埋入所述开口的金属的表面进行清洗，而自该埋入的金属的表面去除氧化膜；
以所述绝缘层的表面彼此接合的方式，将所述第1基板与所述第2基板贴合；以及
通过对贴合后的所述第1基板及所述第2基板实施热处理，使所述第1基板的表面活化后的所述绝缘层及所述第2基板的表面活化后的所述绝缘层，通过共价键结进行直接接合，且将所述第1基板的所述埋入的金属与所述第2基板的所述埋入的金属连接。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：所述埋入的金属为电极。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于：包含通过所述碳酸水对所述第2基板的所述埋入的金属的表面进行清洗的步骤。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于：包含通过向形成有所述埋入的金属的所述绝缘层的整个表面供给所述碳酸水，而清洗所述埋入的金属的表面的步骤。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于：所述碳酸水的pH为3.8～6.0。
6.根据权利要求1所述的半导体装置的制造方法，其特征在于：所述碳酸水的比电阻为0.02MΩ·cm～1.9MΩ·cm。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于：所述半导体装置进一步具备第3基板，于所述第1基板至所述第3基板的各个基板的正反两面上具有绝缘层与埋入该绝缘层的金属，
将所述第1基板至所述第3基板的正反两面的所述绝缘层的表面活化後，
通过碳酸水对所述第1基板至所述第3基板的正反两面的所述绝缘层及所述埋入的金属的表面进行清洗，自该埋入的金属的表面去除氧化膜，
以所述第1基板与所述第2基板的所述绝缘层的表面彼此，及所述第2基板与所述第3基板的所述绝缘层的表面彼此接合的方式，将所述第1基板至所述第3基板贴合，
对贴合后的所述第1基板至所述第3基板实施热处理，使所述第1基板与所述第2基板的活化后的所述绝缘层彼此，及所述第2基板与所述第3基板的活化后的所述绝缘层彼此，通过共价键结进行直接接合，且将所述第1基板与所述第2基板的所述埋入的金属彼此，及所述第2基板与所述第3基板的所述埋入的金属彼此连接。
8.根据权利要求1所述的半导体装置的制造方法，其特征在于：通过碳酸水对所述第1基板的所述埋入的金属的表面进行清洗的步骤包含：
使所述第1基板产生的静电经由所述碳酸水而放电的步骤。
9.根据权利要求3所述的半导体装置的制造方法，其特征在于：通过碳酸水对所述第2基板的所述埋入的金属的表面进行清洗的步骤包含：
使所述第2基板产生的静电经由所述碳酸水而放电的步骤。
10.根据权利要求1所述的半导体装置的制造方法，其特征在于：通过碳酸水对所述第1基板的所述埋入的金属的表面进行清洗的步骤包含：
对一块所述第1基板利用所述碳酸水进行持续1秒钟～120秒钟的清洗的步骤。
11.根据权利要求3所述的半导体装置的制造方法，其特征在于：通过碳酸水对所述第2基板的所述埋入的金属的表面进行清洗的步骤包含：
对一块所述第2基板利用所述碳酸水进行持续1秒钟～120秒钟的清洗的步骤。
12.根据权利要求1所述的半导体装置的制造方法，其特征在于：通过碳酸水对所述第1基板的所述埋入的金属的表面进行清洗的步骤包含：
将多块所述第1基板一次性浸渍于碳酸水而进行清洗的步骤。
13.根据权利要求3所述的半导体装置的制造方法，其特征在于：通过碳酸水对所述第2基板的所述埋入的金属的表面进行清洗的步骤包含：
将多块所述第2基板一次性浸渍于碳酸水而进行清洗的步骤。
14.根据权利要求1所述的半导体装置的制造方法，其特征在于：将所述第1基板的所述埋入的金属与所述第2基板的所述埋入的金属连接的步骤包含：
对贴合后的所述第1基板及第2基板进行热处理，使所述第1基板侧的所述埋入的金属与所述第2基板侧的所述埋入的金属热膨胀而连接的步骤。
15.根据权利要求1所述的半导体装置的制造方法，其特征在于：使所述绝缘层的表面活化的步骤包含：
对所述绝缘层的表面进行等离子处理的步骤。
16.根据权利要求1所述的半导体装置的制造方法，其特征在于：所述第1基板是形成有逻辑电路的基板，
所述第2基板是形成有影像传感器的基板。
CN201510740864.1A 2014-11-04 2015-11-04 半导体装置的制造方法 Active CN105575891B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-224491 2014-11-04
JP2014224491A JP6313189B2 (ja) 2014-11-04 2014-11-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105575891A CN105575891A (zh) 2016-05-11
CN105575891B true CN105575891B (zh) 2019-10-18

Family

ID=55853456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510740864.1A Active CN105575891B (zh) 2014-11-04 2015-11-04 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20160126087A1 (zh)
JP (1) JP6313189B2 (zh)
CN (1) CN105575891B (zh)
TW (1) TW201628054A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875268A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
JP2021535613A (ja) 2018-09-04 2021-12-16 中芯集成電路（寧波）有限公司 ウェハレベルパッケージ方法及びパッケージ構造
CN113745095A (zh) * 2021-09-03 2021-12-03 湖北三维半导体集成创新中心有限责任公司 键合表面的金属氧化物的清洁方法
CN113506725B (zh) * 2021-09-13 2021-12-17 广州粤芯半导体技术有限公司 晶圆清洗方法及半导体器件的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247603A (zh) * 2012-02-14 2013-08-14 索尼公司 半导体装置、制造半导体装置的方法以及电子设备
TW201440116A (zh) * 2012-11-22 2014-10-16 Shinetsu Chemical Co 複合基板之製造方法及複合基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
JP2005183814A (ja) * 2003-12-22 2005-07-07 Fujitsu Ltd 半導体装置の製造方法
CN101755324B (zh) * 2007-07-26 2011-10-12 三菱瓦斯化学株式会社 清洗和防腐用组合物及半导体元件或显示元件的制造方法
JP2009054635A (ja) * 2007-08-23 2009-03-12 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP2009182263A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 半導体装置の製造方法
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2964112B1 (fr) * 2010-08-31 2013-07-19 Commissariat Energie Atomique Traitement avant collage d'une surface mixte cu-oxyde, par un plasma contenant de l'azote et de l'hydrogene
US8912017B2 (en) * 2011-05-10 2014-12-16 Ostendo Technologies, Inc. Semiconductor wafer bonding incorporating electrical and optical interconnects
JP5866227B2 (ja) * 2012-02-23 2016-02-17 株式会社荏原製作所 基板洗浄方法
JP6133120B2 (ja) * 2012-05-17 2017-05-24 株式会社荏原製作所 基板洗浄装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247603A (zh) * 2012-02-14 2013-08-14 索尼公司 半导体装置、制造半导体装置的方法以及电子设备
TW201440116A (zh) * 2012-11-22 2014-10-16 Shinetsu Chemical Co 複合基板之製造方法及複合基板

Also Published As

Publication number Publication date
JP2016092190A (ja) 2016-05-23
CN105575891A (zh) 2016-05-11
JP6313189B2 (ja) 2018-04-18
TW201628054A (zh) 2016-08-01
US20160126087A1 (en) 2016-05-05

Similar Documents

Publication Publication Date Title
US20220139867A1 (en) Direct bonding methods and structures
US11742314B2 (en) Reliable hybrid bonded apparatus
US20220139869A1 (en) Direct bonding methods and structures
CN105575891B (zh) 半导体装置的制造方法
CN102792438B (zh) 精加工绝缘体上半导体型衬底的方法
US7833895B2 (en) TSVS having chemically exposed TSV tips for integrated circuit devices
TWI342588B (en) Semiconductor device and manufacturing method of the same
CN108122823B (zh) 晶圆键合方法及晶圆键合结构
TW200408048A (en) Semiconductor device and method of manufacturing the same
JP3880602B2 (ja) 半導体装置の製造方法、半導体装置
JP2007515779A (ja) 室温共有結合方法
EP2528089B1 (en) Method for forming a vertical electrical connection in a layered semiconductor structure
WO2016083332A1 (en) Method for direct bonding of semiconductor substrates
US10163774B2 (en) Protrusion bump pads for bond-on-trace processing
JP2011124524A (ja) 半導体素子の製造方法
TW201241917A (en) Passivation layer for semiconductor device packaging
TWI315081B (en) A method and apparatus for cleaning semiconductor substrates
US20240178170A1 (en) Conductive buffer layers for semiconductor die assemblies and associated systems and methods
TWI723250B (zh) 金屬填充微細構造體的製造方法
CN109346419B (zh) 半导体器件及其制造方法
JP2012253333A (ja) 貫通電極を備えた配線基板とその製造方法
CN104103512B (zh) 绝缘层形成方法
CN108231577A (zh) 晶片的制造方法
US20160351422A1 (en) Multiple Swivel Arm Design in Hybrid Bonder
TW515006B (en) Method for removing moistured part of FSG layer after polishing treatment

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170808

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220129

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right