TW201628054A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201628054A
TW201628054A TW104136367A TW104136367A TW201628054A TW 201628054 A TW201628054 A TW 201628054A TW 104136367 A TW104136367 A TW 104136367A TW 104136367 A TW104136367 A TW 104136367A TW 201628054 A TW201628054 A TW 201628054A
Authority
TW
Taiwan
Prior art keywords
substrate
insulating layer
semiconductor device
carbonated water
manufacturing
Prior art date
Application number
TW104136367A
Other languages
English (en)
Inventor
谷田一真
蘆立浩明
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201628054A publication Critical patent/TW201628054A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

實施形態之半導體裝置之製造方法包含在設於第1基板及第2基板之各表面之絕緣層之表面形成開口的步驟。包含向開口埋入金屬之步驟。包含使絕緣層之表面活化之步驟。包含藉由碳酸水對埋入第1基板側之開口之金屬之表面進行清洗的步驟。包含將第1基板側之絕緣層與第2基板側之絕緣層貼合，而將第1基板側之埋入之金屬與第2基板側之埋入之金屬連接的步驟。

Description

半導體裝置之製造方法
[關聯申請]
本案享有2014年11月4日申請之日本專利申請案號2014-224491之優先權之利益，且將此日本專利申請之全部內容援用於本案。
本實施形態一般而言係關於一種半導體裝置之製造方法。
先前，有一種半導體裝置，藉由將半導體晶片多段地積層而可減小佔據面積。該半導體裝置係藉由例如將形成有半導體元件、積體電路之基板多段地貼合，並以半導體晶片為單位進行切割而製造。
於貼合後之各基板之表面設有絕緣層，於各絕緣層之表面之對應位置，設有藉由貼合基板而連接之複數之電極。然而，於電極之表面有因自然氧化而形成金屬之氧化膜之情形。該情形時，若基板彼此貼合，則有電極之接合部分發生接合不良之狀況。
本發明之實施形態提供一種半導體裝置之製造方法，其能夠抑制藉由基板貼合而連接之電極之接合部分產生連接不良。
根據本實施形態，提供一種半導體裝置之製造方法。半導體裝置之製造方法包含於設於第1基板及第2基板之各表面之絕緣層之表面形成開口的步驟。半導體裝置之製造方法包含於上述開口埋入金屬之步驟。半導體裝置之製造方法包含使上述絕緣層之表面活化之步驟。
半導體裝置之製造方法包含藉由碳酸水清洗埋入上述第1基板側之上述開口之金屬之表面的步驟。半導體裝置之製造方法包含將上述第1基板側之上述絕緣層與上述第2基板側之上述絕緣層貼合，而將上述第1基板側之上述埋入之金屬與上述第2基板側之上述埋入之金屬連接的步驟。
10‧‧‧第1基板
11‧‧‧絕緣層
12‧‧‧抗蝕劑
13‧‧‧開口
14‧‧‧金屬層
15‧‧‧電極
16‧‧‧氧化膜
21‧‧‧活化裝置
22‧‧‧腔室
23‧‧‧平台
24‧‧‧天線線圈
25‧‧‧阻隔電容器
26‧‧‧高頻電源
27‧‧‧高頻電源
31‧‧‧清洗裝置
32‧‧‧轉台
33‧‧‧驅動部
34‧‧‧清洗液供給部
35‧‧‧配管
36‧‧‧吐出部
37‧‧‧碳酸水
41‧‧‧貼合裝置
42‧‧‧平台
43‧‧‧支持體
44‧‧‧加壓件
50‧‧‧第2基板
51‧‧‧絕緣層
圖1A~圖2C係表示實施形態之電極之形成步驟之說明圖。
圖3A及圖3B係表示實施形態之活化步驟之說明圖。
圖4係實施形態之清洗裝置之說明圖。
圖5係銅相關之波貝克斯圖。
圖6A及圖6B係表示實施形態之清洗步驟之說明圖。
圖7A~圖7D係表示實施形態之基板之貼合步驟之說明圖。
圖8A~圖9B係表示實施形態之基板之直接接合之結構的說明圖。
以下參照隨附圖式，詳細地說明實施形態之半導體裝置之製造方法。再者，本發明並非由該實施形態限定者。以下，列舉將形成有邏輯電路之第1基板、與形成有影像感測器之第2基板貼合之所謂Wafer on Wafer為例進行說明，但本實施形態之半導體裝置之製造方法亦可適用於Chip on Wafer或Chip on Chip。再者，形成於第1基板、第2基板之電路並不限於邏輯電路、影像感測器，亦可為任意之半導體積體電路。
首先，參照圖1A~圖2C，對在設於基板之表面之絕緣層形成電極之製造步驟進行說明。圖1A~圖2C係表示實施形態之電極之形成步驟之說明圖。再者，於第1基板側之絕緣層形成電極之步驟、與在貼合於第1基板之第2基板側之絕緣層形成電極的步驟相同。
因此，此處對在第1基板側之絕緣層形成電極之步驟進行說明， 關於在第2基板側之絕緣層形成電極之步驟則省略詳細之說明。圖1A~圖2C中模式性表示在表面形成有絕緣層之第1基板之電極形成位置附近部分之剖面。
如圖1A所示，於第1基板10之表面形成有例如藉由氧化矽而形成之絕緣層11。此處，第1基板10為例如矽晶圓等之半導體基板。於第1基板10之內部已埋入有邏輯電路(省略圖示)。又，於絕緣層11之內部已埋入有連接於邏輯電路之配線。
於該第1基板10形成電極之情形時，如圖1B所示，係於絕緣層11之表面塗佈抗蝕劑12，使用光微影技術將抗蝕劑12圖案化，藉此選擇性去除電極之形成位置上之抗蝕劑12。
繼而，如圖1C所示，使用圖案化後之抗蝕劑12作為掩模(mask)，進行例如RIE(Reactive Ion Etching)等各向異性蝕刻，藉此於絕緣層11之表面形成開口13。此處，形成深度達到連接於邏輯電路之配線為止之開口13。
接著，去除抗蝕劑12之後，於形成有開口13之絕緣層11之表面，藉由例如PVD(Physical Vapor Deposition)形成障壁金屬或遮蔽金屬(省略圖示)，然後藉由電解電鍍使銅析出而填埋開口13，從而形成圖2A所示之金屬層14。再者，金屬層14之形成亦可藉由CVD(Chemical Vapor Deposition)而形成。又，金屬層14之材料亦可為銅以外之金屬。
之後，藉由例如CMP(Chemical Mechanical Polishing)，對金屬層14之表面進行研磨而去除絕緣層11之表面上之金屬層14、障壁金屬或遮蔽金屬(省略圖示)。藉此，如圖2B所示，形成埋入至開口13且表面與絕緣層11之表面為同一面之電極15。又，於貼合於第1基板10之第2基板，亦藉由與第1基板10相同之製造步驟而形成電極。
以此方式形成有電極15之第1基板10、第2基板在貼合之前的期間，係收納於被稱為FOUP(Front Opening Unified Pod)之密閉容器進行 保管。
再者，於保管第1基板10、第2基板之情形時，向FOUP之內部充入例如氮等氧化抑制氣體，藉此抑制電極15之自然氧化。
然而，於保管期間長之情形時、或將第1基板10、第2基板自FOUP取出後經過一定時間之情形時，如圖2C所示，因自然氧化而於電極15之表面形成金屬之氧化膜16。該氧化膜16於第1基板10與第2基板貼合時成為電極彼此之接合不良或接合電阻增大之原因。
作為去除氧化膜16之方法，一般有例如藉由氟化氫或鹽酸對氧化膜16進行濕式蝕刻而去除之方法。但，於利用氟化氫進行濕式蝕刻之情形時，絕緣層11之表面會粗化，故而第1基板10與第2基板之貼合強度有時會降低。
因此，於本實施形態中，藉由碳酸水清洗電極15之表面，藉此一面抑制絕緣層11表面之粗化，一面自電極15表面去除氧化膜16。又，對於第2基板側之電極亦同樣地自電極之表面去除氧化膜16。關於該清洗步驟之詳細將參照圖4~圖6B於下文進行敍述。
其次，參照圖3A及圖3B，對使形成有電極15之絕緣層11之表面活化之處理進行說明。圖3A及圖3B係表示實施形態之活化步驟之說明圖。此處，使第1基板10側之絕緣層11表面活化之步驟及使第2基板側之絕緣層表面活化之步驟相同。因此，此處對使第1基板10側之絕緣層11表面活化之步驟進行說明，關於使第2基板側之絕緣層表面活化之處理則省略詳細之說明。
使絕緣層11表面活化之處理係藉由圖3A及圖3B所示之活化裝置21而進行。如圖3A及圖3B所示，活化裝置21具備腔室22、平台23、天線線圈24、阻隔電容器25、及高頻電源26、27。
再者，此處雖省略圖示，但活化裝置21具備向腔室22內供給反應性氣體之氣體供給部、及向腔室22之外部排出腔室22內部之環境氣體 之排氣部。
腔室22係供對絕緣層11進行表面之活化處理之處理室。該腔室22係接地，且內部設有平台23。平台23係對載置之處理對象基板(此處為第1基板10)進行吸附保持之載物台。
平台23係經由阻隔電容器25及高頻電源26而接地。天線線圈24係設於腔室22之頂部上之俯視螺旋狀之線圈。天線線圈24係經由高頻電源27而接地。
於使絕緣層11活化之情形時，如圖3A所示，以絕緣層11朝上之狀態將第1基板10載置於平台23上，藉由平台23吸附並保持第1基板10。然後，活化裝置21向腔室22之內部導入例如氮系之反應性氣體。
之後，活化裝置21於使腔室22內部為大致真空之狀態下，自高頻電源27向天線線圈24施加高頻電壓，且自高頻電源26向平台23施加高頻電壓。
藉此，於活化裝置21中，如圖3B所示，使腔室22內之反應性氣體電漿化。然後，將電漿中之電子拉引至面朝天線線圈24之腔室22之頂部、及平台23。
此處，被拉引至腔室22之頂部之電子因腔室22接地而流向地面。因此，腔室22之頂部之電位變得固定。另一方面，阻隔電容器25對直流電流進行遮斷，故而蓄積所拉引之電子而使得上部電極帶負電。
藉此，電漿中之陽離子被拉引至帶負電之阻隔電容器25，如圖3B之箭頭所示，衝擊絕緣層11而於絕緣層11之表面產生懸鍵，藉此使絕緣層11之表面活化。再者，對第2基板側之絕緣層亦同樣地使絕緣層11之表面活化。
如此，藉由使第1基板10側之絕緣層11之表面及第2基板側之絕緣層之表面之雙方活化，不使用接著劑便可將第1基板10側之絕緣層11之表面及第2基板側之絕緣層牢固地直接貼合。關於該直接貼合之詳細 參照圖8A~圖9B而於下文敍述。
其次，參照圖4~圖6B，對絕緣層11表面之活化後進行之清洗處理進行說明。圖4係實施形態之清洗裝置之說明圖，圖5係銅相關之波貝克斯圖。再者，銅相關之波貝克斯圖係將水中之銅之存在區域在電極(銅)電位與pH之2維座標上進行圖示者。又，圖6A及圖6B係表示實施形態之清洗步驟之說明圖。
此處，對第1基板10進行清洗之步驟及對第2基板進行清洗之步驟相同。因此，此處對清洗第1基板10之步驟進行說明，關於清洗第2基板之處理則省略詳細之說明。
如圖4所示，清洗裝置31具備轉台32、驅動部33、清洗液供給部34、配管35、及吐出部36。轉台32吸附並保持載置之基板(此處為第1基板10)。驅動部33對轉台32進行旋轉驅動。清洗液供給部34經由配管35而向吐出部36供給清洗液。如圖4之虛線箭頭所示，吐出部36向轉台32之中心吐出清洗液。
該清洗裝置31藉由使用碳酸水作為清洗液，能夠於不使絕緣層11之表面粗化下去除電極15表面之氧化膜16。具體而言，如圖5所示，若使表面形成有氧化銅(Cu2O)之銅浸漬於pH2~6(酸性)之液體，則氧化銅(Cu2O)變成銅(Cu)，理論上變成不存在氧化銅(Cu2O)之狀態。又，於本實施形態中，並不對液體施加電壓，但若施加負電壓時則氧化銅(Cu2O)之去除性進一步提昇。
藉此，藉由酸性之清洗液對形成於電極15之表面之銅之氧化膜16進行清洗，產生下式(1)之還原反應。
Cu2O+2H++2e- → 2Cu++H2O+2e-……(1)
如此，銅之氧化膜16被還原而變成銅離子，銅離子與電子再鍵結變成銅而被清洗去除。然而，若清洗液之pH為2~3(強酸)，則絕緣層11之表面因清洗液而粗化，如上述般有第1基板10與第2基板之貼合強 度降低之虞。
因此，於本實施形態中，藉由pH為3.8~6、pH較佳為4.5之碳酸水對形成於電極15之表面之銅之氧化膜16進行清洗。具體而言，如圖6A所示，於清洗步驟中，一面使第1基板10旋轉，一面自吐出部36朝向絕緣層11表面之中心吐出碳酸水37。
向絕緣層11供給之碳酸水37因第1基板10之離心力而自絕緣層11表面之中心朝周緣部擴散，被供給至絕緣層11之整個表面。藉此，如圖6B所示，清洗裝置31能夠無關於絕緣層11之電極15之形成位置而去除電極15表面之氧化膜16，且不會使絕緣層11之表面粗化。
再者，電極15因氧化膜16被去除而表面會自絕緣層11之表面極其細微地後退，但藉由第1基板10與第2基板貼合後進行之後述熱處理所產生之熱膨脹，而與第2基板之電極連接。
又，清洗裝置31係使用碳酸水37作為清洗液，故而與使用例如超純水作為清洗液之普通清洗裝置相比，能夠抑制絕緣層11之表面附著顆粒之狀況。
具體而言，於向旋轉中之第1基板10上之絕緣層11供給清洗液之情形時，絕緣層11之表面因與清洗液摩擦產生靜電而帶電荷。此處，超純水之比電阻為18MΩ‧cm，非常大。因此，於藉由超純水進行清洗之情形時，帶電荷之絕緣層11不會放電，故而有顆粒因靜電而附著於絕緣層11之狀況。
相對於此，例如pH為3.8~6之碳酸水37之比電阻為0.02~1.9MΩ‧cm，與超純水相比非常小。因此，清洗裝置31中作為清洗水係使用pH為3.8~6、pH較佳為4.5、比電阻為0.02~1.9MΩ‧cm、比電阻較佳為0.1MΩ‧cm之碳酸水37作為清洗液。
藉此，清洗裝置31中，即便於清洗過程中在絕緣層11之表面產生靜電，亦可經由比電阻非常小之碳酸水37而使靜電放電，故而能夠抑 制絕緣層11之表面附著顆粒。
又，清洗裝置31於清洗時間未達1秒之情形時，無法控制清洗液之吐出量。
又，若清洗時間超過120秒，則有清洗裝置31之處理產量降低之虞。因此，清洗裝置31對一塊基板進行持續1秒~120秒、較佳為60秒之碳酸水37之清洗。
藉此，清洗裝置31能夠維持一定之產量同時充分地去除氧化膜16。再者，清洗裝置31對於第2基板亦進行與第1基板10相同之清洗處理。
其次，參照圖7A~圖7D，對基板之貼合步驟進行說明。圖7A~圖7D係表示實施形態之基板之貼合步驟之說明圖。再者，於圖7A~圖7D中，選擇性圖示貼合基板之貼合裝置41所具備之構成要素之中、基板貼合必需之構成要素。
基板之貼合步驟係藉由圖7A~圖7D所示之貼合裝置41進行。具體而言，貼合裝置41具備平台42、支持體43及加壓件44。平台42對第1基板10進行吸附保持。支持體43構成為於水平方向上進退自如，支持第2基板50。加壓件44係升降自如地構成，按壓第2基板50。
藉由該貼合裝置41，將第1基板10與第2基板50貼合之情形時，如圖7A所示，首先將第1基板10以絕緣層11朝上之方式載置於平台42，並藉由平台42保持。
接著，將已置入影像感測器之第2基板50以絕緣層51朝下之方式，藉由支持體43支持絕緣層51表面(此處為下表面)之周緣部。此時，藉由對準例如第1基板10及第2基板50之定向平面或凹口之位置，使第1基板10側之電極15、與第2基板50側之電極之上下位置對準。
又，亦可藉由對準第1基板10與第2基板50之圖案之位置，而將第1基板10側之電極15、與第2基板50側之電極之上下位置對準，於此情 形時，為矯正第2基板50之翹曲，貼合裝置41之支持體43較理想為如吸附並保持第2基板50之平台形狀。
其後，如圖7B所示，使加壓件44下降，藉由加壓件44按壓第2基板50之上表面中央位置。藉此，第2基板50彎曲，第2基板50側之絕緣層51之表面中央、與第1基板10側之絕緣層11之表面中央接合。
接著，如圖7C所示，使支持體43後退，藉此解除第2基板50之支持。藉此，第2基板50側之絕緣層51、與第1基板10側之絕緣層11之接合自中央向周緣部擴展。
然後，最終如圖7D所示，第2基板50側之絕緣層51整個表面、與第1基板10側之絕緣層11之整個表面接合。之後，使加壓件44上升，並實施熱處理，藉此提高絕緣層11、51彼此之接合強度，完成第1基板10、與第2基板50之貼合。藉由此時之熱處理，第1基板10側之電極及第2基板50側之電極因熱膨脹而連接。
其次，參照圖8A~圖9B，對藉由對貼合後之第1基板10及第2基板50實施熱處理，提高絕緣層11、51彼此之接合強度之結構進行說明。圖8A~圖9B係表示實施形態之基板之直接接合之構成之說明圖。
如上所述，藉由圖3所示之活化裝置21，使絕緣層11、51之表面活化，如圖8A所示，於絕緣層11、51表面之矽(Si)產生懸鍵。其後，藉由圖4所示之清洗裝置31，利用碳酸水37對絕緣層11、51之表面進行清洗，如圖8B所示，於絕緣層11、51表面之矽之懸鍵附著OH基。
而且，若表面附著有OH基之絕緣層11、51之表面彼此接合，如圖8C所示，絕緣層11側之OH基、與絕緣層51側之OH基進行氫鍵鍵結。該氫鍵鍵結係利用分子間力之鍵結。於此狀態下，絕緣層11、51之接合力並不充分。
因此，對藉由氫鍵鍵結而接合之第1基板10及第2基板50實施熱處理。藉此，如圖9A所示，自絕緣層11、51間蒸發水(H2O)，最終如圖9B 所示，絕緣層11、51表面之矽(Si)經由氧(O)而藉由共價鍵結進行鍵結。藉此，第1基板10與第2基板50即使不使用接著劑亦能夠藉由牢固之共價鍵結進行直接接合。
之後，以晶片為單位對貼合後之第1基板10及第2基板50進行切割，製造將晶片積層2段之半導體裝置。以此方式製造之半導體裝置於製造途中之清洗步驟中，會去除絕緣層11側之電極15之表面及絕緣層51側之電極之表面所形成的氧化膜16，故而能夠抑制電極彼此之連接不良及連接電阻之上升。而且，於清洗步驟中，絕緣層11、51之表面不會粗化，故而能夠抑制絕緣層11、51彼此之貼合不良或剝離等不良狀況之發生。
如上所述，於實施形態之半導體裝置之製造方法中，於設於第1基板表面及第2基板表面之絕緣層藉由金屬鑲嵌法形成電極後，藉由電漿處理使絕緣層之表面活化。
然後，藉由碳酸水對電極及絕緣層之表面進行清洗，並貼合第1基板側之絕緣層、與第2基板側之絕緣層，藉此將第1基板側之電極與第2基板側之電極連接。
根據實施形態之半導體裝置之製造方法，於貼合第1基板及第2基板之前，能夠不使絕緣層之表面粗化地自電極之表面去除金屬之氧化膜。因此，根據實施形態之半導體裝置之製造方法，能夠抑制因基板之貼合而連接之電極之接合部分產生連接不良。
再者，於上述實施形態中，列舉藉由碳酸水對第1基板及第2基板之雙方進行清洗之情形為例，但亦可藉由碳酸水清洗任一基板。根據利用碳酸水清洗貼合之一對基板之任一者後進行貼合而製造之半導體裝置，與不用碳酸水清洗一對基板之雙方便進行貼合而製造之半導體裝置相比，能夠減小電極之連接電阻。
又，於上述實施形態中，對使用單片式之清洗裝置進行基板清洗 之情形進行了說明，但亦可使用將複數塊基板一次性浸漬於碳酸水而進行清洗之清洗裝置。藉此，能夠增加單位時間內可清洗之基板之塊數。
又，於上述實施形態中，藉由碳酸水清洗絕緣層之表面及電極之表面，至少電極之表面用碳酸水清洗，而對於未形成電極之部分亦可用純水進行清洗。藉此，能夠減少碳酸水之使用量。
又，於本實施形態中，列舉貼合2塊基板之情形為例，但本實施形態亦可適用於貼合3塊以上之基板之半導體裝置之製造方法。於貼合3塊以上之基板之情形時，係在設於各基板之正反兩面之絕緣層形成電極，對各絕緣層之表面進行活化處理後，藉由碳酸水清洗正反兩側之絕緣層並將基板彼此貼合。藉此，即便於貼合3塊以上之基板之情形時，亦能夠抑制因貼合而連接之電極間產生連接不良。
對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提示者，並不意圖限定發明之範圍。該等新穎之實施形態能夠以其他各種方式實施，且於不脫離發明主旨之範圍內可進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍及要旨，且包含於申請專利範圍所記載之發明及其均等範圍內。
10‧‧‧第1基板
11‧‧‧絕緣層
15‧‧‧電極
16‧‧‧氧化膜
35‧‧‧配管
36‧‧‧吐出部
37‧‧‧碳酸水

Claims (17)

  1. 一種半導體裝置之製造方法，包含以下步驟：於設於第1基板及第2基板之各表面之絕緣層之表面形成開口；於上述開口埋入金屬；使上述絕緣層之表面活化；藉由碳酸水對埋入上述第1基板側之上述開口的金屬之表面進行清洗；以及將上述第1基板側之上述絕緣層與上述第2基板側之上述絕緣層貼合，而將上述第1基板側之上述埋入之金屬與上述第2基板側之上述埋入之金屬連接。
  2. 如請求項1之半導體裝置之製造方法，其中上述埋入之金屬為電極。
  3. 如請求項1之半導體裝置之製造方法，其包含藉由上述碳酸水對上述第2基板側之上述埋入之金屬之表面進行清洗的步驟。
  4. 如請求項1之半導體裝置之製造方法，其包含藉由向形成有上述埋入之金屬之上述絕緣層之整個表面供給上述碳酸水，而清洗上述埋入之金屬之表面的步驟。
  5. 如請求項1之半導體裝置之製造方法，其中上述碳酸水之pH為3.8~6.0。
  6. 如請求項1之半導體裝置之製造方法，其中上述碳酸水之比電阻為0.02[MΩ‧cm]~1.9[MΩ‧cm]。
  7. 如請求項1之半導體裝置之製造方法，其中藉由碳酸水對上述第1基板側之上述埋入之金屬之表面進行清洗之步驟包含：自該埋入之金屬之表面去除氧化膜之步驟。
  8. 如請求項3之半導體裝置之製造方法，其中藉由上述碳酸水對上 述第2基板側之上述埋入之金屬之表面進行清洗的步驟包含：自該埋入之金屬之表面去除氧化膜之步驟。
  9. 如請求項1之半導體裝置之製造方法，其中藉由碳酸水對上述第1基板側之上述埋入之金屬之表面進行清洗的步驟包含：使上述第1基板產生之靜電經由上述碳酸水而放電之步驟。
  10. 如請求項3之半導體裝置之製造方法，其中藉由碳酸水對上述第2基板側之上述埋入之金屬之表面進行清洗的步驟包含：使上述第2基板產生之靜電經由上述碳酸水而放電之步驟。
  11. 如請求項1之半導體裝置之製造方法，其中藉由碳酸水對上述第1基板側之上述埋入之金屬之表面進行清洗的步驟包含：對一塊上述第1基板利用上述碳酸水進行1秒鐘~120秒鐘之清洗之步驟。
  12. 如請求項3之半導體裝置之製造方法，其中藉由碳酸水對上述第2基板側之上述埋入之金屬之表面進行清洗之步驟包含：對一塊上述第2基板利用上述碳酸水進行持續1秒~120秒之清洗之步驟。
  13. 如請求項1之半導體裝置之製造方法，其中藉由碳酸水對上述第1基板側之上述埋入之金屬之表面進行清洗之步驟包含：將複數塊上述第1基板一次性浸漬於碳酸水而進行清洗之步驟。
  14. 如請求項3之半導體裝置之製造方法，其中藉由碳酸水對上述第2基板側之上述埋入之金屬之表面進行清洗之步驟包含：將複數塊上述第2基板一次性浸漬於碳酸水而進行清洗之步驟。
  15. 如請求項1之半導體裝置之製造方法，其中將上述第1基板側之上述埋入之金屬與上述第2基板側之上述埋入之金屬連接的步驟包 含：對貼合後之上述第1基板及第2基板進行熱處理，使上述第1基板側之上述埋入之金屬與上述第2基板側之上述埋入之金屬熱膨脹而連接的步驟。
  16. 如請求項1之半導體裝置之製造方法，其中使上述絕緣層之表面活化之步驟包含：對上述絕緣層之表面進行電漿處理之步驟。
  17. 如請求項1之半導體裝置之製造方法，其中上述第1基板係形成有邏輯電路之基板，上述第2基板係形成有影像感測器之基板。
TW104136367A 2014-11-04 2015-11-04 半導體裝置之製造方法 TW201628054A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014224491A JP6313189B2 (ja) 2014-11-04 2014-11-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201628054A true TW201628054A (zh) 2016-08-01

Family

ID=55853456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136367A TW201628054A (zh) 2014-11-04 2015-11-04 半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US20160126087A1 (zh)
JP (1) JP6313189B2 (zh)
CN (1) CN105575891B (zh)
TW (1) TW201628054A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875268A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
JP2021535613A (ja) * 2018-09-04 2021-12-16 中芯集成電路（寧波）有限公司 ウェハレベルパッケージ方法及びパッケージ構造
CN113745095A (zh) * 2021-09-03 2021-12-03 湖北三维半导体集成创新中心有限责任公司 键合表面的金属氧化物的清洁方法
CN113506725B (zh) * 2021-09-13 2021-12-17 广州粤芯半导体技术有限公司 晶圆清洗方法及半导体器件的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
JP2005183814A (ja) * 2003-12-22 2005-07-07 Fujitsu Ltd 半導体装置の製造方法
KR20100044777A (ko) * 2007-07-26 2010-04-30 미츠비시 가스 가가쿠 가부시키가이샤 세정 방식용 조성물 및 반도체소자 또는 표시소자의 제조 방법
JP2009054635A (ja) * 2007-08-23 2009-03-12 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP2009182263A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 半導体装置の製造方法
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2964112B1 (fr) * 2010-08-31 2013-07-19 Commissariat Energie Atomique Traitement avant collage d'une surface mixte cu-oxyde, par un plasma contenant de l'azote et de l'hydrogene
US8912017B2 (en) * 2011-05-10 2014-12-16 Ostendo Technologies, Inc. Semiconductor wafer bonding incorporating electrical and optical interconnects
JP5994274B2 (ja) * 2012-02-14 2016-09-21 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP5866227B2 (ja) * 2012-02-23 2016-02-17 株式会社荏原製作所 基板洗浄方法
JP6133120B2 (ja) * 2012-05-17 2017-05-24 株式会社荏原製作所 基板洗浄装置
WO2014080874A1 (ja) * 2012-11-22 2014-05-30 信越化学工業株式会社 複合基板の製造方法及び複合基板

Also Published As

Publication number Publication date
CN105575891A (zh) 2016-05-11
JP2016092190A (ja) 2016-05-23
JP6313189B2 (ja) 2018-04-18
CN105575891B (zh) 2019-10-18
US20160126087A1 (en) 2016-05-05

Similar Documents

Publication Publication Date Title
US8314007B2 (en) Process for fabricating a heterostructure with minimized stress
US7833895B2 (en) TSVS having chemically exposed TSV tips for integrated circuit devices
US8202785B2 (en) Surface treatment for molecular bonding
CN108122823B (zh) 晶圆键合方法及晶圆键合结构
TW201628054A (zh) 半導體裝置之製造方法
JP5433567B2 (ja) Ｓｏｉ基板の製造方法
JP2008288556A (ja) 貼り合わせ基板の製造方法
CN110875268A (zh) 晶圆级封装方法及封装结构
CN110875192A (zh) 晶圆级封装方法及封装结构
JP5520744B2 (ja) 半導体基板の再生方法
JP2006186334A (ja) 被吸着物の処理方法及び静電吸着方法
JP2005166925A (ja) ウェーハ加工方法およびウェーハ加工装置
JP5455445B2 (ja) 貼り合わせウェーハの製造方法
JP5368002B2 (ja) Ｓｏｉ基板の製造方法
US20040241961A1 (en) Method for processing soi substrate
JP2020141001A (ja) 半導体装置および半導体装置の製造方法
US11081463B2 (en) Bonding method with electron-stimulated desorption
JP5368000B2 (ja) Ｓｏｉ基板の製造方法
Monajemi et al. Design and process optimization of through silicon via interposer for 3D-Ic integration
JP2010278339A (ja) 貼り合わせｓｏｉ基板の製造方法
JP2023184466A (ja) 基板処理方法および基板処理装置
JP4598413B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
JP5953705B2 (ja) Ｓｏｉウェーハおよびｓｏｉウェーハの製造方法
JP2012204439A (ja) 貼合せｓｏｉウェーハの製造方法
JP2006303088A (ja) シリコン基板の洗浄方法