JP2023184466A - 基板処理方法および基板処理装置 - Google Patents

Abstract

【課題】デバイス基板を加工する際に樹脂テープの使用を抑制する、技術を提供する。
【解決手段】基板処理方法は、下地基板と前記下地基板の上に形成された複数のデバイスとを有するデバイス基板と、前記デバイスを基準として前記下地基板とは反対側から前記デバイス基板を支持する支持基板と、を含む、積層基板を準備することと、前記支持基板で支持されている前記デバイス基板を、前記支持基板とは反対側から第１静電キャリアで静電吸着することと、前記第１静電キャリアで静電吸着されている前記デバイス基板から、前記支持基板を分離することと、前記支持基板から分離した前記デバイス基板を、前記第１静電キャリアに静電吸着した状態で、前記デバイスごとに、複数のチップにダイシングすることと、を有する。
【選択図】図１

Description

本開示は、基板処理方法および基板処理装置に関する。

特許文献１に記載の切削方法は、下記（１）～（４）を有する。（１）半導体ウェハをダイシングテープを介して環状フレームで支持する。（２）半導体ウェハの表面に水溶性樹脂を塗布して樹脂膜を形成する。（３）半導体ウェハを切削ブレードで複数のチップに分割する。（４）半導体ウェハの表面に水を供給することで、樹脂膜と共に切削屑を除去する。

特開２０１６－１３６５５９号公報

本開示の一態様は、デバイス基板を加工する際に樹脂テープの使用を抑制する、技術を提供する。

本開示の一態様に係る基板処理方法は、
下地基板と前記下地基板の上に形成された複数のデバイスとを有するデバイス基板と、前記デバイスを基準として前記下地基板とは反対側から前記デバイス基板を支持する支持基板と、を含む、積層基板を準備することと、
前記支持基板で支持されている前記デバイス基板を、前記支持基板とは反対側から第１静電キャリアで静電吸着することと、
前記第１静電キャリアで静電吸着されている前記デバイス基板から、前記支持基板を分離することと、
前記支持基板から分離した前記デバイス基板を、前記第１静電キャリアに静電吸着した状態で、前記デバイスごとに、複数のチップにダイシングすることと、
を有する。

本開示の一態様によれば、デバイス基板を加工する際に樹脂テープの使用を抑制できる。

図１は、一実施形態に係る基板処理方法を示すフローチャートである。 図２（Ａ）はステップＳ１０１の一例を示す断面図であり、図２（Ｂ）はステップＳ１０２の一例を示す断面図であり、図２（Ｃ）はステップＳ１０３の一例を示す断面図である。 図３（Ａ）はステップＳ１０４の一例を示す断面図であり、図３（Ｂ）はステップＳ１０５の第１段階の一例を示す断面図であり、図３（Ｃ）はステップＳ１０５の第２段階の一例を示す断面図である。 図４（Ａ）はステップＳ１０６の一例を示す断面図であり、図４（Ｂ）はステップＳ１０７の一例を示す断面図であり、図４（Ｃ）はステップＳ１０８の一例を示す断面図である。 図５は、一実施形態に係る基板処理装置を示す平面図である。 図６（Ａ）は変形例に係るステップＳ１０１を示す断面図であり、図６（Ｂ）は変形例に係るステップＳ１０２を示す断面図である。 図７（Ａ）は変形例に係るステップＳ１０３の第１段階を示す断面図であり、図７（Ｂ）は変形例に係るステップＳ１０３の第２段階を示す断面図である。 図８（Ａ）は変形例に係るステップＳ１０４を示す断面図であり、図８（Ｂ）は変形例に係るステップＳ１０５の第１段階を示す断面図であり、図８（Ｃ）は変形例に係るステップＳ１０５の第２段階を示す断面図である。 図９は、図６（Ａ）に示すデバイス基板の下地基板の製造方法の一例を示すフローチャートである。 図１０（Ａ）はステップＳ２０１の一例を示す断面図であり、図１０（Ｂ）はステップＳ２０２の一例を示す断面図であり、図１０（Ｃ）はステップＳ２０３の一例を示す断面図である。 図１１は、ステップＳ２０４の一例を示す断面図である。 図１２（Ａ）は第２変形例に係るステップＳ１０４を示す断面図であり、図１２（Ｂ）は第２変形例に係るステップＳ１０６を示す断面図であり、図１２（Ｃ）は第２変形例に係るステップＳ１０８を示す断面図である。 図１３は、図１２（Ａ）に示すステップＳ１０４の具体例を示す断面図である。 図１４は、図１２（Ｃ）に示すステップＳ１０８の具体例を示す断面図である。 図１５は、図１４の変形例を示す断面図である。

以下、本開示の実施形態について図面を参照して説明する。なお、各図面において同一の又は対応する構成には同一の符号を付し、説明を省略することがある。

図１～図４を参照して、一実施形態に係る基板処理方法について説明する。基板処理方法は、例えば図１に示すように、ステップＳ１０１～Ｓ１０８を有する。なお、基板処理方法は、少なくともステップＳ１０４～Ｓ１０６を有すればよい。また、基板処理方法は、ステップＳ１０１～Ｓ１０８以外のステップを有してもよい。

ステップＳ１０１は、図２（Ａ）に示すようにデバイス基板１０を準備することを含む。デバイス基板１０は、下地基板１１と、下地基板１１の上に形成された複数のデバイス１２とを有する。下地基板１１は、例えば、シリコンウェハ、化合物半導体ウェハまたはガラス基板などを含む。デバイス１２は、例えば、半導体素子、回路または端子などを含む。デバイス１２は、下地基板１１の表面に間隔をおいて複数形成される。

図２（Ａ）に示すように、複数のデバイス１２の上には、無機膜３１が形成されてもよい。無機膜３１は、後述するステップＳ１０２においてデバイス基板１０と支持基板２０の接合に用いられる。無機膜３１は、酸化膜、窒化膜または炭化膜などである。無機膜３１は、例えばシリコン酸化膜である。

シリコン酸化膜は、熱酸化法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはＡＬＤ（Ａｔｏｍｏｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などで形成される。ＣＶＤ法でシリコン酸化膜を形成する場合、シリコン酸化膜の原料ガスとして、例えばＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）が用いられる。

ステップＳ１０２は、図２（Ｂ）に示すように、デバイス基板１０と支持基板２０を積層することで積層基板３０を製造することを含む。支持基板２０は、デバイス１２を基準として下地基板１１とは反対側からデバイス基板１０を支持する。支持基板２０は、例えば、シリコンウェハ、化合物半導体ウェハまたはガラス基板などを含む。

ステップＳ１０２は、例えば、第２無機層３３を介してデバイス基板１０と支持基板２０を接合することを含む。第２無機層３３は、例えば２つの無機膜３１、３２を含む。一の無機膜３１はデバイス基板１０（詳細にはデバイス１２）の上に予め形成され、別の無機膜３２は支持基板２０の上に予め形成される。無機膜３２は、無機膜３１と同様に構成される。

デバイス基板１０と支持基板２０は、２つの無機膜３１、３２を向かい合わせて接合される。２つの無機膜３１、３２の互いに対向する接合面は、予めプラズマなどで活性化されてもよく、更に水または水蒸気の供給によって親水化されてもよい。接合時にＯＨ基同士の水素結合が生じる。また、水素結合の脱水縮合反応で共有結合が生じてもよい。

ステップＳ１０３は、図２（Ｃ）に示すように、デバイス基板１０を支持基板２０で支持した状態で、デバイス基板１０の下地基板１１を薄化することを含む。下地基板１１を薄化することで、下地基板１１とデバイス１２とで構成されるチップ１３（図４（Ｂ）および図４（Ｃ）参照）を薄化できる。

例えば、ステップＳ１０３は、デバイス基板１０を支持基板２０で支持した状態で、デバイス基板１０の下地基板１１を研削することを含む。具体的には、ステップＳ１０３は、砥石１３１と積層基板３０を回転させながら、砥石１３１を下地基板１１に押し当てることを有する。

本実施形態によれば、下地基板１１を薄化する際に、デバイス基板１０を支持基板２０で補強できる。支持基板２０の代わりに、第１樹脂テープを使用する場合とは異なり、第１樹脂テープの厚みムラまたは変形に起因するチップ１３の厚みムラを防止できる。また、第１樹脂テープからデバイス１２への有機汚染を防止できる。第１樹脂テープは、一般的にバックグラインドテープと呼ばれるものである。

ステップＳ１０４は、図３（Ａ）に示すように、支持基板２０で支持されているデバイス基板１０を、支持基板２０とは反対側から第１静電キャリア４０で静電吸着することを含む。第１静電キャリア４０は、例えば、キャリア基板４１と、複数の電極４２と、複数の操作端子４３と、を備える。

キャリア基板４１は、複数の電極４２を絶縁し、各電極４２に供給された電荷を維持する。電荷は、正電荷と負電荷のいずれでもよい。電極４２に電荷が蓄積されることで、吸着力が発生する。吸着力は、クーロン力またはジョンソン・ラーベック力である。電極４２から電荷が排出されることで、吸着力が消失する。

電極４２は、キャリア基板４１に設けられ、チップ１３（図４（Ｃ）参照）ごとに個別にチップ１３を静電吸着する。チップ１３ごとに電極４２が設けられる。電極４２は、単極方式と双極方式のいずれでもよい。電極４２は、キャリア基板４１の表面４１ａに露出しているが、露出していなくてもよく、キャリア基板４１の内部に埋設されていてもよい。

操作端子４３は、キャリア基板４１に設けられ、接触端子１４１を介して吸着力制御部１４２と有線で接続される。なお、操作端子４３は吸着力制御部１４２と無線で接続されてもよく、接触端子１４１は無くてもよい。また、操作端子４３は、キャリア基板４１の裏面４１ｂ（表面４１ａとは反対側の面）に露出しているが、表面４１ａまたは側面に露出していてもよい。

吸着力制御部１４２は、操作端子４３を介して電極４２に電荷を供給する制御を行う。電荷は、キャリア基板４１に設けたコンデンサから電極４２に供給されてもよいし、外部から電極４２に供給されてもよい。吸着力制御部１４２は、操作端子４３を介して電極４２から電荷を排出する制御を行うことも可能である。

吸着力制御部１４２は、電極４２ごとに個別に吸着力を制御可能である。操作端子４３は、電極４２ごとに個別に設けられる。なお、操作端子４３は、複数の電極４２に共通のものが１つ設けられてもよい。吸着力制御部１４２が電極４２ごとに個別に吸着力を制御可能であればよい。

操作端子４３は、操作端子４３と吸着力制御部１４２との接続が解除された後も、電極４２に電荷が蓄積された状態を維持し、吸着力が発生した状態を維持する。従って、第１静電キャリア４０でデバイス基板１０を静電吸着した状態のまま、第１静電キャリア４０を搬送できる。

ステップＳ１０５は、図３（Ｂ）および図３（Ｃ）に示すように、第１静電キャリア４０で静電吸着されているデバイス基板１０から、支持基板２０を分離することを含む。支持基板２０を分離することで、デバイス基板１０をダイシングすること（ステップＳ１０６）が可能になる。

ステップＳ１０５は、例えば、図３（Ｂ）に示すように、支持基板２０を介して第２無機層３３にレーザー光線ＬＢ２を照射することで第２無機層３３に第２改質層３３ａを形成することを含んでもよい。第２改質層３３ａは、剥離予定面に形成される。剥離予定面は、例えば第２無機層３３を構成する２つの無機膜３１、３２の界面であるが、支持基板２０と第２無機層３３の界面またはデバイス基板１０と第２無機層３３の界面であってもよく、特に限定されない。第２改質層３３ａを形成する位置は、レーザー光線ＬＢ２の焦点の位置で制御可能である。

ステップＳ１０５は、図３（Ｃ）に示すように、第２改質層３３ａを起点にデバイス基板１０から支持基板２０を剥離することを含んでもよい。例えば、ステップＳ１０５は、支持基板２０と第１静電キャリア４０を相対的に離隔させることを含む。支持基板２０と第１静電キャリア４０を相対的に離隔させると、第２改質層３３ａを起点にクラックが面状に広がり、デバイス基板１０から支持基板２０が剥離する。なお、支持基板２０と第１静電キャリア４０の相対的な離隔に加えて、支持基板２０または第１静電キャリア４０の回転が実施されてもよい。

支持基板２０は、デバイス基板１０から剥離された後、別のデバイス基板１０と接合されてもよい。つまり、支持基板２０は、ステップＳ１０２～Ｓ１０５に繰り返し供されてもよい。支持基板２０は、再利用可能である。

なお、詳しくは後述するが、支持基板２０として、第２静電キャリア８０（図６（Ｂ）参照）が用いられてもよい。第２静電キャリア８０は、第１静電キャリア４０として再利用することも可能である。

ステップＳ１０６は、図４（Ａ）に示すように、支持基板２０から分離したデバイス基板１０を、第１静電キャリア４０に静電吸着した状態で、デバイス１２ごとに、複数のチップ１３にダイシングすることを含む。

例えば、ステップＳ１０６は、デバイス基板１０に対して第１静電キャリア４０とは反対側からレーザー光線ＬＢ３を照射することで、デバイス基板１０を切断することを含む。デバイス基板１０は、レーザー光線ＬＢ３を吸収することで発熱し、昇華又は蒸発する。その結果、デバイス基板１０を貫通して溝が形成される。溝は、隣り合うチップ１３の間に形成される。

なお、ステップＳ１０６は、レーザー光線ＬＢ３の代わりにプラズマをデバイス基板１０に対して照射することを含んでもよい。デバイス基板１０は、プラズマによってエッチングされる。その結果、デバイス基板１０を貫通する溝が形成される。溝は、隣り合うチップ１３の間に形成される。

本実施形態によれば、デバイス基板１０を複数のチップ１３にダイシングする際に、複数のチップ１３の位置を第１静電キャリア４０で固定できる。第１静電キャリア４０の代わりに、第２樹脂テープを使用する場合とは異なり、第２樹脂テープの粘着剤が下地基板１１に付着しない。また、第２樹脂テープからの汚染を抑制できる。第２樹脂テープは、一般的にダイシングテープと呼ばれるものである。

ステップＳ１０７は、図４（Ｂ）に示すように、複数のチップ１３を第１静電キャリア４０に静電吸着した状態で、複数のチップ１３を洗浄液Ｌで洗浄することを含む。洗浄液Ｌは、チップ１３の上に残る残留物、例えば無機膜３１を除去する。

本実施形態によれば、複数のチップ１３を洗浄する際に、複数のチップ１３の位置を第１静電キャリア４０で固定できる。第１静電キャリア４０は、セラミック等の無機材料で形成され、第２樹脂テープに比べて耐久性に優れている。それゆえ、洗浄液Ｌの選択肢と洗浄方法の選択肢を広げることができる。

ステップＳ１０８は、図４（Ｃ）に示すように、第１静電キャリア４０から、チップ１３ごとに個別にチップ１３をピックアップすることを含む。ピックアップしたチップ１３は、上下反転され、別のデバイス基板に実装される。

ステップＳ１０８において、第１静電キャリア４０の操作端子４３は、接触端子１６１を介して吸着力制御部１６２と有線で接続される。なお、操作端子４３は吸着力制御部１６２と無線で接続されてもよく、接触端子１６１は無くてもよい。吸着力制御部１６２は、電極４２から電荷を排出する制御を行う。吸着力が消失し、第１静電キャリア４０からチップ１３を分離することが可能になる。

チップ１３ごとに電極４２が設けられる。電極４２から電荷を排出させるタイミング、つまり、吸着力を消失させるタイミングは、チップ１３ごとに異なる、一のチップ１３を第１静電キャリア４０からピックアップする際に、残りのチップ１３を第１静電キャリア４０に静電吸着でき、残りのチップ１３の位置ズレを防止できる。

本実施形態によれば、既述の通り、第１静電キャリア４０の代わりに、第２樹脂テープを使用する場合とは異なり、第２樹脂テープの粘着剤が下地基板１１に付着しない。それゆえ、ピックアップしたチップ１３を洗浄する手間を省略できる。

次に、図５を参照して、一実施形態に係る基板処理装置１００について説明する。基板処理装置１００は、例えばステップＳ１０３～Ｓ１０７を実施する。なお、基板処理装置１００は、少なくともＳ１０４～Ｓ１０６を実施すればよい。ステップＳ１０１～Ｓ１０３およびＳ１０７～Ｓ１０８は、基板処理装置１００の外部にある装置によって実施してもよい。

基板処理装置１００は、搬入出ステーション１１０と、処理ステーション１２０と、制御装置１９０と、を備える。搬入出ステーション１１０と、処理ステーション１２０とは、この順番で、Ｘ軸負方向側からＸ軸正方向側に並ぶ。図５において、Ｘ軸方向とＹ軸方向とＺ軸方向とは互いに垂直な方向であって、Ｘ軸方向とＹ軸方向は水平方向であり、Ｚ軸方向は鉛直方向である。

搬入出ステーション１１０は、載置台１１１を備える。載置台１１１には、カセットＣ１～Ｃ４が載置される。カセットＣ１は、積層基板３０を収容する。カセットＣ２は、第１静電キャリア４０を収容する。カセットＣ３は、第１静電キャリア４０に静電吸着されている複数のチップ１３を収容する。カセットＣ４は、デバイス基板１０から分離した支持基板２０を収容する。以下、デバイス基板１０、支持基板２０、積層基板３０または第１静電キャリア４０を、単に基板と記載することがある。

搬入出ステーション１１０は、第１搬送領域１１２と、第１搬送装置１１３と、を備える。第１搬送領域１１２は、載置台１１１と後述するトランジション装置１２１に隣接する。第１搬送装置１１３は、第１搬送領域１１２に隣接する複数の装置間で基板を搬送する。第１搬送装置１１３は、基板を保持する搬送アームと、搬送アームを移動または回転させる駆動部と、を有する。搬送アームは、水平方向（Ｘ軸方向及びＹ軸方向の両方向）及び鉛直方向の移動と、鉛直軸を中心とする回転とが可能である。複数の搬送アームが設けられてもよい。

処理ステーション１２０は、トランジション装置１２１と、第２搬送領域１２２と、第２搬送装置１２３と、薄化装置１２４と、積層装置１２５と、分離装置１２６と、ダイシング装置１２７と、洗浄装置１２８と、反転装置１２９と、を備える。なお、処理ステーション１２０を構成する装置の配置および数は、図５に示す配置および数には限定されない。

トランジション装置１２１は、基板を一時的に保管する。トランジション装置１２１は、第１搬送領域１１２と第２搬送領域１２２との間に設けられ、第１搬送装置１１３と第２搬送装置１２３の間で基板を中継する。

第２搬送領域１２２は、トランジション装置１２１と、薄化装置１２４と、積層装置１２５と、分離装置１２６と、ダイシング装置１２７と、洗浄装置１２８と、反転装置１２９とに隣接する。第２搬送装置１２３は、第２搬送領域１２２に隣接する複数の装置間で基板を搬送する。第２搬送装置１２３は、基板を保持する搬送アームと、搬送アームを移動または回転させる駆動部と、を有する。搬送アームは、水平方向（Ｘ軸方向及びＹ軸方向の両方向）及び鉛直方向の移動と、鉛直軸を中心とする回転とが可能である。複数の搬送アームが設けられてもよい。

薄化装置１２４は、図２（Ｃ）に示すように、デバイス基板１０を支持基板２０で支持した状態で、デバイス基板１０の下地基板１１を薄化する。薄化装置１２４は、例えば、研削装置１３０を有する。研削装置１３０は、砥石１３１で下地基板１１を研削することで、下地基板１１を薄化する。

なお、薄化装置１２４は、詳しくは後述するが、図７（Ａ）に示す第１レーザー加工装置１３２と、図７（Ｂ）に示す第１剥離装置１３３と、を有してもよい。第１レーザー加工装置１３２は、下地基板１１の内部にレーザー光線ＬＢ１を照射することで、下地基板１１の内部に第１改質層６０ａを形成する。第１剥離装置１３３は、第１改質層６０ａを起点に下地基板１１を分割することで、下地基板１１を薄化する。

積層装置１２５は、図３（Ａ）に示すように、支持基板２０で支持されているデバイス基板１０を、支持基板２０とは反対側から第１静電キャリア４０で静電吸着する。積層装置１２５は、例えば、接触端子１４１と、吸着力制御部１４２と、を備える。接触端子１４１は、第１静電キャリア４０の操作端子４３と接触する。複数の操作端子４３に対応して複数の接触端子１４１が設けられる。

吸着力制御部１４２は、第１静電キャリア４０の操作端子４３と接続された状態で、吸着力を制御する。吸着力制御部１４２は、電極４２に電荷を蓄積することで、吸着力を発生させる。吸着力を発生させるタイミングは、複数の電極４２で同じタイミングでも、異なるタイミングでもよい。

分離装置１２６は、図３（Ｂ）および図３（Ｃ）に示すように、第１静電キャリア４０で静電吸着されているデバイス基板１０から、支持基板２０を分離する。分離装置１２６は、例えば、図３（Ｂ）に示す第２レーザー加工装置１５１と、図３（Ｃ）に示す第２剥離装置１５２と、を有する。

第２レーザー加工装置１５１は、支持基板２０を介して第２無機層３３にレーザー光線ＬＢ２を照射することで、第２無機層３３に第２改質層３３ａを形成する。第２剥離装置１５２は、第２改質層３３ａを起点にデバイス基板１０から支持基板２０を剥離する。第２剥離装置１５２は、支持基板２０と第１静電キャリア４０を相対的に離隔させるべく、例えば、第３チャック１５３と、第４チャック１５４と、駆動部１５５とを有する。

第３チャック１５３が支持基板２０を保持し、第４チャック１５４が第１静電キャリア４０を保持する。駆動部１５５は、第３チャック１５３と第４チャック１５４を相対的に離隔させることで、支持基板２０と第１静電キャリア４０を相対的に離隔させる。その結果、第２改質層３３ａを起点にクラックが面状に広がり、デバイス基板１０から支持基板２０が剥離する。駆動部１５５は、第３チャック１５３または第４チャック１５４を回転させてもよい。

ダイシング装置１２７は、図４（Ａ）に示すように、支持基板２０から分離したデバイス基板１０を、第１静電キャリア４０に静電吸着した状態で、デバイス１２ごとに、複数のチップ１３にダイシングする。例えば、ダイシング装置１２７は、デバイス基板１０に対して第１静電キャリア４０とは反対側からレーザー光線ＬＢ３またはプラズマを照射することでデバイス基板１０を切断する。

洗浄装置１２８は、図４（Ｂ）に示すように、複数のチップ１３を第１静電キャリア４０に静電吸着した状態で、複数のチップ１３を洗浄液Ｌで洗浄する。洗浄方法は、スピン洗浄には限定されず、例えばスクラブ洗浄またはディップ洗浄でもよい。洗浄液Ｌは、チップ１３の上に残る残留物、例えば無機膜３１を除去する。なお、チップ１３の用途によっては、無機膜３１の除去は不要である。

反転装置１２９は、積層基板３０を上下反転する。

制御装置１９０は、例えばコンピュータであり、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの演算部１９１と、メモリなどの記憶部１９２と、を備える。記憶部１９２には、基板処理装置１００において実行される各種の処理を制御するプログラムが格納される。制御装置１９０は、記憶部１９２に記憶されたプログラムを演算部１９１に実行させることにより、基板処理装置１００の動作を制御する。基板処理装置１００を構成するユニットごとにユニットの動作を制御するユニット制御部が設けられ、複数のユニット制御部を統括制御するシステム制御部が設けられてもよい。ユニット制御部とシステム制御部とで制御装置１９０が構成されてもよい。

次に、上記構成の基板処理装置１００の動作について説明する。基板処理装置１００の動作は、制御装置１９０による制御下で実施される。

先ず、第１搬送装置１１３が、積層基板３０をカセットＣ１から取り出し、トランジション装置１２１に搬送する。次に、第２搬送装置１２３が、トランジション装置１２１から積層基板３０を取り出し、薄化装置１２４に搬送する。次に、薄化装置１２４が、デバイス基板１０を支持基板２０で支持した状態で、デバイス基板１０の下地基板１１を薄化する。その後、第２搬送装置１２３が、積層基板３０を薄化装置１２４から取り出し、反転装置１２９に搬送する。次に、反転装置１２９が、積層基板３０を上下反転する。その後、第２搬送装置１２３が、積層基板３０を反転装置１２９から取り出し、積層装置１２５に搬送する。

積層基板３０は、上記の通り、カセットＣ１からトランジション装置１２１と薄化装置１２４と反転装置１２９を経て積層装置１２５に搬送される。一方、第１静電キャリア４０は、カセットＣ２からトランジション装置１２１を経て積層装置１２５に搬送される。先ず、第１搬送装置１１３が、第１静電キャリア４０をカセットＣ２から取り出し、トランジション装置１２１に搬送する。次に、第２搬送装置１２３が、トランジション装置１２１から第１静電キャリア４０を取り出し、積層装置１２５に搬送する。

次に、積層装置１２５が、支持基板２０で支持されているデバイス基板１０を、支持基板２０とは反対側から第１静電キャリア４０で静電吸着する。その後、第２搬送装置１２３が、第１静電キャリア４０で静電吸着されている積層基板３０を、積層装置１２５から取り出し、分離装置１２６に搬送する。

次に、分離装置１２６が、第１静電キャリア４０で静電吸着されているデバイス基板１０から、支持基板２０を分離する。その後、第２搬送装置１２３が、第１静電キャリア４０で静電吸着されているデバイス基板１０を、分離装置１２６から取り出し、ダイシング装置１２７に搬送する。

次に、ダイシング装置１２７が、支持基板２０から分離したデバイス基板１０を、第１静電キャリア４０に静電吸着した状態で、デバイス１２ごとに、複数のチップ１３にダイシングする。その後、第２搬送装置１２３が、第１静電キャリア４０で静電吸着されている複数のチップ１３を、ダイシング装置１２７から取り出し、洗浄装置１２８に搬送する。

次に、洗浄装置１２８が、複数のチップ１３を第１静電キャリア４０に静電吸着した状態で、複数のチップ１３を洗浄液Ｌで洗浄する。その後、第２搬送装置１２３が、第１静電キャリア４０で静電吸着されている複数のチップ１３を、洗浄装置１２８から取り出し、トランジション装置１２１に搬送する。最後に、第１搬送装置１１３が、第１静電キャリア４０に静電吸着されている複数のチップ１３をトランジション装置１２１から取り出し、カセットＣ３に収納する。

第１静電キャリア４０で静電吸着されているデバイス基板１０は、上記の通り、分離装置１２６からダイシング装置１２７と洗浄装置１２８とトランジション装置１２１を経て、カセットＣ３に搬送される。一方、デバイス基板１０から分離された支持基板２０は、分離装置１２６からトランジション装置１２１を経てカセットＣ４に搬送される。先ず、第２搬送装置１２３が、デバイス基板１０から分離された支持基板２０を、分離装置１２６から取り出し、トランジション装置１２１に搬送する。次に、第１搬送装置１１３が、デバイス基板１０から分離された支持基板２０を、トランジション装置１２１から取り出し、カセットＣ４に搬送する。

次に、図６～図８を参照して、変形例に係る基板処理方法について説明する。以下、上記実施形態との相違点について主に説明する。

ステップＳ１０１は、図６（Ａ）に示すようにデバイス基板１０を準備することを含む。デバイス基板１０は、下地基板１１と、下地基板１１の上に形成された複数のデバイス１２とを有する。下地基板１１は、第１半導体基板５０と、第１無機層６０と、第２半導体基板７０とをこの順番で有してもよい。

第１半導体基板５０と第２半導体基板７０は、シリコンウェハまたは化合物半導体ウェハである。第２半導体基板７０は、第１半導体基板５０よりも薄い。第２半導体基板７０の上に、デバイス１２が形成される。第１無機層６０は、絶縁性を有する。第１半導体基板５０と第２半導体基板７０がシリコンウェハであって第１無機層６０がシリコン酸化層である場合、下地基板１１はいわゆるＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板である。

ステップＳ１０２は、図６（Ｂ）に示すようにデバイス基板１０と支持基板２０を積層することで積層基板３０を製造することを含む。積層基板３０は、支持基板２０として、第２静電キャリア８０を有してもよい。第２静電キャリア８０は、デバイス１２を基準として下地基板１１とは反対側からデバイス基板１０を静電吸着する。

第２静電キャリア８０は、例えば第１静電キャリア４０と同じ構成を有し、キャリア基板８１と、複数の電極８２と、複数の操作端子８３と、を備える。キャリア基板８１は、複数の電極８２を絶縁し、各電極８２に供給された電荷を維持する。操作端子８３は、キャリア基板８１に設けられ、接触端子１７１を介して吸着力制御部１７２と有線で接続される。なお、操作端子８３は吸着力制御部１７２と無線で接続されてもよく、接触端子１７１は無くてもよい。また、操作端子８３は、キャリア基板８１の裏面４１ｂ（表面４１ａとは反対側の面）に露出しているが、表面４１ａまたは側面に露出していてもよい。

吸着力制御部１７２は、操作端子８３を介して電極８２に電荷を供給する制御を行う。電荷は、キャリア基板８１に設けたコンデンサから電極８２に供給されてもよいし、外部から電極８２に供給されてもよい。吸着力制御部１７２は、操作端子８３を介して電極８２から電荷を排出する制御を行うことも可能である。

吸着力制御部１７２は、電極８２ごとに個別に吸着力を制御可能である。操作端子８３は、電極８２ごとに個別に設けられる。なお、操作端子８３は、複数の電極８２に共通のものが１つ設けられてもよい。吸着力制御部１７２が電極８２ごとに個別に吸着力を制御可能であればよい。但し、吸着力制御部１７２は、複数の電極８２の吸着力を一括で制御してもよい。

操作端子８３は、操作端子８３と吸着力制御部１７２との接続が解除された後も、電極８２に電荷が蓄積された状態を維持し、吸着力が発生した状態を維持する。従って、第２静電キャリア８０でデバイス基板１０を静電吸着した状態のまま、第２静電キャリア８０を搬送できる。

第２静電キャリア８０は、第１静電キャリア４０として再利用可能である。なお、第２静電キャリア８０を第１静電キャリア４０として再利用しない場合、第２静電キャリア８０は第１静電キャリア４０と同じ構成を有しなくてもよい。第２静電キャリア８０は、第１静電キャリア４０とは異なり、デバイス基板１０をダイシングする前に、デバイス基板１０から分離される。それゆえ、電極８２の数は１つでもよい。

ステップＳ１０３は、図７（Ａ）および図７（Ｂ）に示すように、デバイス基板１０を支持基板２０で支持した状態で、デバイス１２を支持する下地基板１１を薄化することを含む。下地基板１１は、薄化前に、第１半導体基板５０と、第１無機層６０と、第２半導体基板７０と、をこの順番で有する。下地基板１１は、薄化によって第１半導体基板５０を失う。

ステップＳ１０３は、例えば、図７（Ａ）に示すように、第１半導体基板５０を介して第１無機層６０にレーザー光線ＬＢ１を照射することで第１無機層６０に第１改質層６０ａを形成することを含んでもよい。第１改質層６０ａは、剥離予定面に形成される。剥離予定面は、例えば第１無機層６０を構成する２つの無機膜６１、６２の界面であるが、第１半導体基板５０と第１無機層６０の界面または第２半導体基板７０と第１無機層６０の界面であってもよく、特に限定されない。第１改質層６０ａを形成する位置は、レーザー光線ＬＢ１の焦点の位置で制御可能である。

ステップＳ１０３は、図７（Ｂ）に示すように、第１改質層６０ａを起点に第２半導体基板７０から第１半導体基板５０を剥離することを含んでもよい。第１剥離装置１３３は、第１チャック１３４と、第２チャック１３５と、駆動部１３６とを有する。第１チャック１３４が第１半導体基板５０を保持し、第２チャック１３５が第２静電キャリア８０を保持する。駆動部１３６は、第１チャック１３４と第２チャック１３５を相対的に離隔させる。駆動部１３６は、第１チャック１３４または第２チャック１３５を回転させてもよい。

例えば、ステップＳ１０３は、第１チャック１３４と第２チャック１３５を相対的に離隔させることで、第１半導体基板５０と第２静電キャリア８０を相対的に離隔させることを含む。第１改質層６０ａを起点にクラックが面状に広がり、第２半導体基板７０から第１半導体基板５０が剥離する。なお、第１半導体基板５０と第２静電キャリア８０の相対的な離隔に加えて、第１半導体基板５０または第２静電キャリア８０の回転が実施されてもよい。

第１半導体基板５０は、第２半導体基板７０から剥離された後、別の下地基板１１の製造に用いられてもよい。第１半導体基板５０は、再利用可能である。第１半導体基板５０の再利用については後述する。

ステップＳ１０４は、図８（Ａ）に示すように、支持基板２０で支持されているデバイス基板１０を、支持基板２０とは反対側から第１静電キャリア４０で静電吸着することを含む。本変形例のステップＳ１０４は、支持基板２０として第２静電キャリア８０を用いることを除き、上記実施形態のステップＳ１０４と同様に行われるので、説明を省略する。

ステップＳ１０５は、図８（Ｂ）および図８（Ｃ）に示すように、第１静電キャリア４０で静電吸着されているデバイス基板１０から、支持基板２０を分離することを含む。支持基板２０として第２静電キャリア８０が用いられる場合、デバイス基板１０から支持基板２０を分離することは、第２静電キャリア８０によるデバイス基板１０の静電吸着を解除することを含む。

第２静電キャリア８０の操作端子８３は、吸着力制御部１８２と接続される。操作端子８３は、接触端子１８１を介して吸着力制御部１８２と有線で接続される。なお、操作端子８３は吸着力制御部１８２と無線で接続されてもよく、接触端子１８１は無くてもよい。吸着力制御部１８２は、電極８２から電荷を排出させることで、吸着力を消失させる。その後、第２静電キャリア８０からデバイス基板１０を分離することが可能になる。

ステップＳ１０６以降の処理は、上記実施形態と同様に行われるので、説明を省略する。なお、支持基板２０として第２静電キャリア８０が用いられる場合、ステップＳ１０５の後に、デバイス１２が露出する。そこで、ステップＳ１０５の後、ステップＳ１０６の前に、デバイス１２を保護する保護膜を形成するステップが行われてもよい。保護膜は、ステップＳ１０６において生じるデブリからデバイス１２を保護する。保護膜は、ステップＳ１０７において洗浄液Ｌで除去される。

次に、図９～図１１を参照して、図６（Ａ）に示すデバイス基板１０の下地基板１１の製造方法の一例について説明する。下地基板１１の製造方法は、例えば図９に示すように、ステップＳ２０１～Ｓ２０６を有する。なお、基板処理方法は、ステップＳ２０１～Ｓ２０６以外のステップを有してもよい。

ステップＳ２０１は、図１０（Ａ）に示すように第１無機層６０を介して第１半導体基板５０と第２半導体基板７０を接合することを含む。第１無機層６０は、例えば２つの無機膜６１、６２を含む。一の無機膜６１は第１半導体基板５０の上に予め形成され、別の無機膜６２は第２半導体基板７０の上に予め形成される。無機膜６１、６２は、無機膜３１、３２と同様に構成される。

第１半導体基板５０と第２半導体基板７０は、２つの無機膜６１、６２を向かい合わせて接合される。２つの無機膜６１、６２の互いに対向する接合面は、予めプラズマなどで活性化されてもよく、更に水または水蒸気の供給によって親水化されてもよい。接合時にＯＨ基同士の水素結合が生じる。また、水素結合の脱水縮合反応で共有結合が生じてもよい。

ステップＳ２０２は、図１０（Ｂ）に示すように第２半導体基板７０に対して第１無機層６０とは反対側からレーザー光線ＬＢ４を照射することで第２半導体基板７０の内部に第３改質層７０ａを形成することを含む。第３改質層７０ａは、分割予定面に形成される。分割予定面は、例えば、第２半導体基板７０の主面に対して平行な平面と、当該平面の外周から第１半導体基板５０に向けて垂直に延びる円柱面と、を含む。第３改質層７０ａを形成する位置は、レーザー光線ＬＢ４の焦点の位置で制御可能である。

ステップＳ２０３は、図１０（Ｃ）に示すように、第３改質層７０ａを起点に第２半導体基板７０を分割することで、第１無機層６０を介して第１半導体基板５０と接合されている第２半導体基板７０を薄化することを含む。

ステップＳ２０４は、図１１に示すように、第１無機層６０を介して第１半導体基板５０と接合されている第２半導体基板７０を砥石１０１で研削することを含む。第２半導体基板７０を更に薄化できる。

ステップＳ２０５は、研削した第２半導体基板７０の厚みムラを低減すべく、第２半導体基板７０を局所加工することを含む。局所加工することは、例えば局所的にプラズマを照射することを含む。

なお、研削した第２半導体基板７０の厚みムラが小さい場合、ステップＳ２０５は不要である。

ステップＳ２０６は、第２半導体基板７０の研削した表面をエッチングすることを含む。研削によって生じたダメージ層を除去できる。ダメージ層は、変質層である。変質層は傷を含む。変質層は残留応力を含んでもよい。ダメージ層を除去した表面にデバイス１２を形成することで、デバイス１２の破損を抑制できる。

第１半導体基板５０は、図１のステップＳ１０３において第２半導体基板７０から剥離された後、図９のステップＳ２０１～Ｓ２０６に再び供され、別の下地基板１１の製造に用いられてもよい。第１半導体基板５０は、再利用可能である。

次に、図１２～図１５を参照して、第２変形例に係る基板処理方法について説明する。以下、上記実施形態及び上記変形例との相違点について主に説明する。本変形例の第１静電キャリア４０は、例えば、図１２（Ａ）に示すように、導電性基板４５と絶縁膜４６とを有し、絶縁膜４６を基準として導電性基板４５とは反対側に積層基板３０を静電吸着する。積層基板３０は、デバイス基板１０と、支持基板２０と、デバイス基板１０と支持基板２０を接合する第２無機層３３と、を有する。第１静電キャリア４０は、支持基板２０で支持されているデバイス基板１０を、支持基板２０とは反対側から静電吸着する。なお、本変形例の第１静電キャリア４０は、上記変形例の第２静電キャリア８０として使用することも可能である。

導電性基板４５は、例えばシリコン、アルミニウム、アルミニウム合金、ステンレス又はチタンで構成される。導電性基板４５には、チップ１３ごとに１つ以上の貫通孔４５ａが形成されてもよい。詳しくは後述するが図１４又は図１５に示すように貫通孔４５ａにガスを供給することで、チップ１３を第１静電キャリア４０から剥離できる。貫通孔４５ａの数及び配置は、特に限定されない。なお、貫通孔４５ａにガスを供給する代わりに、貫通孔４５ａに図示しないピンを差し込むことで、チップ１３を第１静電キャリア４０から剥離することも可能である。

絶縁膜４６は、図１３に示すように、デバイス基板１０と導電性基板４５の間での電荷の移動を制限する。絶縁膜４６は、絶縁破壊電圧が３０ｋＶ以上であることが好ましく、４０ｋＶ以上であることがより好ましい。

絶縁膜４６は、柔軟性を有する材料、具体的には弾性率が２ＧＰａ以下、より好ましくは０．５ＧＰａ以下である材料で構成されることが好ましい。薬液に対する耐久性の観点から、例えばポリイミド又はＥＶＡ（エチレン・酢酸ビニル共重合体）が使用される。絶縁膜４６の厚みは、例えば１０μｍである。

絶縁膜４６には、導電性基板４５の貫通孔４５ａに連通する貫通孔４６ａが形成されてもよい。図１４に示すように、絶縁膜４６の貫通孔４６ａの直径は、導電性基板４５貫通孔４５ａの直径よりも小さいことが好ましい。なお、図１５に示すように、貫通孔４６ａは無くてもよい。

図１３に示すように、積層装置１２５は、電荷供給部１４３と、除電部１４４と、を備える。電荷供給部１４３は、導電性基板４５に電圧を印可することで、第１極性（例えば正）の電荷を導電性基板４５に供給する。除電部１４４は、第１極性の電荷をデバイス基板１０から除去することで、第１極性とは逆極性である第２極性（例えば負）の電荷をデバイス基板１０に残す。

導電性基板４５には第１極性の電荷が蓄積するのに対し、デバイス基板１０には第２極性の電荷が蓄積する。その結果、絶縁膜４６を挟んで、導電性基板４５とデバイス基板１０の間に電位差が生じ、静電吸着力が生じる。生じた静電吸着力は、導電性基板４５に対する電圧の印可、及びデバイス基板１０の除電を解除した後も維持される。

電荷供給部１４３は、例えば、導電性基板４５に接触する給電ピン１４３ａを有する。給電ピン１４３ａは、例えば第１静電キャリア４０を保持する図示しない保持部に設けられ、図示しない電源に電気的に接続される。除電部１４４は、例えば、アース線１４４ａを有する。アース線１４４ａは、デバイス基板１０から第１極性の電荷を除去する。

アース線１４４ａの先端は、例えばデバイス基板１０に接触する。なお、アース線１４４ａは、デバイス基板１０に電気的に接続されればよく、アース線１４４ａの先端は支持基板２０に接触してもよい。第２無機層３３が薄ければ、第２無機層３３を介してデバイス基板１０からアース線１４４ａに第１極性の電荷が移動可能である。

絶縁膜４６は、上記の通り、柔軟性を有する材料で構成されている。静電吸着力によってデバイス基板１０が絶縁膜４６に押し付けられる際に、デバイス基板１０と絶縁膜４６の間から空気が抜けるように絶縁膜４６が変形し、デバイス基板１０と絶縁膜４６の間に真空吸着力が生じる。

導電性基板４５又はデバイス基板１０から電荷が漏出し、静電吸着力が消失しても、真空吸着力でデバイス基板１０を保持し続けることが可能である。電荷が漏出する原因としては、例えば薬液又は洗浄液がデバイス基板１０に供給されることが挙げられる。ステップＳ１０４の後で、静電吸着力が消失し、真空吸着力のみがデバイス基板１０に作用してもよい。

ステップＳ１０４は、図１２（Ａ）に示すように、支持基板２０で支持されているデバイス基板１０を、支持基板２０とは反対側から第１静電キャリア４０で静電吸着することを含む。その後、図示しないが、第１静電キャリア４０で静電吸着されているデバイス基板１０から、支持基板２０を分離すること（ステップＳ１０５）により、デバイス基板１０をダイシングすること（ステップＳ１０６）が可能になる。

ステップＳ１０６は、図１２（Ｂ）に示すように、支持基板２０から分離したデバイス基板１０を、第１静電キャリア４０に静電吸着した状態で、デバイス１２ごとに、複数のチップ１３にダイシングすることを含む。例えば、ステップＳ１０６は、デバイス基板１０に対して第１静電キャリア４０とは反対側からレーザー光線ＬＢ３を照射することで、デバイス基板１０を切断する。その後、図示しないが、複数のチップ１３を第１静電キャリア４０に静電吸着した状態で、複数のチップ１３を洗浄液で洗浄する（ステップＳ１０７）。洗浄液は、チップ１３の上に残る残留物、例えば無機膜３１を除去する。

ステップＳ１０８は、図１２（Ｃ）に示すように、第１静電キャリア４０から、チップ１３ごとに個別にチップ１３をピックアップすることを含む。ピックアップしたチップ１３は、上下反転され、別のデバイス基板に実装される。ステップＳ１０８において、吸着力制御部１６２は、チップ１３ごとにチップ１３の吸着を解除する制御を行なう。

吸着力制御部１６２は、例えば導電性基板４５の貫通孔４５ａにガスを供給することで、チップ１３を第１静電キャリア４０から剥離する。貫通孔４５ａの数及び配置は、特に限定されない。絶縁膜４６には、図１７に示すように貫通孔４６ａが有ってもよいし、図１８に示すように貫通孔４６ａが無くてもよい。吸着力制御部１６２は、貫通孔４５ａにガスを供給する代わりに、貫通孔４５ａに図示しないピンを差し込んでもよい。

以上、本開示に係る基板処理方法および基板処理装置の実施形態等について説明したが、本開示は上記実施形態等に限定されない。特許請求の範囲に記載された範疇内において、各種の変更、修正、置換、付加、削除および組み合わせが可能である。それらについても当然に本開示の技術的範囲に属する。

１０ デバイス基板
１１ 下地基板
１２ デバイス
１３ チップ
２０ 支持基板
３０ 積層基板
４０ 第１静電キャリア

Claims (19)

1. 下地基板と前記下地基板の上に形成された複数のデバイスとを有するデバイス基板と、前記デバイスを基準として前記下地基板とは反対側から前記デバイス基板を支持する支持基板と、を含む、積層基板を準備することと、
   前記支持基板で支持されている前記デバイス基板を、前記支持基板とは反対側から第１静電キャリアで静電吸着することと、
   前記第１静電キャリアで静電吸着されている前記デバイス基板から、前記支持基板を分離することと、
   前記支持基板から分離した前記デバイス基板を、前記第１静電キャリアに静電吸着した状態で、前記デバイスごとに、複数のチップにダイシングすることと、
   を有する、基板処理方法。
2. 前記デバイス基板を前記第１静電キャリアで静電吸着する前に、前記デバイス基板を前記支持基板で支持した状態で、前記デバイス基板の前記下地基板を薄化すること、を有する、請求項１に記載の基板処理方法。
3. 前記下地基板を薄化することは、前記下地基板を研削することを含む、請求項２に記載の基板処理方法。
4. 前記下地基板は第１半導体基板と第１無機層と第２半導体基板とをこの順番で有し、前記デバイスは前記第２半導体基板の上に形成され、
   前記下地基板を薄化することは、前記第１半導体基板を介して前記第１無機層にレーザー光線を照射することで前記第１無機層に第１改質層を形成することと、前記第１改質層を起点に前記第２半導体基板から前記第１半導体基板を剥離することと、を含む、請求項２に記載の基板処理方法。
5. 前記積層基板は、前記デバイス基板と前記支持基板を接合する第２無機層を含み、
   前記デバイス基板から前記支持基板を分離することは、前記支持基板を介して前記第２無機層にレーザー光線を照射することで前記第２無機層に第２改質層を形成することと、前記第２改質層を起点に前記デバイス基板から前記支持基板を剥離することと、を含む、請求項１～４のいずれか１項に記載の基板処理方法。
6. 前記積層基板は、前記支持基板として、前記デバイスを基準として前記下地基板とは反対側から前記デバイス基板を静電吸着する第２静電キャリアを含み、
   前記デバイス基板から前記支持基板を分離することは、前記第２静電キャリアによる前記デバイス基板の吸着を解除することを含む、請求項１～４のいずれか１項に記載の基板処理方法。
7. 前記ダイシングすることは、前記デバイス基板に対して前記第１静電キャリアとは反対側からレーザー光線またはプラズマを照射することで前記デバイス基板を切断することを含む、請求項１～４のいずれか１項に記載の基板処理方法。
8. 前記第１静電キャリアは、前記チップごとに個別に前記チップを静電吸着する複数の電極を有する、請求項１～４のいずれか１項に記載の基板処理方法。
9. 前記第１静電キャリアは、導電性基板と絶縁膜とを有し、前記絶縁膜を基準として前記導電性基板とは反対側に前記チップを静電吸着し、
   前記導電性基板は、前記チップごとに１つ以上の貫通孔を有する、請求項１～４のいずれか１項に記載の基板処理方法。
10. 前記ダイシングすることの後に、前記第１静電キャリアから、前記チップごとに個別に前記チップをピックアップすることを有する、請求項８に記載の基板処理方法。
11. 下地基板と前記下地基板の上に形成された複数のデバイスとを有するデバイス基板と、前記デバイスを基準として前記下地基板とは反対側から前記デバイス基板を支持する支持基板と、を含む、積層基板を搬送する搬送装置と、
    前記支持基板で支持されている前記デバイス基板を、前記支持基板とは反対側から第１静電キャリアで静電吸着する積層装置と、
    前記第１静電キャリアで静電吸着されている前記デバイス基板から、前記支持基板を分離する分離装置と、
    前記支持基板から分離した前記デバイス基板を、前記第１静電キャリアに静電吸着した状態で、前記デバイスごとに、複数のチップにダイシングするダイシング装置と、
    を備える、基板処理装置。
12. 前記デバイス基板を前記第１静電キャリアで静電吸着する前に、前記デバイス基板を前記支持基板で支持した状態で、前記デバイス基板の前記下地基板を薄化する薄化装置を備える、請求項１１に記載の基板処理装置。
13. 前記薄化装置は、前記下地基板を研削する研削装置を有する、請求項１２に記載の基板処理装置。
14. 前記下地基板は第１半導体基板と第１無機層と第２半導体基板とをこの順番で含み、前記デバイスは前記第２半導体基板の上に形成され、
    前記薄化装置は、前記第１半導体基板を介して前記第１無機層にレーザー光線を照射することで前記第１無機層に第１改質層を形成する第１レーザー加工装置と、前記第１改質層を起点に前記第２半導体基板から前記第１半導体基板を剥離する第１剥離装置と、を有する、請求項１２に記載の基板処理装置。
15. 前記積層基板は、前記デバイス基板と前記支持基板を接合する第２無機層を含み、
    前記分離装置は、前記支持基板を介して前記第２無機層にレーザー光線を照射することで前記第２無機層に第２改質層を形成する第２レーザー加工装置と、前記第２改質層を起点に前記デバイス基板から前記支持基板を剥離する第２剥離装置と、を含む、請求項１１～１４のいずれか１項に記載の基板処理装置。
16. 前記積層基板は、前記支持基板として、前記デバイスを基準として前記下地基板とは反対側から前記デバイス基板を静電吸着する第２静電キャリアを含み、
    前記分離装置は、前記第２静電キャリアによる前記デバイス基板の吸着を解除する制御を行なう吸着力制御部を有する、請求項１１～１４のいずれか１項に記載の基板処理装置。
17. 前記ダイシング装置は、前記デバイス基板に対して前記第１静電キャリアとは反対側からレーザー光線またはプラズマを照射することで前記デバイス基板を切断する、請求項１１～１４のいずれか１項に記載の基板処理装置。
18. 前記第１静電キャリアは、前記チップごとに個別に前記チップを静電吸着する複数の電極を有する、請求項１１～１４のいずれか１項に記載の基板処理装置。
19. 前記第１静電キャリアは、導電性基板と絶縁膜とを有し、前記絶縁膜を基準として前記導電性基板とは反対側に前記チップを静電吸着し、
    前記導電性基板は、前記チップごとに１つ以上の貫通孔を有する、請求項１１～１４のいずれか１項に記載の基板処理装置。

Images