JP4647228B2 - ウェーハの加工方法 - Google Patents

ウェーハの加工方法 Download PDF

Info

Publication number
JP4647228B2
JP4647228B2 JP2004108965A JP2004108965A JP4647228B2 JP 4647228 B2 JP4647228 B2 JP 4647228B2 JP 2004108965 A JP2004108965 A JP 2004108965A JP 2004108965 A JP2004108965 A JP 2004108965A JP 4647228 B2 JP4647228 B2 JP 4647228B2
Authority
JP
Japan
Prior art keywords
wafer
protective member
annular protective
grinding
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004108965A
Other languages
English (en)
Other versions
JP2005294623A (ja
Inventor
一尚 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2004108965A priority Critical patent/JP4647228B2/ja
Priority to DE102005014539.6A priority patent/DE102005014539B4/de
Priority to CNB2005100595959A priority patent/CN100536080C/zh
Priority to US11/092,756 priority patent/US7498239B2/en
Publication of JP2005294623A publication Critical patent/JP2005294623A/ja
Application granted granted Critical
Publication of JP4647228B2 publication Critical patent/JP4647228B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/068—Table-like supports for panels, sheets or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Description

本発明は、薄く形成されたウェーハの取り扱いを容易とするためのウェーハの加工方法に関するものである。
ＩＣ、ＬＳＩ等のデバイスが表面側に複数形成されたウェーハは、ダイシング装置等を用いて個々のデバイスに分割され、各種電子機器に組み込まれて広く使用されている。そして、電子機器の小型化、軽量化等を図るために、個々のデバイスに分割される前のウェーハは、裏面が研削され、その厚みが例えば１００μｍ〜５０μｍになるように形成される。
ところが、研削によりウェーハが薄くなると、剛性がなくなるために、その後の工程での取り扱いが困難となる。例えばプローブテストのために、ウェーハの裏面に金、銀、チタン等からなる金属膜を被覆することが困難となり、デバイスの電気的試験も困難となる。そこで、ウェーハの表面に支持体を接着させた状態で裏面の研削を行う手法も提案されている（例えば特許文献１、特許文献２参照）。
特開２００４−２２６３４号公報 特開２００３―２０９０８３号公報
しかしながら、ウェーハの表面に支持体を接着すると、後にその支持体を剥離する必要があり、剥離した後も表面に形成されたデバイスに接着剤が残存することがあるという問題があり、接着剤を完全に取り除くためには煩雑な作業を要し、この点においても取り扱いが困難となる。
本発明は、複数のデバイスが形成されたデバイス領域とデバイス領域を囲繞する外周余剰領域とから表面が構成されるウェーハの裏面を加工するウェーハの加工方法であって、外周余剰領域に環状保護部材を接合する保護部材接合工程と、環状保護部材が接合されたウェーハの表面側を研削装置のチャックテーブルにおいて保持して該ウェーハの裏面を研削する裏面研削工程と、環状保護部材の内周に沿ってウェーハを切断して外周余剰領域をデバイス領域から分離させる外周余剰領域分離工程と、ウェーハをデバイスごとに分割する分割工程とから少なくとも構成されることを特徴としている。
裏面研削工程では、ウェーハの外周余剰領域に接合された環状保護部材の内周側に環状保護部材と同じ厚みを有するとともに吸引用の貫通孔を備えているダミーウェーハを挿入した状態で、または、環状保護部材が接合されたウェーハの表面側を環状保護部材と同じ厚みを有するとともに環状保護部材と嵌合する形状の凸部を有する研削装置のチャックテーブルにおいて保持した状態で、ウェーハの裏面を研削することが望ましい。
保護部材接合工程においては、外周余剰領域と環状保護部材とをボンドレスの接合により一体とすることが望ましい。ボンドレスの接合には、陽極接合、成膜したＳｉＯ ２ をアニールしＯＨ基を介して行う接合、共有接合等がある。
裏面研削工程の後には、表面に環状保護部材が接合されたウェーハの裏面に膜を形成する膜形成工程と、デバイスのプローブテストを行うテスト工程とが遂行されることもある。
環状保護部材は、ガラス、シリコン、セラミックスのいずれかにより形成されることが望ましいが、これらに限定されるものではない。
本発明においては、ウェーハの表面の外周余剰領域に環状保護部材を接合し、その状態で表面側を保持して裏面を研磨することとしたため、表面のデバイス領域に接着剤等を付着させずに、かつデバイス領域を保護しながら研削を行うことができ、研削により薄くなったウェーハが環状保護部材と一体となったままの状態で後の工程が遂行されることにより、剛性がなくなったウェーハでも取り扱いが容易となる。そして、デバイス領域には何も接合されず、接着剤等も付着しないため、後に接着剤等を取り除くことも不要であり、この点でも後の取り扱いが容易となる。
また、環状保護部材がボンドレスの接合によりウェーハと一体化されるため、裏面に金属を被覆する際に、例えば３５０°Ｃ以上のような高温にさらされても十分に耐えることができ、金属膜の形成を円滑に行うことができる。ボンドレスの接合として、陽極接合、成膜したＳｉＯ ２ をアニールしＯＨ基を介して行う接合、共有接合のいずれかを用いることにより、ウェーハ及び環状保護部材の材料に合わせて適切な接合方法を選択できる。そして、ウェーハの裏面に金属膜を形成することができれば、その後のプローブテストも円滑に行うことができる。
更に、本発明に分割工程が含まれる場合は、環状保護部材及び外周余剰領域を除去してから分割工程を遂行してもよいが、環状保護部材及び外周余剰領域を除去しないで遂行することもでき、効率的である。
図１に示すウェーハＷの表面Ｗａには多数のデバイスＤが形成されており、デバイス間を仕切るストリートＳを縦横に切断することにより、個々のデバイスごとのチップとなる。ウェーハＷの表面Ｗａは、デバイスが形成されている領域であるデバイス領域１０と、デバイス領域を囲繞しデバイスが形成されていない外周余剰領域１１とから構成されている。
ウェーハＷを所望の厚みに形成するためには裏面を研削する必要があるが、その前に、図２に示すように、ウェーハＷの表面Ｗａにおける外周余剰領域１１に環状保護部材１２を接合し、図３及び図４に示すように、ウェーハＷと環状保護部材１２とが一体となった状態とする（保護部材接合工程）。環状保護部材１２の外径は、ウェーハＷの外径と等しくてもよいし、ウェーハＷの外径より２〜３ｍｍ大きくてもよい。ここでの接合は、接着剤を使用せずに（ボンドレスにより）、例えば、陽極接合、ＳＯＩ接合、共有接合等によって行う。接着剤を用いずに一体とするため、後に環状保護部材１２を剥離する必要もなく、接着剤が残存することもない。
陽極接合による場合は、例えば、ウェーハＷの表面Ｗａ及び環状保護部材１２の接合面を予め鏡面加工しておき、それらを重ね合わせ、圧着しながら２００°Ｃ〜３００°Ｃ程度に加熱し、ウェーハＷ側を陽極として環状保護部材１２との間に数百ボルトの高電圧を付加し、静電引力により界面で両者を化学結合させる。ウェーハＷの表面Ｗａは、必ずしも全面を鏡面加工する必要はなく、少なくとも環状保護部材１２が接合される外周余剰領域１１が鏡面加工されればよい。陽極接合による場合の環状保護部材１２としては、ガラス、セラミックスを用いることが可能である。また、環状保護部材１２としてシリコンを用いることもできる。この場合は、高温下では接合できないこともあるため、環状保護部材１２の接合面に低融点ガラスを塗布し、低融点ガラスを介してウェーハＷの外周余剰領域１１と環状保護部材１２とを陽極接合する。
ＳＯＩ接合による場合は、少なくともウェーハＷの外周余剰領域１１と環状保護部材１２の接合面とを予め鏡面加工すると共に、薄いＳｉＯ２を成膜し、数百°Ｃにてアニールを行うことにより、ＯＨ基を介して接合する。
共有接合による場合には、少なくともウェーハＷの外周余剰領域１１を鏡面加工すると共に、ウェーハＷと同素材の環状保護部材１２の接合面を鏡面加工し、両者を１０００°Ｃ程度で圧着する。
このようにしてウェーハＷと環状保護部材１２とが接合された後に、図５に示すように、ダミーウェーハ１３を環状保護部材１２の内周側に挿入する。ダミーウェーハ１３は、環状保護部材１２とほぼ同様の厚みを有しており、タック力を有するテープが表面に貼着されていることが好ましい。また、ダミーウェーハ１３には、図示の例のように、吸引用の貫通孔１４を備えていることが好ましい。
ダミーウェーハ１３が環状保護部材１２の内周側に挿入され貼着されると、図６に示す状態となる。この状態では、表面Ｗａのデバイス領域１０がダミーウェーハ１３によって保護されている。なお、図７において拡大して示すように、ウェーハＷの外周は、通常は断面が円弧状になるように面取りされている。
図６及び図７に示したように、外周余剰領域１１に環状保護部材１２が接合されると共にその内周側にダミーウェーハ１３が挿入されたウェーハＷは、例えば図８に示す研削装置２０において裏面Ｗｂが研削される。この研削装置２０は、ウェーハを保持するチャックテーブル２１と、チャックテーブル２１に保持されたウェーハを研削する研削手段２２と、研削手段２２を研削送りする送り手段２３とを備えている。
チャックテーブル２１は、移動基台２１０によって回転可能に支持されており、移動基台２１０がジャバラ２１１の伸縮を伴って水平方向に移動するのに伴い、チャックテーブル２１も同方向に移動する構成となっている。チャックテーブル２１に保持されたウェーハＷの裏面Ｗｂを研削する際には、移動基台２１０がジャバラ２１１の伸縮を伴って移動し、ウェーハＷを研削手段２２の直下に位置付ける。
研削手段２２には、垂直方向の軸心を有するスピンドル２２０と、スピンドル２２０に連結された駆動源２２１と、スピンドル２２０の下端に形成されたマウンタ２２２と、マウンタ２２２に固定された研削ホイール２２３とを備えており、研削ホイール２２３の下面には研削砥石２２４が固着されている。
送り手段２３は、垂直方向に配設されたガイドレール２３０及びボールネジ２３１と、ボールネジ２３１に連結された駆動源２３２と、ガイドレール２３０に摺動可能に係合すると共に内部のナットがボールネジ２３１に螺合した昇降板２３３とから構成されており、昇降板２３３には研削手段２２が固定されている。昇降板２３３は、駆動源２３２に駆動されてボールネジ２３１が回動するのに伴いガイドレール２３０にガイドされて昇降し、これに伴い研削手段２２も昇降する構成となっている。
ウェーハＷは、環状保護部材１２が接合されダミーウェーハ１３が挿入された表面側がチャックテーブル２１に保持され、移動基台２１０の移動により研削手段２２の直下に位置付けられる。そして、研削砥石２２４が回転しながら研削手段２２が下降することにより、研削砥石２２４がウェーハＷの裏面Ｗｂに接触して研削が行われ、ウェーハＷが所望の厚みに形成される（裏面研削工程）。研削時には、ウェーハＷの外周余剰領域１１は環状保護部材１２によって支持され、デバイス領域１０はダミーウェーハ１３によって保護される。
図９に示すように、研削により所望の厚みに形成されたウェーハＷは、外周が尖った状態となる。そして、図１０に示すように、ダミーウェーハ１３を取り外した後に、次の工程へと移る。
なお、図１１に示すように、研削装置のチャックテーブル２１ａが、吸引源に連通する吸引部２１ｂを含む凸部２１ｃを有し、凸部２１ｃの高さと環状保護部材１２の厚みとが等しい場合は、環状保護部材１２が凸部２１ｃに嵌合することにより、環状保護部材１２の上面と凸部２１ｃの上面とが面一となり、その面においてウェーハＷが支持された状態で研削が行われる。従ってこの場合は、ダミーウェーハは不要となる。
次に、ウェーハＷの裏面Ｗｂに、金、銀、チタン等からなる金属膜を被覆する（膜形成工程）。膜形成工程には、例えば図１２に示す減圧成膜装置３０を用いる。この減圧成膜装置３０においては、スパッタチャンバー３１の内部に静電式にてウェーハを保持する保持部３２が配設されており、その上方の対向する位置には励磁部材３３に支持された状態で金属からなるスパッタ源３４が配設されている。このスパッタ源３４には、高周波電源３５が連結されている。また、スパッタチャンバー３１の一方の側部には、スパッタガスを導入する導入口３６が設けられ、もう一方の側部には減圧源に連通する減圧口３７が設けられている。
環状保護部材１２側が保持部３２において静電式にて保持されることにより、ウェーハＷの裏面がスパッタ源３４に対向して保持される。そして、励磁部材３３によって磁化されたスパッタ源３４に高周波電源３５から４０ｋＨｚ程度の高周波電力をくわえ、減圧口３７からスパッタチャンバー３１の内部を１０−２Ｐａ〜１０−４Ｐａ程度に減圧して減圧環境にすると共に、導入口３６からアルゴンガスを導入してプラズマを発生させると、プラズマ中のアルゴンイオンがスパッタ源３４に衝突して粒子がはじき出されてウェーハＷの裏面に堆積し、図１３に示すように、ウェーハＷの裏面Ｗｂ側に金属膜４０が形成される（膜形成工程）。膜形成工程は、研削により薄くなったウェーハＷが環状保護部材１２と一体となったままの状態で遂行されるため、剛性がなくなったウェーハでも取り扱いが容易となる。また、環状保護部材とウェーハＷとはボンドレスで接合されているため、スパッタチャンバー３１の内部が高温となっても両者の接合状態は安定しているため、金属膜の形成を円滑に行うことができる。なお、膜形成工程には、蒸着やＣＶＤ等を用いても良い。また、膜形成工程においては、環状保護部材１２の内周側にダミーウェーハを挿入してもよいし、保持部３２を図１１に示したチャックテーブルと同様に凸部を有する形状にしてもよい。
次に、図１４に示すように、金属膜が形成された裏面側を保持テーブル５０において保持し、表面側のデバイスに対してプローブ５１を接触させることにより、各デバイスの電気的特性を試験する（テスト工程）。このとき、保持テーブル５０をアースに接続することにより、金属膜５０を介してウェーハＷをアースに接続する。テスト工程も、環状保護部材１２とウェーハＷとが一体となった状態で行われるため、取り扱いが容易であり、作業を円滑に行うことができる。
テスト工程終了後は、図１５に示すように、外周部にフレームＦが貼着されたテープＴの粘着面に、金属膜５０が形成されたウェーハＷの裏面Ｗｂ側を貼着し、ウェーハＷの表面Ｗａが露出した状態とする。そして、図１６に示すように、テープＴを介してフレームＦと一体となったウェーハＷを回転させると共に、高速回転する切削ブレード６０を、テープＴを切断しない程度に環状保護部材１２の内側に切り込ませることにより、環状保護部材１２の内周に沿ってウェーハＷを切削する。このように切削を行い、外周余剰領域１１及び環状保護部材１２を取り去ることにより、図１７に示すように、ウェーハＷのうち、外周余剰領域１１が分離され、デバイス領域１０のみがテープＴに貼着された状態でフレームＦと一体となる（外周余剰領域分離工程）。
次に、図１８に示すように、ウェーハＷをＸ軸方向に移動させると共に、高速回転する切削ブレード６０をウェーハＷのストリートに切り込ませて縦横に切削することにより、個々のデバイスに分割される。
なお、図１９に示すように、外周余剰領域１１及び環状保護部材１２も含めて縦横に切削するようにした場合は、外周余剰領域分離工程は必要とされない。そしてこの場合も、デバイス領域１０を構成するデバイスのみを後にピックアップすればよく、効率的である。
以上の説明においては、ほぼ円形のウェーハを加工する場合を例に挙げて説明したが、矩形のウェーハを加工する場合にも本発明を適用することができる。例えば図２０に示す矩形のウェーハＷ１を加工する場合は、保護部材接合工程では、矩形のデバイス領域７０を囲繞する外周余剰領域７１に、この形状に対応した環状保護部材７２を接合する。裏面研削工程、膜形成工程及びテスト工程は円形のウェーハの場合と同様に行われ、外周余剰領域分離工程が遂行される場合は、ウェーハＷ１をＸ軸方向に移動させながら、環状保護部材７２の内周に沿って直線上に切削を行い、ウェーハＷ１を９０度ずつ回転させながら同様に直線上に切削を行うと、外周余剰領域７１及び環状保護部材７２を取り去ることができる。外周余剰領域分離工程が遂行されない場合は、円形のウェーハの場合と同様に、外周余剰領域７１及び環状保護部材７２をデバイス領域７０と共に切削する。
本発明では、ウェーハの外周が環状保護部材により補強されるため、加工時にウェーハの取り扱いが容易となり、特に薄く形成されるウェーハの加工に利用することができる。
ウェーハの一例を示す斜視図である。 ウェーハ及び環状保護部材の一例を示す斜視図である。 環状保護部材が接合されたウェーハを示す斜視図である。 環状保護部材が接合されたウェーハを示す断面図である。 環状保護部材が接合されたウェーハ及びダミーウェーハを示す斜視図である。 ウェーハの接合された環状保護部材の内周側にダミーウェーハが収容された状態を示す断面図である。 図６の一部拡大断面図である。 研削装置の一例を示す斜視図である。 裏面研削後のウェーハ及びダミーウェーハを収容した環状保護部材を示す一部拡大断面図である。 環状保護部材からダミーウェーハを取り外す様子を示す一部拡大断面図である。 凸部を有するチャックテーブルにウェーハが保持された状態を示す一部拡大断面図である。 成膜装置の一例を示す断面図である。 裏面に金属膜が被覆されたウェーハ及び環状保護部材を示す一部拡大断面図である。 テスト工程の一例を示す斜視図である。 環状保護部材が接合され裏面に金属膜が形成されたウェーハがテープを介してフレームと一体となった状態を示す斜視図である。 外周余剰領域分離工程の一例を示す斜視図である。 外周余剰領域及び環状保護部材が除去されたウェーハがテープを介してフレームと一体となった状態を示す斜視図である。 分割工程の一例を示す斜視図である。 分割工程の別の例を示す斜視図である。 矩形のウェーハ及びそれに対応する環状保護部材を示す斜視図である。
符号の説明
Ｗ、Ｗ１：ウェーハ Ｗａ：表面 Ｗｂ：裏面 Ｄ：デバイス Ｓ：ストリート
１０：デバイス領域 １１：外周余剰領域 １２：環状保護部材
１３：ダミーウェーハ １４：貫通孔
２０：研削装置
２１：チャックテーブル
２１０：移動基台 ２１１：ジャバラ
２１ａ：チャックテーブル
２１ｂ：吸引部 ２１ｃ：凸部
２２：研削手段
２２０：スピンドル ２２１：駆動源 ２２２：マウンタ
２２３：研削ホイール ２２４：研削砥石
２３：送り手段
２３０：ガイドレール ２３１：ボールネジ ２３２：駆動源 ２３３：昇降板
３０：減圧成膜装置
３１：スパッタチャンバー ３２：保持部 ３３：励磁部材 ３４：スパッタ源
３５：高周波電源 ３６：導入口 ３７：減圧口
４０：金属膜
５０：保持テーブル ５１：プローブ
６０：切削ブレード

Claims (7)

  1. 複数のデバイスが形成されたデバイス領域と該デバイス領域を囲繞する外周余剰領域とから表面が構成されるウェーハの裏面を加工するウェーハの加工方法であって、
    該外周余剰領域に環状保護部材を接合する保護部材接合工程と、
    該環状保護部材が接合されたウェーハの表面側を研削装置のチャックテーブルにおいて保持して該ウェーハの裏面を研削する裏面研削工程と、
    該環状保護部材の内周に沿って該ウェーハを切断して該外周余剰領域を該デバイス領域から分離させる外周余剰領域分離工程と、
    ウェーハをデバイスごとに分割する分割工程と
    から少なくとも構成されるウェーハの加工方法。
  2. 前記裏面研削工程では、前記ウェーハの外周余剰領域に接合された環状保護部材の内周側に該環状保護部材と同じ厚みを有するとともに吸引用の貫通孔を備えているダミーウェーハを挿入した状態で、該ウェーハの裏面を研削する請求項１に記載のウェーハの加工方法。
  3. 前記裏面研削工程では、前記環状保護部材が接合されたウェーハの表面側を、該環状保護部材と同じ厚みを有するとともに該環状保護部材と嵌合する形状の凸部を有する研削装置のチャックテーブルにおいて保持した状態で、該ウェーハの裏面を研削する請求項１に記載のウェーハの加工方法。
  4. 前記保護部材接合工程においては、前記外周余剰領域と前記環状保護部材とをボンドレスの接合により一体とする請求項１、２または３に記載のウェーハの加工方法。
  5. 前記ボンドレスの接合とは、陽極接合、成膜したＳｉＯ ２ をアニールしＯＨ基を介して行う接合、共有接合のいずれかである請求項４に記載のウェーハの加工方法。
  6. 前記裏面研削工程の後に、表面に環状保護部材が接合されたウェーハの裏面に膜を形成する膜形成工程と、前記デバイスのプローブテストを行うテスト工程とが遂行される請求項１、２、３、４または５に記載のウェーハの加工方法。
  7. 保護部材は、ガラス、シリコン、セラミックスのいずれかにより形成される請求項１、２、３、４、５または６に記載のウェーハの加工方法。
JP2004108965A 2004-04-01 2004-04-01 ウェーハの加工方法 Expired - Lifetime JP4647228B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004108965A JP4647228B2 (ja) 2004-04-01 2004-04-01 ウェーハの加工方法
DE102005014539.6A DE102005014539B4 (de) 2004-04-01 2005-03-30 Waferverarbeitungsverfahren
CNB2005100595959A CN100536080C (zh) 2004-04-01 2005-03-30 晶片的加工方法
US11/092,756 US7498239B2 (en) 2004-04-01 2005-03-30 Wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004108965A JP4647228B2 (ja) 2004-04-01 2004-04-01 ウェーハの加工方法

Publications (2)

Publication Number Publication Date
JP2005294623A JP2005294623A (ja) 2005-10-20
JP4647228B2 true JP4647228B2 (ja) 2011-03-09

Family

ID=35050041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004108965A Expired - Lifetime JP4647228B2 (ja) 2004-04-01 2004-04-01 ウェーハの加工方法

Country Status (4)

Country Link
US (1) US7498239B2 (ja)
JP (1) JP4647228B2 (ja)
CN (1) CN100536080C (ja)
DE (1) DE102005014539B4 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
JP2007266352A (ja) * 2006-03-29 2007-10-11 Disco Abrasive Syst Ltd ウエーハの加工方法
JP4698519B2 (ja) * 2006-07-31 2011-06-08 日東電工株式会社 半導体ウエハマウント装置
JP4986568B2 (ja) * 2006-10-11 2012-07-25 株式会社ディスコ ウエーハの研削加工方法
JP4927582B2 (ja) * 2007-02-07 2012-05-09 株式会社ディスコ ウエーハの裏面に装着された接着フィルムの破断方法
JP2008283025A (ja) * 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5146056B2 (ja) * 2008-03-31 2013-02-20 富士電機株式会社 半導体装置の製造方法および半導体装置の支持装置
JP5068705B2 (ja) * 2008-07-03 2012-11-07 株式会社ディスコ 加工装置のチャックテーブル
KR101027858B1 (ko) * 2009-01-13 2011-04-07 도레이첨단소재 주식회사 반도체 박막 웨이퍼 가공용 웨이퍼 서포트 점착필름
JP5340841B2 (ja) * 2009-07-21 2013-11-13 株式会社ディスコ 切削装置
JP5378932B2 (ja) * 2009-09-29 2013-12-25 株式会社ディスコ 被研削物の研削方法
FR2953988B1 (fr) * 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
JP5813289B2 (ja) * 2010-02-02 2015-11-17 信越ポリマー株式会社 半導体ウェーハの加工方法
JP2012156292A (ja) * 2011-01-26 2012-08-16 Seiko Epson Corp 基板の加工方法
US8753460B2 (en) 2011-01-28 2014-06-17 International Business Machines Corporation Reduction of edge chipping during wafer handling
JP5706258B2 (ja) * 2011-07-08 2015-04-22 株式会社東京精密 ウェハの電気特性検査方法
JP5687647B2 (ja) * 2012-03-14 2015-03-18 株式会社東芝 半導体装置の製造方法、半導体製造装置
JP2013197511A (ja) * 2012-03-22 2013-09-30 Toshiba Corp サポート基板、半導体装置の製造方法、半導体装置の検査方法
JP5822768B2 (ja) * 2012-03-22 2015-11-24 信越ポリマー株式会社 半導体ウェーハ用治具の剥離装置及び半導体ウェーハ用治具の剥離方法
JP5950644B2 (ja) * 2012-03-22 2016-07-13 信越ポリマー株式会社 半導体ウェーハの取り扱い方法
JP5738815B2 (ja) * 2012-09-13 2015-06-24 株式会社東芝 半導体装置の製造方法及び半導体製造装置
JP2014093420A (ja) * 2012-11-02 2014-05-19 Toyota Motor Corp ウェハを支持ディスクに接着する治具、および、それを用いた半導体装置の製造方法
JP6078376B2 (ja) * 2013-02-22 2017-02-08 株式会社ディスコ ウエーハの加工方法
JP6033116B2 (ja) * 2013-02-22 2016-11-30 株式会社ディスコ 積層ウェーハの加工方法および粘着シート
JP6021687B2 (ja) * 2013-02-25 2016-11-09 株式会社ディスコ 積層ウェーハの加工方法
JP6061731B2 (ja) * 2013-03-01 2017-01-18 株式会社ディスコ 表面保護部材及びウエーハの加工方法
CN105161438B (zh) * 2015-07-16 2017-11-24 北京工业大学 一种大尺寸磨削晶圆厚度测量夹具
CN105215848A (zh) * 2015-10-19 2016-01-06 济南大学 一种圆盘端面强化加工专用夹具及方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JP7154686B2 (ja) * 2018-06-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7175560B2 (ja) * 2018-09-06 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP2020077681A (ja) * 2018-11-06 2020-05-21 株式会社ディスコ ウェーハの加工方法
JP7199786B2 (ja) * 2018-11-06 2023-01-06 株式会社ディスコ ウェーハの加工方法
JP7251898B2 (ja) * 2018-12-06 2023-04-04 株式会社ディスコ ウェーハの加工方法
JP7246825B2 (ja) * 2018-12-06 2023-03-28 株式会社ディスコ ウェーハの加工方法
JP7224719B2 (ja) * 2019-01-17 2023-02-20 株式会社ディスコ ウェーハの加工方法
JP7229636B2 (ja) * 2019-01-17 2023-02-28 株式会社ディスコ ウェーハの加工方法
JP7282453B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282452B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7277019B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP7282455B2 (ja) * 2019-03-05 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7313767B2 (ja) * 2019-04-10 2023-07-25 株式会社ディスコ ウェーハの加工方法
JP2020174100A (ja) * 2019-04-10 2020-10-22 株式会社ディスコ ウェーハの加工方法
DE102020206233B3 (de) * 2020-05-18 2021-08-12 Disco Corporation Verfahren zum herstellen eines substrats und system zum herstellen eines substrats
CN114434242B (zh) * 2022-02-21 2023-02-17 无锡芯坤电子科技有限公司 一种晶圆打磨设备及其使用方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196404A (ja) * 2000-01-11 2001-07-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2001351890A (ja) * 2000-06-08 2001-12-21 Disco Abrasive Syst Ltd チップの研削方法
JP2002050771A (ja) * 2000-08-01 2002-02-15 Toyota Central Res & Dev Lab Inc 集積化センサ
JP2002299196A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体製造用基板
JP2003332271A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体ウエハおよび半導体装置の製造方法
WO2004001819A1 (ja) * 2002-06-25 2003-12-31 Sanken Electric Co., Ltd. 半導体素子の製造方法およびリング状補強部材
JP2004079951A (ja) * 2002-08-22 2004-03-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10301245A1 (de) * 2003-01-15 2004-07-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
JP2004288725A (ja) * 2003-03-19 2004-10-14 Citizen Watch Co Ltd 半導体装置の製造方法，この製造方法に用いるシール部材及びこのシール部材の供給装置
DE102004018250A1 (de) * 2004-04-15 2005-11-03 Infineon Technologies Ag Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360001B2 (ja) * 1996-10-30 2002-12-24 芝浦メカトロニクス株式会社 処理装置
US6284093B1 (en) * 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
JP3114643B2 (ja) * 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
JP3423186B2 (ja) * 1997-04-09 2003-07-07 東京エレクトロン株式会社 処理方法
JP4274594B2 (ja) * 1997-12-26 2009-06-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の構造およびその製造方法
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
JP4687838B2 (ja) * 2000-04-04 2011-05-25 株式会社ディスコ 半導体チップの製造方法
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
US6391787B1 (en) * 2000-10-13 2002-05-21 Lam Research Corporation Stepped upper electrode for plasma processing uniformity
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP3667241B2 (ja) * 2001-03-09 2005-07-06 松下電器産業株式会社 ボンディング方法および装置
JP2003197581A (ja) * 2001-10-18 2003-07-11 Fujitsu Ltd 板状物支持部材及びその使用方法
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP3787526B2 (ja) 2002-01-15 2006-06-21 積水化学工業株式会社 Ｉｃチップの製造方法
WO2003077297A1 (fr) * 2002-03-14 2003-09-18 Disco Corporation Procede de meulage de la surface arriere d'une plaquette semi-conductrice
KR20040094390A (ko) * 2002-04-11 2004-11-09 세키스이가가쿠 고교가부시키가이샤 반도체 칩의 제조 방법
JP2004022634A (ja) 2002-06-13 2004-01-22 Sekisui Chem Co Ltd ウエハ支持体及び半導体ウエハの製造方法
US6828217B2 (en) * 2002-10-31 2004-12-07 Northrop Grumman Corporation Dicing process for GAAS/INP and other semiconductor materials
KR101180497B1 (ko) * 2002-11-29 2012-09-06 안드레아스 야콥 중간층 및 지지층을 갖는 웨이퍼 및 웨이퍼를 처리하기위한 방법 및 장치
EP1458019A3 (de) * 2003-03-13 2005-12-28 VenTec Gesellschaft für Venturekapital und Unternehmensberatung Mobiler transportabler elektrostatischer Substrathalter
JP4554901B2 (ja) * 2003-08-12 2010-09-29 株式会社ディスコ ウエーハの加工方法
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
JP4447280B2 (ja) * 2003-10-16 2010-04-07 リンテック株式会社 表面保護用シートおよび半導体ウエハの研削方法
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
JP4961183B2 (ja) * 2006-09-26 2012-06-27 株式会社ディスコ 半導体ウェーハの加工方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196404A (ja) * 2000-01-11 2001-07-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2001351890A (ja) * 2000-06-08 2001-12-21 Disco Abrasive Syst Ltd チップの研削方法
JP2002050771A (ja) * 2000-08-01 2002-02-15 Toyota Central Res & Dev Lab Inc 集積化センサ
JP2002299196A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体製造用基板
JP2003332271A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体ウエハおよび半導体装置の製造方法
WO2004001819A1 (ja) * 2002-06-25 2003-12-31 Sanken Electric Co., Ltd. 半導体素子の製造方法およびリング状補強部材
JP2004079951A (ja) * 2002-08-22 2004-03-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10301245A1 (de) * 2003-01-15 2004-07-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
JP2004288725A (ja) * 2003-03-19 2004-10-14 Citizen Watch Co Ltd 半導体装置の製造方法，この製造方法に用いるシール部材及びこのシール部材の供給装置
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
DE102004018250A1 (de) * 2004-04-15 2005-11-03 Infineon Technologies Ag Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US7498239B2 (en) 2009-03-03
CN1677623A (zh) 2005-10-05
DE102005014539A1 (de) 2005-10-27
JP2005294623A (ja) 2005-10-20
US20050221584A1 (en) 2005-10-06
DE102005014539B4 (de) 2017-02-09
CN100536080C (zh) 2009-09-02

Similar Documents

Publication Publication Date Title
JP4647228B2 (ja) ウェーハの加工方法
JP4462997B2 (ja) ウェーハの加工方法
JP5613793B2 (ja) ウェーハの加工方法
JP5390740B2 (ja) ウェーハの加工方法
EP2575163B1 (en) Improved debonding equipment and methods for debonding temporary bonded wafers
JP4791772B2 (ja) ウェーハの加工方法
KR101255919B1 (ko) 웨이퍼 접합 장치 및 웨이퍼 접합 방법
JP5048379B2 (ja) ウェーハの加工方法
JP2007150048A (ja) ウェーハの分割方法
CN106611717A (zh) 处理工件的工艺和为该工艺设计的装置
JP2010177430A (ja) ウエーハの処理方法
JP4416108B2 (ja) 半導体ウェーハの製造方法
JP4749849B2 (ja) ウェーハの分割方法
CN108015650B (zh) 晶片的加工方法
JP4637692B2 (ja) 粘着フィルム貼着装置
TW200410304A (en) Process for manufacturing thin semiconductor chip
JP2007287796A (ja) ウェーハの加工方法
JP2013219245A (ja) 半導体装置の製造方法
JP2004186430A (ja) 半導体ウェーハの加工方法
KR20050030630A (ko) 반도체 웨이퍼의 제조 방법
JP2007220693A (ja) ウェハの転写方法
CN108231577B (zh) 晶片的制造方法
JP2009010179A (ja) ウェーハの加工方法
US11456213B2 (en) Processing method of wafer
TW201843722A (zh) 加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4647228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250