JP2004186430A - 半導体ウェーハの加工方法 - Google Patents

半導体ウェーハの加工方法 Download PDF

Info

Publication number
JP2004186430A
JP2004186430A JP2002351579A JP2002351579A JP2004186430A JP 2004186430 A JP2004186430 A JP 2004186430A JP 2002351579 A JP2002351579 A JP 2002351579A JP 2002351579 A JP2002351579 A JP 2002351579A JP 2004186430 A JP2004186430 A JP 2004186430A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
back surface
processing
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002351579A
Other languages
English (en)
Inventor
Kazunao Arai
一尚 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Abrasive Systems KK
Original Assignee
Disco Abrasive Systems KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems KK filed Critical Disco Abrasive Systems KK
Priority to JP2002351579A priority Critical patent/JP2004186430A/ja
Publication of JP2004186430A publication Critical patent/JP2004186430A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】裏面に金属膜が形成される半導体ウェーハの加工において、割れや反りが生じるのを防止し、電気的テストを円滑に行う。
【解決手段】表面に回路が複数形成された半導体ウェーハを個々の回路ごとの半導体チップに分割する半導体ウェーハの加工方法であって、半導体ウェーハWの表面に保護部材を被覆し、半導体ウェーハWの裏面を研削して所定の厚さに形成する薄加工工程と、裏面に金属膜を形成するメタライゼーション工程と、金属膜が形成された裏面をダイシングフレームFと一体となったダイシングテープTに貼着し、表面から保護部材を取り除いて半導体ウェーハWの表面を露出させる移し替え工程と、半導体ウェーハWがダイシングテープTに貼着された状態で、金属膜をアースに接続し、表面に形成された個々の回路の電気的テストを行うテスティング工程と、半導体ウェーハWを個々の半導体チップに分割する分割工程とから少なくとも構成される半導体ウェーハの加工方法を提供する。
【選択図】 図10

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウェーハの裏面に金属膜を形成し、表面に形成された回路のテストを行い、個々の回路ごとに半導体チップに分割する方法に関する。
【0002】
【従来の技術】
表面に集積回路が複数形成された半導体ウェーハは、裏面の研削により所定の厚さに形成された後にダイシングされ、個々の回路ごとの半導体チップに分割されるが、近年は、各種電子機器の軽量化、薄型化、小型化を図るために、半導体ウェーハを極めて薄く、例えば厚さを100μm以下に形成することが求められている。
【0003】
ところが、上記のように薄く形成された半導体ウェーハは、加工の過程において割れや反りが生じやすいことから、そのような弊害が生じるのを回避するための技術も提案されている(例えば特許文献1、特許文献2参照)。
【0004】
【特許文献1】
特開平10−92778号公報
【特許文献2】
特開2002−270676号公報
【0005】
また、特許願2002年第240578号の明細書においては、半導体ウェーハの裏面を研磨等して薄加工する際に、支持基板を用いて半導体ウェーハの表面側を支持する技術も提案されている。
【0006】
【発明が解決しようとする課題】
しかしながら、裏面に金属膜が形成される半導体ウェーハについて、ダイシング前に個々の回路の電気的テストを行う場合には、半導体ウェーハの表面から支持基板を外し、半導体ウェーハを裸にして裏面をアースに接続し、表面に信号を加えるため、半導体ウェーハの厚さが例えば100μm〜15μmというように極めて薄くなっていると、半導体ウェーハに反りが生じてテストを円滑に行うことができないという問題がある。
【0007】
また、電気的テストが終了した後にダイシングを行うために、薄くなった半導体ウェーハをダイシングフレームと一体となったダイシングテープに貼着する際にも半導体ウェーハに割れが生じるおそれがある。
【0008】
更に、薄くなった半導体ウェーハの裏面に金属膜を形成する際には、成膜装置に搬送する際に半導体ウェーハが損傷するおそれがあり、成膜装置として減圧成膜装置を用いる場合には、半導体ウェーハを静電チャックによっては十分に保持することができず、外周側が浮き上がって金属膜の仕上がり厚さが均一にならないという問題も生じる。
【0009】
このように、裏面に金属膜が形成される半導体ウェーハの加工においては、割れや反りが生じるのを防止し、電気的テストを円滑に行うことに課題を有している。
【0010】
【課題を解決するための手段】
上記課題を解決するための具体的手段として本発明は、表面に回路が複数形成された半導体ウェーハを個々の回路ごとの半導体チップに分割する半導体ウェーハの加工方法であって、半導体ウェーハの表面に保護部材を被覆し、半導体ウェーハの裏面を研削して所定の厚さに形成する薄加工工程と、裏面に金属膜を形成するメタライゼーション工程と、金属膜が形成された裏面をダイシングテープに貼着して半導体ウェーハをダイシングフレームに移し替え、半導体ウェーハの表面から保護部材を取り除いて半導体ウェーハの表面を露出させる移し替え工程と、半導体ウェーハがダイシングテープに貼着された状態で、金属膜をアースに接続し、表面に形成された個々の回路の電気的テストを行うテスティング工程と、半導体ウェーハを個々の半導体チップに分割する分割工程とから少なくとも構成される半導体ウェーハの加工方法を提供する。
【0011】
そしてこの半導体ウェーハの加工方法は、保護部材が粘着剤を介して半導体ウェーハの表面に固着されるガラス基板であり、薄加工工程においては、ガラス基板に支持された状態で半導体ウェーハの裏面が研削され、メタライゼーション工程においては、ガラス基板に支持された状態で半導体ウェーハの裏面に金属膜が形成され、移し替え工程においては、半導体ウェーハの表面からガラス基板が取り除かれること、粘着剤は、外的刺激によって粘着力が低下する両面テープであり、移し替え工程において半導体ウェーハの表面からガラス基板を取り除く際には外的刺激により粘着力が低下していること、薄加工工程においては、半導体ウェーハの厚さが100μm〜15μmになるように加工されること、個々の半導体チップはパワートランジスタであること、分割工程の後に個々の半導体チップをダイシングテープからピックアップして電極フレームにダイボンディングするダイボンディング工程が含まれることを付加的要件とする。
【0012】
このように構成される半導体ウェーハの加工方法によれば、移し替え工程においてダイシングフレームと一体となったダイシングテープに半導体ウェーハを貼着して移し替えた後にテスティング工程を遂行するようにしたことにより、テスティングの際に半導体ウェーハに反りが生じることがないため、テストを円滑に行うことができると共に、割れが生じることもない。
【0013】
また、ガラス基板のような剛性の高い支持部材によって半導体ウェーハが支持されるため、移し替え工程までの過程において半導体ウェーハが損傷することがない。
【0014】
更に、メタライゼーション工程において半導体ウェーハがガラス基板によって保護されていることにより、薄加工工程の後に半導体ウェーハが薄くなっていても反りが生じることがなく平坦な状態で金属膜が形成されるため、均一厚さの金属膜を形成することができる。
【0015】
【発明の実施の形態】
本発明の実施の形態の一例として、図1に示す半導体ウェーハWを加工する方法について説明する。この半導体ウェーハWの表面には、所定の間隔を置いて複数のストリートSが格子状に形成されており、ストリートSによって区画された多数の矩形領域には回路が形成されている。そして、ストリートSを縦横に切削することにより、各回路ごとに半導体チップCが形成される。
【0016】
この半導体ウェーハWを薄加工する前に、回路保護のために、表面に保護部材を被覆する。以下では保護部材として図2に示す支持基板10を用いる場合について説明する。
【0017】
この支持基板10は、厚さが100μm以下のように極めて薄くなった半導体ウェーハを湾曲させずに安定的に支持することができるように剛性の高い部材により構成され、例えばガラス基板を用いることができる。また、ガラスの他に、セラミックス、合金、金属、樹脂等を用いることもできる。ガラス基板を用いた場合には、その厚さは1mm〜3mm程度とすることが望ましい。
【0018】
支持基板10の支持面である表面10a及び裏面は平坦に形成され、図3に示すように、支持基板10の表面10aと半導体ウェーハWの表面とが対面するように、粘着剤によって両者を貼着して一体とすることにより、表面10aにおいて半導体ウェーハWを支持する。半導体ウェーハWは、この状態では、回路が形成されていない裏面が露出している。
【0019】
支持基板10としてガラス基板を用いた場合には、粘着剤として紫外線により粘着力が低下するタイプのものを使用すれば、ガラス基板を透過させて粘着剤に紫外線を照射することができるため、後に支持基板10と半導体ウェーハWとの剥離を容易に行うことができる。
【0020】
次に、上記のようにして支持基板10に支持された半導体ウェーハWの裏面を研削して薄加工を行う。薄加工には、例えば図4に示す研削装置20を使用することができる。
【0021】
研削装置20においては、基台21の端部から立設した壁部22の内側の面に一対のレール23が垂直方向に配設されており、レール23に沿って支持板24が昇降するのに伴って支持板24に取り付けられた薄加工手段である研削手段25が上下動するよう構成されている。また、基台21上には、ターンテーブル26が回転可能に配設され、更にターンテーブル26上には研削対象物を保持するチャックテーブル27が回転可能に複数配設されている。
【0022】
研削手段25においては、垂直方向の軸心を有するスピンドル28の先端にマウンタ29を介して研削ホイール30が装着されており、研削ホイール30の下面には研削砥石31が固着され、スピンドル28の回転に伴って研削砥石31が回転する構成となっている。
【0023】
支持基板10と一体化された半導体ウェーハWは、支持基板10の裏面がチャックテーブル27に保持されることにより支持され、ターンテーブル26の回転によって研削手段25の直下に位置付けられ、半導体ウェーハWの裏面が上を向いた状態で研削砥石31と対峙する。
【0024】
そして、研削砥石31が回転しながら研削手段25が下降して半導体ウェーハWの裏面に作用して押圧力が加えられることにより裏面が研削され、この研削を所定量行うことにより、裏面が所定量除去され、半導体ウェーハWが薄加工されて所望の厚さ、例えば100μm〜15μmの厚さに形成される(薄加工工程)。
【0025】
次に、適宜の膜形成装置を用いて、薄加工された半導体ウェーハWの裏面に金属膜を形成する。膜形成装置としては、PVD(Physical VaporDeposition)装置、CVD(Chemical Vapor Deposition)装置を用いることができる。以下では図5に示す減圧成膜装置40を使用する場合について説明する。
【0026】
この減圧成膜装置40においては、スパッタチャンバー41の内部に静電式にて板状物を保持する保持部42が配設されており、その上方の対向する位置には励磁部材43に支持されてスパッタ源44が配設されている。このスパッタ源44には、高周波電源47が連結されている。また、スパッタチャンバー41の一方の側部には、スパッタガスを導入する導入口45が設けられ、もう一方の側部には減圧源に連通する減圧口46が設けられている。そして、スパッタチャンバー41と励磁部材43とスパッタ源44と導入口45と減圧口46と高周波電源47とで膜形成手段48を構成している。
【0027】
半導体ウェーハWと一体となった支持基板10の裏面が保持部42に保持されることにより、半導体ウェーハWの裏面がスパッタ源44に対向して安定的に保持される。そして、励磁部材43によって磁化されたスパッタ源44に高周波電源47から40kHz程度の高周波電力をくわえ、減圧口46からスパッタチャンバー41の内部を10−2Pa〜10−4Pa程度に減圧して減圧環境にすると共に、導入口45からアルゴンガスを導入してプラズマを発生させると、プラズマ中のアルゴンイオンがスパッタ源44に衝突して粒子がはじき出されて半導体ウェーハWの裏面に堆積し、図6に示すように、金属膜50が形成される(メタライゼーション工程)。ここで堆積させる金属としては、チタン、金、銀等がある。
【0028】
上記のようにして行う金属膜の形成時には、スパッタチャンバー41の内部が真空に近い状態となり、保持部42において半導体ウェーハWを吸着することはできないため、静電式にて保持しているが、静電式の保持部42において薄くなった半導体ウェーハWを直接保持することとすると、吸着式に比べて保持力が弱いために、薄くなった半導体ウェーハWには反りが生じてしまう。
【0029】
しかし、反りが生じない剛性の高い支持基板10を介してこれと一体となった半導体ウェーハWを保持することができるため、薄加工によって厚さが100μm〜15μmほどに形成された半導体ウェーハであっても反りが生じることがない。従って、半導体ウェーハWの裏面に高精度に均一な膜を形成することができる。
【0030】
次に、図7に示すように、開口部を有するダイシングフレームFの裏面に貼着され当該開口部において粘着面が上を向いた状態のダイシングテープTの粘着面に、金属膜が形成された半導体ウェーハWの裏面を貼着する。そして、支持基板10を半導体ウェーハWから分離させて取り除くと、図8に示すように、回路が形成された表面が露出する(移し替え工程)。
【0031】
ここで、支持基板10と半導体ウェーハWとが外的刺激によって粘着力が低下する両面テープで固着されている場合は、支持基板10を分離させる前に粘着テープに外的刺激を与えて粘着力を低下させておけば、半導体ウェーハWからの分離を円滑に行うことができる。例えば、図9に示すように、支持基板10がガラス基板であり、両面テープ51の少なくとも半導体ウェーハW側の粘着面が紫外線硬化型の粘着剤により構成される場合は、ガラス基板である支持基板10を透過させて紫外線を照射すれば、半導体ウェーハWから円滑に剥離させることができる。
【0032】
支持基板10を半導体ウェーハWから分離させた後は、図10に示すように、ダイシングテープTを介してダイシングフレームFと一体となった半導体ウェーハWを支持テーブル52に載置する。そして、金属膜50が形成された裏面をアースに接続すると共に、テストの対象となる回路に端子53、54を接続して信号を流すことにより、半導体ウェーハWの表面に形成された回路のテストを行う(テスティング工程)。この際は、半導体ウェーハWはダイシングテープTに支持された状態となっているため、反りが生じることがなく、テストを円滑に行うことができると共に、割れが生じることもない。なお、ダイシングテープTに導電性がある場合はアースをダイシングテープTに直接接続すればよいが、一般的には絶縁体である場合が多く、その場合はダイシングテープTを貫通させてアースを金属膜50に接続する。
【0033】
テスティング工程が終了した後は、例えば図11に示すダイシング装置60を用いて半導体ウェーハWをストリートに沿ってダイシングし、個々の回路ごとの半導体チップに分割する。
【0034】
このダイシング装置60においては、ダイシングテープTを介してダイシングフレームFに保持された半導体ウェーハWがカセット61に複数収容される。
【0035】
そして、搬出入手段62が+Y方向に移動してその半導体ウェーハWが保持されたダイシングフレームFを挟持し、−Y方向に移動してから挟持を解除することにより、半導体ウェーハWを仮置き領域63に載置する。
【0036】
仮置き領域63に載置された半導体ウェーハWは、第一の搬送手段64に吸着され、旋回動によりチャックテーブル65の直上に位置付けられ、そこで吸着を解除することによりチャックテーブル65に載置される。
【0037】
チャックテーブル65は、ダイシング装置60の内部の吸引源(図示せず)に連通しており、その吸引力によって半導体ウェーハWを吸引保持し、X軸方向に移動可能となっている。
【0038】
チャックテーブル65のX軸方向の移動経路の上方には、アライメント手段66が配設されている。このアライメント手段66には、Y軸方向に移動可能な撮像手段67を備えており、チャックテーブル65の+X方向の移動及び撮像手段67のY軸方向の移動により半導体ウェーハWの表面を撮像し、予めメモリに記憶されたキーパターン画像と撮像した画像とのパターンマッチング処理を行うことにより切削すべきストリートを検出することができる。
【0039】
回転ブレード68を備えた切削手段69は、撮像手段67と一体に形成され、一体となってY軸方向に移動可能となっている。また、回転ブレード68は、撮像手段67とY座標が等しく、両者はX軸方向において一直線上に位置する。
【0040】
従って、アライメント手段66によって切削すべきストリートが検出されると、そのストリートと回転ブレード68とのY軸方向の位置合わせが自動的になされる。そして、半導体ウェーハWを保持するチャックテーブル65が更に+X方向に移動し、回転ブレード68が高速回転しながら切削手段69が下降して、検出されたストリートに切り込むことにより、当該ストリートが切削される。
【0041】
そして、チャックテーブル65をX軸方向に往復移動させると共に切削手段69をストリート間隔ずつ間欠的にY軸方向に割り出し送りしながら切削を行うと、同方向のすべてのストリートが切削される。
【0042】
更に、チャックテーブル65を90度回転させてから上記と同様に切削を行うと、すべてのストリートが切削されてダイシングされ、個々の半導体チップに分割される(分割工程)。個々の半導体チップは、例えば裏面に金属膜が形成されたパワートランジスタ等である。
【0043】
こうして形成された半導体チップは、保持テープTに貼着され半導体ウェーハWの外形が維持されたままの状態で第二の搬送手段70によって吸着されて洗浄手段71に搬送され、ここで洗浄により切削屑が除去された後に、第一の搬送手段64によって仮置き領域63に搬送されて載置され、搬出入手段62によってカセット61に収容される。
【0044】
こうして形成された半導体チップは、ダイシングフレームFと一体となり、半導体ウェーハWの外形を維持したままの状態でピックアップ装置に搬送される。そして、図12に示すように、コレット72を用いて半導体チップCを個々に吸着してピックアップを行い、電極フレームにダイボンディングする(ダイボンディング工程)。
【0045】
【発明の効果】
以上説明したように、本発明に係る半導体ウェーハの加工方法によれば、薄くなった半導体ウェーハは常に保護部材またはダイシングテープのいずれかに保持されていて裸になることがなく、移し替え工程においてダイシングフレームと一体となったダイシングテープに半導体ウェーハを貼着して移し替えた後にテスティング工程を遂行するようにしたことにより、テスティングの際に半導体ウェーハに反りが生じることがないため、テストを円滑に行うことができると共に、割れが生じることもない。
【0046】
また、ガラス基板のような剛性の高い支持部材によって半導体ウェーハが支持されるため、移し替え工程までの過程において半導体ウェーハが損傷することがない。
【0047】
更に、メタライゼーション工程において半導体ウェーハがガラス基板によって保護されていることにより、薄加工工程の後に半導体ウェーハが薄くなっていても反りが生じることがなく平坦な状態で金属膜が形成されるため、均一厚さの金属膜を形成することができる。
【図面の簡単な説明】
【図1】加工される半導体ウェーハの一例を示す斜視図である。
【図2】保護部材の一例を示す斜視図である。
【図3】同保護部材を半導体ウェーハの表面に被覆した状態を示す斜視図である。
【図4】研削装置の一例を示す斜視図である。
【図5】減圧成膜装置の一例を示す断面図である。
【図6】半導体ウェーハの裏面に形成された金属膜を示す断面図である。
【図7】移し替え工程を示す斜視図である。
【図8】移し替え工程によって保護部材が取り去られた状態を示す斜視図である。
【図9】粘着テープに紫外線を照射する様子を示す断面図である。
【図10】テスティング工程を示す斜視図である。
【図11】ダイシング工程の一例を示す斜視図である。
【図12】半導体チップをピックアップする様子を示す斜視図である。
【符号の説明】
W…半導体ウェーハ 10…支持基板
20…研削装置 21…基台 22…壁部
23…レール 24…支持板 25…研削手段
26…ターンテーブル 27…チャックテーブル
28…スピンドル 29…マウンタ
30…研削ホイール 31…研削砥石
40…減圧成膜装置 41…スパッタチャンバー
42…保持部 43…励磁部材
44…スパッタ源 45…導入口
46…減圧口 47…高周波電源
48…膜形成手段
50…金属膜 51…両面テープ
52…支持テーブル 53、54…端子
60…ダイシング装置 61…カセット
62…搬出入手段 63…仮置き領域
64…第一の搬送手段 65…チャックテーブル
66…アライメント手段 67…撮像手段
68…回転ブレード 69…切削手段
70…第二の搬送手段 71…洗浄手段
72…コレット

Claims (6)

  1. 表面に回路が複数形成された半導体ウェーハを個々の回路ごとの半導体チップに分割する半導体ウェーハの加工方法であって、
    半導体ウェーハの表面に保護部材を被覆し、該半導体ウェーハの裏面を研削して所定の厚さに形成する薄加工工程と、
    該裏面に金属膜を形成するメタライゼーション工程と、
    該金属膜が形成された裏面をダイシングテープに貼着して該半導体ウェーハをダイシングフレームに移し替え、該半導体ウェーハの表面から前記保護部材を取り除いて該半導体ウェーハの表面を露出させる移し替え工程と、
    該半導体ウェーハが該ダイシングテープに貼着された状態で、該金属膜をアースに接続し、該表面に形成された個々の回路の電気的テストを行うテスティング工程と、
    該半導体ウェーハを個々の半導体チップに分割する分割工程と
    から少なくとも構成される半導体ウェーハの加工方法。
  2. 保護部材は、粘着剤を介して半導体ウェーハの表面に固着されるガラス基板であり、
    薄加工工程においては、該ガラス基板に支持された状態で該半導体ウェーハの裏面が研削され、
    メタライゼーション工程においては、該ガラス基板に支持された状態で該半導体ウェーハの裏面に金属膜が形成され、
    移し替え工程においては、該半導体ウェーハの表面から該ガラス基板が取り除かれる請求項1に記載の半導体ウェーハの加工方法。
  3. 粘着剤は、外的刺激によって粘着力が低下する両面テープであり、移し替え工程において半導体ウェーハの表面からガラス基板を取り除く際には該外的刺激により該粘着力が低下している請求項2に記載の半導体ウェーハの加工方法。
  4. 薄加工工程においては、半導体ウェーハの厚さが100μm〜15μmになるように加工される請求項1、2または3に記載の半導体ウェーハの加工方法。
  5. 個々の半導体チップはパワートランジスタである請求項1、2、3または4に記載の半導体ウェーハの加工方法。
  6. 分割工程の後に個々の半導体チップをダイシングテープからピックアップして電極フレームにダイボンディングするダイボンディング工程が含まれる請求項1、2、3、4または5に記載の半導体ウェーハの加工方法。
JP2002351579A 2002-12-03 2002-12-03 半導体ウェーハの加工方法 Pending JP2004186430A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002351579A JP2004186430A (ja) 2002-12-03 2002-12-03 半導体ウェーハの加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002351579A JP2004186430A (ja) 2002-12-03 2002-12-03 半導体ウェーハの加工方法

Publications (1)

Publication Number Publication Date
JP2004186430A true JP2004186430A (ja) 2004-07-02

Family

ID=32753452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002351579A Pending JP2004186430A (ja) 2002-12-03 2002-12-03 半導体ウェーハの加工方法

Country Status (1)

Country Link
JP (1) JP2004186430A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005530A (ja) * 2005-06-23 2007-01-11 Lintec Corp チップ体の製造方法
JP2007150048A (ja) * 2005-11-29 2007-06-14 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2008294221A (ja) * 2007-05-24 2008-12-04 Oki Electric Ind Co Ltd 基板テーブル、及びチップの製造方法
JP2009010179A (ja) * 2007-06-28 2009-01-15 Disco Abrasive Syst Ltd ウェーハの加工方法
CN103325719A (zh) * 2012-03-22 2013-09-25 株式会社东芝 支撑基板、半导体装置的制造方法以及半导体装置的检查方法
JP2014103409A (ja) * 2010-08-23 2014-06-05 Tokyo Electron Ltd 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
CN104064509A (zh) * 2014-07-09 2014-09-24 浙江中纳晶微电子科技有限公司 晶圆暂时键合及分离的方法
CN115805474A (zh) * 2022-12-06 2023-03-17 安徽龙晟新材料股份有限公司 一种铬系耐磨钢球表面毛刺打磨装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005530A (ja) * 2005-06-23 2007-01-11 Lintec Corp チップ体の製造方法
JP4754278B2 (ja) * 2005-06-23 2011-08-24 リンテック株式会社 チップ体の製造方法
JP2007150048A (ja) * 2005-11-29 2007-06-14 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2008294221A (ja) * 2007-05-24 2008-12-04 Oki Electric Ind Co Ltd 基板テーブル、及びチップの製造方法
US8431440B2 (en) 2007-05-24 2013-04-30 Lapis Semiconductor Co., Ltd. Chip manufacturing method
JP2009010179A (ja) * 2007-06-28 2009-01-15 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2014103409A (ja) * 2010-08-23 2014-06-05 Tokyo Electron Ltd 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
CN103325719A (zh) * 2012-03-22 2013-09-25 株式会社东芝 支撑基板、半导体装置的制造方法以及半导体装置的检查方法
CN104064509A (zh) * 2014-07-09 2014-09-24 浙江中纳晶微电子科技有限公司 晶圆暂时键合及分离的方法
CN115805474A (zh) * 2022-12-06 2023-03-17 安徽龙晟新材料股份有限公司 一种铬系耐磨钢球表面毛刺打磨装置

Similar Documents

Publication Publication Date Title
JP7042944B2 (ja) 搬送装置、および基板処理システム
TW201437029A (zh) 剝離裝置、剝離系統及剝離方法
JP4416108B2 (ja) 半導体ウェーハの製造方法
JP7434463B2 (ja) 基板搬送システム、および基板搬送方法
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
JP2003243483A (ja) 板状物の搬送機構および搬送機構を備えたダイシング装置
TWI790395B (zh) 載板的去除方法
JP4447206B2 (ja) 半導体ウエーハ保護ユニット及び半導体ウエーハ処理方法
JP2004186430A (ja) 半導体ウェーハの加工方法
JP4373736B2 (ja) 加工装置のチャックテーブル
US20080044985A1 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
JP2003086543A (ja) 板状物の搬送機構および搬送機構を備えたダイシング装置
JP4589201B2 (ja) 基板の切削装置
KR20050030630A (ko) 반도체 웨이퍼의 제조 방법
TWI762698B (zh) 基板處理方法
JP2002353170A (ja) 半導体ウェーハの分離システム、分離方法及びダイシング装置
CN112005359A (zh) 基板处理系统和基板处理方法
JP2004356357A (ja) 切削方法
JP7118536B2 (ja) 被加工物の切削加工方法
WO2019208337A1 (ja) 基板処理システム、および基板処理方法
JP2002170872A (ja) 静電チャック
JP2019021674A (ja) 基板処理システム、および基板処理方法
JP2000195878A (ja) ウェーハ搬送・固定治具及び半導体装置の製造方法
TW202022945A (zh) 晶圓的加工方法
JP2020178102A (ja) リングフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081111