JP2002050771A

JP2002050771A - 集積化センサ

Info

Publication number: JP2002050771A
Application number: JP2000232666A
Authority: JP
Inventors: Tokuo Fujitsuka; 徳夫藤塚; Atsushi Tsukada; 厚志塚田; Kentarou Mizuno; 健太朗水野; Yoshiteru Omura; 義輝大村; Yutaka Nonomura; 裕野々村; Sanae Tokumitsu; 早苗徳光
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 2000-08-01
Filing date: 2000-08-01
Publication date: 2002-02-15
Anticipated expiration: 2020-08-01
Also published as: JP4396009B2

Abstract

(57)【要約】【課題】ワンチップ化の困難なセンサと信号処理回路
を集積化すること。【解決手段】（１１０）面を主面とする、隆起部１１
乃至１３を有するセンサ素子を形成したセンサ基板１０
０１と、（１００）面を主面とするＳＯＩ基板から形成
された、信号処理回路を有する活性層２２ｂと接合層２
２ａを有する回路基板１００２とを陽極接合により接合
する。接合層２２ａと隆起部１１とが陽極接合される
が、信号処理回路を有する活性層２２ｂには電圧が印加
されないので回路の破壊は生じない。センサ基板１００
１の端子部１３に金属膜１４を形成し、回路を有する活
性層２２ｂの所望の位置と電気的接続を行う。尚、図で
は示していないが、隆起部１１と接合層２２ａの一方に
パイレックス（登録商標）膜を形成することで、陽極接
合を行うことができるようになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＳＯＩ基板に信号
処理回路を形成した回路基板と、シリコン基板にセンサ
を形成したセンサ基板とを集積化した集積化センサに関
する。本発明は特にピエゾ抵抗を有する圧力センサに有
効である。

【０００２】

【従来の技術】従来、圧力センサとしては、（１００）
面を主面とするシリコン基板にダイアフラムを形成し、
拡散ゲージを作製するダイアフラム型圧力センサが知ら
れている。例えば特開平１０−３３２５０５号公報記載
のダイアフラム型圧力センサにおいては、信号処理回路
を有するチップはセンサ素子の形成されたチップとは別
々のチップとして作製され、それら両チップが同一パッ
ケージに収納されている（図４）。即ち、ダイアフラム
９１ａを有する拡散ゲージ型圧力センサ９１が、貫通孔
９２ａを有する台座９２にマウントされ、接着剤９６に
より母基板９３に配設されている。母基板９３は、開放
孔９３ａを有し、適切な回路パターン９４が設けられて
いる。一方、信号処理ＩＣチップ９８も同様にに接着剤
９６により母基板９３に配設されている。こうして、拡
散ゲージ型圧力センサ９１と信号処理ＩＣチップ９８の
電極が、ボンディングワイヤ９５で回路パターン９４に
接続されることにより、センサ及び信号処理回路が接続
される。こうして圧力導入孔９７ｂを有するカバー９７
を接着剤９６で固着させて、圧力導入孔９７ｂと、開放
孔９３ａとの圧力差を計測する圧力センサ９００とする
ものである。

【０００３】図４の圧力センサ９００は、拡散ゲージ型
圧力センサ９１と信号処理ＩＣチップ９８の２個の半導
体チップが必要である。また、拡散ゲージ型圧力センサ
９１は、ダイアフラム９１ａを有するため、構造強度が
低い。更に、図４では圧力導入孔９７ｂからの圧力を受
ける１の空間９７ａに拡散ゲージ型圧力センサ９１と信
号処理ＩＣチップ９８の２個の半導体チップを配置して
いるが、信号処理ＩＣチップ９８は、正常動作及び長期
信頼性を得るためには、本来被則定圧を受けるべきでは
ない。すると、正常動作及び長期信頼性を得るためには
図４の圧力センサ９００よりも更に特殊なパッケージが
必要とされることとなる。以上のように、信号処理ＩＣ
と圧力センサを同一基板（チップ）に作製することは困
難であり、且つ信号処理ＩＣの正常動作等のためには一
つの母基板に信号処理ＩＣチップと圧力センサチップを
マウントすることは問題があった。

【０００４】一方、図５のような、ピエゾ抵抗を用いた
圧縮型のセンサ９１０も知られている。（１１０）面を
主面とするシリコン基板９１１に、例えば＜００１＞方
向と＜１−１０＞方向（図５では負数は上棒を有する数
字で示している。）にゲージ９１２を設け、その上に力
伝達ブロック９１３を設ける。すると、力伝達ブロック
に図５上方から力が印加されると、＜００１＞方向と＜
１−１０＞方向でピエゾ抵抗が異なることとなる。よっ
て、図５のように、＜００１＞方向の２個のピエゾ抵抗
と＜１−１０＞方向の２個のピエゾ抵抗とで方形のフル
ブリッジを構成し各頂点を電極として１対の対角の頂点
に定電圧を印加すれば、残りの２頂点の電位差から力伝
達ブロック９１３にかかる力を求めることができる。こ
れは圧力センサとしても有効である。

【０００５】図５のような圧縮型のセンサ９１０は、ダ
イアフラム９１ａを有する拡散ゲージ型圧力センサ９１
に比して構造強度が強く、油圧測定のような高圧検出に
適している。また、ダイヤフラム９１ａは、例えば数μ
ｍ乃至数十μｍ程度に薄く形成する必要が有るが、拡散
ゲージ型圧力センサ９１のダイヤフラム９１ａ以外の部
分は全体のハンドリングのため数百μｍのものを使用す
ることが必要である。即ち、拡散ゲージ型圧力センサ９
１のダイヤフラム９１ａの形成には、極めて長時間のエ
ッチングが必須である。

【０００６】

【発明が解決しようとする課題】ところが図５のような
ピエゾ抵抗を利用した圧縮型の圧力センサ９１０は、２
つの方位で有効な圧電定数差を有する（１１０）面を主
面とするシリコン基板を用いる必要がある。一方、信号
処理回路は、ＣＭＯＳ形成プロセスにおける閾値電圧制
御や、作製後のキャリア移動度の高さから（１００）面
を主面とするシリコン基板を用いる必要がある。結果、
図５のようなピエゾ抵抗を利用した圧縮型の圧力センサ
９１０は、信号処理回路との一体化による集積化センサ
とすることは困難であった。

【０００７】本発明は上記の課題を解決するために成さ
れたものであり、その目的は構造強度の高い、センサと
信号処理回路とが一体となった集積化センサを提供する
ことである。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
め、請求項１に記載の発明は、ＳＯＩ基板から形成さ
れ、互いに絶縁された、信号処理回路を有する活性層と
その外周部の活性層とを有する回路基板と、基板上に、
物理量を電気信号として出力するようセンサ素子の形成
されたセンサ基板とを、陽極接合により接合したことを
特徴とする集積化センサである。ここでＳＯＩ基板と
は、Silicon On Insulator基板を指す。又、陽極接合と
は、ガラス膜等を介して２個のシリコン層を電圧印加及
び加熱して接合させることを言う。

【０００９】また、請求項２に記載の発明は、ＳＯＩ基
板から形成され、互いに絶縁された、信号処理回路を有
する活性層とその外周部の活性層とを有する回路基板
と、シリコン基板の（１００）面以外の面上に、物理量
を電気信号として出力するようセンサ素子の形成された
センサ基板とを、陽極接合により接合したことを特徴と
する集積化センサである。

【００１０】また、請求項３に記載の発明は、ＳＯＩ基
板から形成され、互いに絶縁された、信号処理回路を有
する活性層とその外周部の活性層とを有する回路基板
と、シリコン基板の（１１０）面上にピエゾ抵抗の形成
されたセンサ基板とを、陽極接合により接合したことを
特徴とする集積化センサである。

【００１１】また、請求項４に記載の発明は、ＳＯＩ基
板から形成された回路基板の、支持基板と活性層の信号
処理回路の所望の位置とを電気的に接続したことを特徴
とする集積化センサである。ここで支持基板とは、ＳＯ
Ｉ基板を構成する、活性層を絶縁層を介して形成する元
基板である。

【００１２】

【作用及び発明の効果】陽極接合前において、信号処理
回路とセンサ素子は、各々別の基板に形成される。よっ
て、各々に有利なシリコン基板を用いることができる。
陽極接合時においては、信号処理回路には電圧を印加す
ることなく、信号処理回路と絶縁された活性層とセンサ
基板が陽極接合されるので、信号処理回路が電圧により
破壊されることは無い。必要ならば、陽極接合後、その
内部が密閉となるよう、センサ基板と信号処理回路を有
するＳＯＩ基板とを形成することも容易である。これは
信号処理回路の保護のためのパッケージングが不要であ
ることを意味し、小型化及びコスト削減の効果を有す
る。また、陽極接合後のダイシングも可能であり、チッ
ピングの恐れや切削粉のセンサ素子や回路素子への混入
を防ぐことができ、歩留まりが高く、且つ信頼性の高い
集積化センサを製造することが可能となる。陽極接合は
バッチ処理が可能であるので、生産性は飛躍的に向上す
る（以上請求項１）。

【００１３】信号処理回路を形成するＳＯＩ基板の活性
層の主面には（１００）面を利用することが回路の動作
性及び信頼性の面で最も都合がよい。よって、センサ基
板が（１００）面以外の面を主面とするものについて、
本発明は特に有効である（請求項２）。更に、センサ基
板が（１１０）面を主面とする場合、特に有効である
（請求項３）。これらはいずれも集積化センサの高感度
化、高機能化に寄与するものである。

【００１４】ＳＯＩ基板から形成された回路基板の活性
層に形成された信号処理回路の一端子が、ＳＯＩ基板か
ら形成された回路基板の支持基板と電気的に接続されて
いるならば、支持基板を１の電極とすることができ、電
源供給或いは信号取り出しの面で有効である（請求項
４）。

【００１５】

【発明の実施の形態】以下、本発明の具体的な実施例を
例示する。尚、本発明は下記の実施例に限定されない。

【００１６】図１に、本発明の具体的な１実施例に係
る、圧縮型ピエゾ抵抗素子による圧力センサ素子の形成
されたセンサ基板１００１と、信号処理回路を形成した
活性層２２ｂを有するＳＯＩ回路基板１００２とを、陽
極接合することで形成される集積化センサ１０００の構
成を示す。図１（ａ）は、センサ基板１００１の隆起部
（１１乃至１３）を形成した面の平面図である。センサ
基板１００１は後に述べる工程により、（１１０）面を
主面とするｎ型シリコン基板１０の表面にｐ層を形成し
た後、エッチングにより必要部分残してｐ層を削り、隆
起部１１乃至１３を形成したものである。隆起部１１
は、正方形の枠状のピエゾ抵抗素子であり、その４辺は
＜００１＞、＜１−１０＞に平行な２辺ずつから形成さ
れている。４個の隆起部１２はリード部であり、正方形
の枠状のピエゾ抵抗素子（隆起部）１１の＜００１＞と
＜１−１０＞に平行な２辺により形成される４つの頂点
と、枠部中央付近に形成される４つの端子部（隆起部）
１３とを各々接続する。端子部１３表面にはハンダバン
プ又は金属膜１４を形成し、対応する回路基板１００２
上の端子と接続する。

【００１７】図１（ｃ）は、ＳＯＩ基板から形成された
回路基板１００２の平面図である。尚、信号処理回路を
有する活性層２２ｂ側から見た平面図とした。１の活性
層からトレンチエッチにより、信号処理回路を有する活
性層２２ｂと接合層となる活性層２２ａとが電気的に絶
縁される。図１（ｃ）のように、トレンチの底にはＳＯ
Ｉ基板の絶縁層(Insulator)２１が露出している。活性
層２２ｂの主面は（１００）面である。

【００１８】これらセンサ基板１００１と回路基板１０
０２とを図１（ｂ）の断面図のように接続する。図１
（ｂ）で丸く囲った部分は、後に述べるようにパイレッ
クスガラス膜を形成することとなる。こうして、パイレ
ックスガラス膜を介して、センサ基板１００１の枠状の
ピエゾ抵抗素子（隆起部）１１と、回路基板１００２の
同じく枠状の接合層（活性層）２２ａが陽極接合される
ことで、センサ基板のシリコン基板１０とピエゾ抵抗素
子（隆起部）１１、回路基板１００２の接合層（活性
層）２２ａと絶縁層２１とにより密閉構造を形成するこ
とができる。こうして、ピエゾ抵抗素子（隆起部）１１
と接続された４つの端子部１３が金属膜１４を介して、
活性層２２ｂに形成された信号処理回路に接続されれ
ば、集積化センサ１０００は、密閉された信号処理回路
を有する集積化センサとすることができる。また、集積
化センサ１０００は、主面が（１１０）のセンサ基板１
００１と主面が（１００）面であるＳＯＩ回路基板１０
０２とから構成され、センサと回路にそれぞれ適した基
板を用いることができる。

【００１９】ピエゾ抵抗素子１１を有するセンサ基板１
００１の製造方法の概略を、工程図（断面図）で図２に
示す。（１１０）面を主面とするｎ型シリコン基板１０
を用意する。例えば抵抗率１Ωcmのもので良い（図２の
（ａ））。ここにボロン(B)を拡散させ、抵抗率0.001Ω
cmのｐ型層１０ｐを形成する（図２の（ｂ））。電極と
なるアルミ(Al)膜１４を成膜及びパターニングにより形
成する（図２の（ｃ））。レジストを用いてｎ型シリコ
ン基板１０を3μmエッチングして、隆起部（ピエゾ抵抗
１１、リード部１２（図２には無い）、端子部１３）を
形成する。ピエゾ抵抗１１は一辺10μmのロの字型の枠
状とする（図２の（ｄ））。

【００２０】信号処理回路を有する回路基板１００２の
製造方法は、次のとおりである。（１００）面を主面と
する活性層を有するＳＯＩ基板にＣＭＯＳプロセスで信
号処理回路を形成した後、アンドープトシリケートグラ
ス(Undoped Silicate Glass,ＵＳＧ)をマスクとしてト
レンチエッチを行い、接合層となる活性層２２ａと信号
処理回路を有する活性層２２ｂとを絶縁分離する。

【００２１】図３に、パイレックスガラスを成膜して陽
極接合を行う様子の断面図を示す。図３の（ａ）は、セ
ンサ基板１００１の隆起部１１にパイレックスガラス膜
３１を形成した場合である。この時は、センサ基板１０
０１のシリコン基板１０を陰極に、回路基板１００２の
接合層２２ａを陽極とする。全体を300〜400℃に加熱
し、印加電圧は数百Vとする。

【００２２】図３の（ｂ）は、回路基板１００２の接合
層２２ａにパイレックスガラス膜３２を形成した場合で
ある。この時は、回路基板１００２の接合層２２ａを陰
極に、センサ基板１００１のシリコン基板１０を陽極に
接続する。

【００２３】図３の（ｃ）、（ｄ）、（ｅ）では信号処
理回路を有する活性層２２ｂの図示しない電極を、コン
タクト４０によりＳＯＩ基板の支持基板２０と電気的に
接続するものである。コンタクト４０の形成方法は、次
のとおりである。コンタクト４０の形成位置をＵＳＧを
マスクとして活性層２２ｂをトレンチエッチし、絶縁層
２１をフッ酸(HF)処理により支持基板２０面を露出させ
る。ここに低圧ＣＶＤにより、不純物ドープされたポリ
シリコン(poly-Si)を埋め込み、コンタクト４０とす
る。この後、上述と同様の方法でＣＭＯＳプロセスとＵ
ＳＧをマスクとしたトレンチエッチにより回路基板１０
０２を形成する。

【００２４】図３の（ｃ）は図３の（ａ）同様、センサ
基板１００１の隆起部１１にパイレックスガラス膜３１
を形成した場合である。この時は、センサ基板１００１
のシリコン基板１０を陰極に、回路基板１００２の接合
層２２ａを陽極とする。また、図３の（ｄ）は図３の
（ｂ）同様、回路基板１００２の接合層２２ａにパイレ
ックスガラス膜３２を形成した場合である。この時は、
回路基板１００２の接合層２２ａを陰極に、センサ基板
１００１のシリコン基板１０を陽極に接続する。図３の
（ｅ）は、陽極接合後を示したものであり、ＳＯＩ基板
の支持基板２０に電極形成可能であることを示したもの
である。

【００２５】このように、本発明を適用することで、密
閉構造内に信号処理回路を有する集積化センサを容易に
形成することができる。この際、センサ基板と回路基板
は異なる面方位を有するものを使用することができる。
また、回路基板にＳＯＩ基板を用いているので、信号処
理回路の形成された活性層と、接合層たる活性層の絶縁
分離が容易で、陽極接合の際に信号処理回路に高電圧が
印加されることは無く、回路特性の変化や回路の破壊を
防ぐことができる。また、密閉構造形成後にダイシング
することによりチッピング、切削粉の混入を防ぐことが
でき、歩留まりを高め、信頼性を向上させることができ
る。信号処理回路保護のためのパッケージが不要で、小
型化が可能となり、コスト削減の効果も有する。また、
チップサイズ自体も小型化できる。陽極接合はバッチ処
理可能であるので、生産性を向上させることができる。

【００２６】上記実施例では（１１０）面を主面とする
ｎ型シリコン基板にボロン(B)をドープして形成した圧
縮型のピエゾ抵抗素子を有するセンサ基板と（１００）
面を主面とする活性層を有するＳＯＩ基板から形成した
回路基板の陽極接合を示したが、本発明はこれに限定さ
れない。センサ基板、回路基板はそれぞれ任意の面方位
を有したものを使用して良く、センサはピエゾ抵抗素子
を有する圧力センサに限定されない。

【図面の簡単な説明】

【図１】本発明の具体的な実施例に係る集積化センサ１
０００の構成を示す、（ａ）センサ基板１００１の隆起
部（１１等）を形成した面の平面図、（ｂ）センサ基板
１００１と回路基板１００２の接合の様子を示す断面
図、（ｃ）回路基板１００２の活性層２２ａ、２２ｂ側
の平面図。

【図２】本発明の具体的な実施例に係るセンサ基板１０
０１の製造工程の概略を示す工程図（断面図）。

【図３】本発明の具体的な４つの実施例における、陽極
接合の様子を示す断面図（ａ〜ｄ）と、（ｄ）の場合に
おける陽極接合後の断面図（ｅ）。

【図４】従来のダイアフラム型圧力センサのパッケージ
ングを示す断面図。

【図５】従来のピエゾ抵抗を利用した圧縮型の圧力セン
サの概略を示す斜視図。

【符号の説明】

１０００集積化センサ１００１センサ基板１００２回路基板１０シリコン基板１１ピエゾ抵抗部（隆起部）１２リード部（隆起部）１３端子部（隆起部）１４金属膜２０シリコン基板（ＳＯＩ）２１絶縁膜（ＳＯＩ）２２ａ接合層（ＳＯＩ活性層）２２ｂ信号処理回路形成層（ＳＯＩ活性層）３１、３２パイレックスガラス層

フロントページの続き (72)発明者水野健太朗愛知県愛知郡長久手町大字長湫字横道41番地の１株式会社豊田中央研究所内 (72)発明者大村義輝愛知県愛知郡長久手町大字長湫字横道41番地の１株式会社豊田中央研究所内 (72)発明者野々村裕愛知県愛知郡長久手町大字長湫字横道41番地の１株式会社豊田中央研究所内 (72)発明者徳光早苗愛知県愛知郡長久手町大字長湫字横道41番地の１株式会社豊田中央研究所内Ｆターム(参考） 2F055 AA40 BB20 CC02 DD05 EE14 FF43 FF49 GG01 GG12 4M112 AA01 BA01 CA25 CA26 CA31 CA32 CA35 DA02 DA12 DA18 EA03 EA13 FA07

Claims

【特許請求の範囲】

【請求項１】ＳＯＩ基板から形成され、互いに絶縁さ
れた、信号処理回路を有する活性層とその外周部の活性
層とを有する回路基板と、基板上に、物理量を電気信号として出力するようセンサ
素子の形成されたセンサ基板とを、陽極接合により接合したことを特徴とする集積化セン
サ。
【請求項２】ＳＯＩ基板から形成され、互いに絶縁さ
れた、信号処理回路を有する活性層とその外周部の活性
層とを有する回路基板と、シリコン基板の（１００）面以外の面上に、物理量を電
気信号として出力するようセンサ素子の形成されたセン
サ基板とを、陽極接合により接合したことを特徴とする集積化セン
サ。
【請求項３】ＳＯＩ基板から形成され、互いに絶縁さ
れた、信号処理回路を有する活性層とその外周部の活性
層とを有する回路基板と、シリコン基板の（１１０）面上にピエゾ抵抗の形成され
たセンサ基板とを、陽極接合により接合したことを特徴とする集積化セン
サ。
【請求項４】前記ＳＯＩ基板から形成された前記回路
基板の、支持基板と前記活性層の信号処理回路の所望の
位置とを電気的に接続したことを特徴とする請求項１乃
至請求項３のいずれか１項に記載の集積化センサ。