CN1677623A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN1677623A
CN1677623A CNA2005100595959A CN200510059595A CN1677623A CN 1677623 A CN1677623 A CN 1677623A CN A2005100595959 A CNA2005100595959 A CN A2005100595959A CN 200510059595 A CN200510059595 A CN 200510059595A CN 1677623 A CN1677623 A CN 1677623A
Authority
CN
China
Prior art keywords
wafer
protection member
mentioned
ring protection
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100595959A
Other languages
English (en)
Other versions
CN100536080C (zh
Inventor
荒井一尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN1677623A publication Critical patent/CN1677623A/zh
Application granted granted Critical
Publication of CN100536080C publication Critical patent/CN100536080C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B41/00—Component parts such as frames, beds, carriages, headstocks
    • B24B41/06—Work supports, e.g. adjustable steadies
    • B24B41/068—Table-like supports for panels, sheets or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

本发明即使对于薄的晶片加工时也可以容易地进行处理。在晶片(W)的表面之中的、不形成器件的外周剩余区域上接合环状保护构件(12)，在该状态下保持表面侧并研削背面(Wb)。由于环状保护构件(12)增强外周，所以在由研削而变薄后，处理变得容易。

Description

晶片的加工方法
技术领域
本发明涉及用于容易进行薄的晶片的处理的晶片的加工方法。
背景技术
在表面侧形成有多个IC、LSI等的器件的晶片，用切割装置等分割成各个器件，装入各种电子设备中被广泛应用。而且，为了谋求电子设备的小型化、轻量化等，被分割成各个器件之前的晶片，背面被研削，使其厚度变成为例如100μm～50μm。
可是，当晶片因研削变薄时，由于缺乏刚性，在以后的工序中的处理变得困难。例如，为了进行探针测试，在晶片的背面覆盖由金、银、钛等构成的金属膜变得困难，器件的电气测试也变得困难。因此，在晶片的表面上粘接支承体的状态下进行背面的研削的方法被提了出来(例如，参照日本特开2004-22634号公报、日本特开2003-209083号公报)。
但是，当晶片的表面粘接支承体时，以后需要剥离其支承体，剥离后有在形成于表面上的器件上残存粘接剂的问题，为了完全去掉粘接剂，需要繁杂的作业，在这一点上，处理变得困难。
发明内容
因此，本发明所要解决的课题在于，稳定地支承因研削而变薄的晶片，不需要繁杂的作业并使以后加工时的处理变得容易。
本发明是一种晶片的加工方法，对晶片的背面进行加工，该晶片的表面由形成有多个器件的器件区域和围绕该器件区域的外周剩余区域构成，其特征在于，该方法至少由下述的工序构成；在上述外周剩余区域上接合环状保护构件的保护构件接合工序；把接合了上述环状保护构件的晶片的表面侧保持在研削装置的吸盘台上并研削该晶片背面的背面研削工序。
在前述保持构件接合工序中，最好通过无粘合剂的方式接合使前述外周剩余区域和前述环状保护构件成为一体。该无粘接剂方式的接合有阳极接合、SOI接合、共有接合等。
在背面研削工序之后，还进行在表面上接合了环状保护构件的晶片的背面上形成膜的膜形成工序和进行器件的探针测试的测试工序。还包含把晶片分割成各个器件的分割工序。在进行分割工序的情况下，在该工序之前，进行沿前述环状保护构件的内周切断前述晶片并使前述外周剩余区域与前述器件区域分离的外周剩余区域分离工序。
环状保护构件最好由玻璃、硅、陶瓷中的任何一种形成，但也不局限于它们。
在本发明中，由于在晶片的表面的外周剩余区域接合环状保护构件，在该状态下保持表面侧并研磨背面，所以在表面的器件区域上不附着粘接剂等，同时可以边保护器件区域边进行研削，由于在因研削而变薄的晶片与环状保护构件为一体的状态下进行后面的工序，所以，即使对于缺乏刚性的晶片处理也很容易。而且，由于在器件区域上什么也不接合，不附着粘接剂等，所以，以后不需要去除粘接剂等，在这点上，以后的处理也变得容易。
另外，由于通过无粘合剂方式的接合使环状保护构件与晶片一体化，所以在背面覆盖金属之际，可以耐受350℃以上的高温，可以顺利地进行金属膜的形成。作为无粘合剂方式的接合，通过使用阳极接合、SOI接合、共有接合的任何一种，可以选择适合晶片及环状保护构件的材料的合适的方法。而且，如果能够在晶片的背面上形成金属膜，以后的探针测试也可以顺利的进行。
再有，在本发明中含有分割工序的场合，既可以在去除环状保护构件及外周剩余区域以后进行分割工序，也可以不去除环状保护构件及外周剩余区域地进行分割工序，效率很高。
附图说明
图1是表示晶片的一个例子的立体图。
图2是表示晶片及环状保护构件的一个例子的立体图。
图3是表示接合了环状保护构件的晶片的立体图。
图4是表示接合了环状保护构件的晶片的剖面图。
图5是表示接合了环状保护构件的晶片及虚设晶片的立体图。
图6是表示虚设晶片(dummy wafer)收容在接合了晶片的环状保护构件的内周侧的状态的剖面图。
图7是图6的局部放大剖面图。
图8是表示研削装置的一个例子的立体图。
图9是表示收容背面研削后的晶片及虚设晶片的环状保护构件的局部放大剖面图。
图10是表示从环状保护构件取下虚设晶片的状态的局部放大剖面图。
图11是表示在具有凸部的吸盘台上保持晶片的状态的局部放大剖面图。
图12是表示成膜装置的一例的剖面图。
图13是表示在背面上覆盖了金属膜的晶片及环状保护构件的局部放大剖面图。
图14是表示测试工序的一例的立体图。
图15是表示接合了环状保护构件、且在背面上形成了金属膜的晶片通过带子与边框形成为一体的状态的立体图。
图16是表示外周剩余区域分离工序的一例的立体图。
图17是表示去除了外周剩余区域及环状保护构件的晶片通过带子与边框形成为一体的状态的立体图。
图18是表示分割工序的一例的立体图。
图19是表示分割工序的另一例的立体图。
图20是表示矩形晶片及与其对应的环状保护构件的立体图。
具体实施方式
在图1所示的晶片W的表面Wa上形成多个器件D，通过纵横切断隔离各器件的通道S，形成每个器件的芯片。晶片W的表面Wa由作为形成器件的区域的器件区域10和围绕器件区域且没有形成器件的外周剩余区域11构成。
为了把晶片W形成为所希望的厚度，需要研削背面，在此之前，如图2所示，在晶片W的表面Wa的外周剩余区域11上接合环状保护构件12，如图3及图4所示，做成晶片W和环状保护构件12成为一体的状态(保护构件接合工序)。环状保护构件12的外径既可以与晶片W的外径相等，也可以比晶片W的外径大2～3mm。此处的接合，不使用粘接剂(无粘合剂)，而是通过例如阳极接合、SOI接合、共有接合等进行。由于不用粘接剂地做成一体，所以以后不需要剥离环状保护构件12，也不残存粘接剂。
在使用阳极接合的场合，例如，预先镜面加工晶片W的表面Wa及环状保护构件12的接合面，将它们重合，边压紧边加热到200℃～300℃左右，在作为阳极的晶片W和环状保护构件12之间加上数百伏的高压，由静电引力使两者在界面处化学结合。晶片W的表面Wa，不是必须要对其整面进行镜面加工，可以至少对环状保护构件12接合的外周剩余区域11进行镜面加工。作为阳极接合场合的环状保护构件12，可以使用玻璃、陶瓷。作为环状保护构件12也可以使用硅。在该场合，由于存在在高温下不能接合的情况，所以在环状保护构件12的接合面上涂布低熔点玻璃，经低熔点玻璃，使晶片W的外周剩余区域11和环状保护构件12进行阳极接合。
在使用SOI接合的场合，至少预先镜面加工晶片W的外周剩余区域11和环状保护构件12的接合面，同时，形成薄的SiO2膜，通过在数百℃下进行退火，通过OH基进行接合。
在使用共有接合的场合，至少镜面加工晶片W的外周剩余区域11，同时镜面加工与晶片W同材料的环状保护构件12的接合面，在1000℃左右的温度下压紧两者。
在这样接合晶片W和环状保护构件12后，如图5所示，把虚设晶片13插入环状保护构件12的内周侧。虚设晶片13具有与环状保护构件12大致相同的厚度，最好在其表面上粘贴具有粘性的带子。另外，在虚设晶片13上，如图示的例子那样，最好备有吸引用的贯通孔14。
当虚设晶片13被插入环状保护构件12的内周侧且被贴住时，成为图6所示的状态。在该状态下，表面Wa的器件区域10由虚设晶片13保护。如图7放大所示的那样，晶片W的外周，通常被倒角，使断面成为圆弧状。
如图6及图7所示，在外周剩余区域11上接合环状保护构件12、同时在其内周侧插入虚设晶片13的晶片W，例如，在图8所示的研削装置20上研削背面Wb。该研削装置20备有：保持晶片的吸盘台21、研削保持在吸盘台21上的晶片的研削机构22、以及进给研削机构22的进给机构23。
吸盘台21可回转地由移动基台210支承，移动基台210伴随着折皱保护罩211的伸缩向水平方向移动，与此相伴，吸盘台21也向同方向移动。在研削保持在吸盘台21的晶片W的背面Wb之际，移动基台210伴随着折皱保护罩211的伸缩进行移动，使晶片W位于研削机构22的正下方。
在研削机构22上备有具有垂直方向的轴心的主轴220、与主轴220连结的驱动源221、在主轴220的下端形成的支架222、固定在支架222上的研削轮223，在研削轮223的下面固定研削磨石224。
进给机构23由配置在垂直方向上的导轨230及滚珠丝杠231、与滚珠丝杠231连结的驱动源232、可滑动地卡合在导轨230上同时其内部的螺母旋合在滚珠丝杠231上的升降板233构成，在升降板233上固定研削机构22。升降板233由驱动源232驱动，伴随着滚珠丝杠231的转动被导轨230导向而升降，与此相伴，研削机构22也进行升降。
晶片W，其插入了接合有环状保护构件12的虚设晶片13的表面侧保持在吸盘台21上，通过移动基台210的移动，使该晶片W位于研削机构22的正下方。然后通过边回转研削磨石224边下降研削机构22，使研削磨石224与晶片W的背面Wb接触而进行研削，将晶片W形成为所希望的厚度(背面研削工序)。研削时，晶片W的外周剩余区域11由环状保护构件12支承，器件区域10由虚设晶片13保护。
如图9所示，由研削形成所希望的厚度的晶片W，外周成为尖锐的状态。然后，如图10所示，取下虚设晶片13后，移向下道工序。
如图11所示，在研削装置的吸盘台21a具有包含与吸引源连通的吸引部21b的凸部21c，且该凸部21c的高度与环状保护构件12的厚度相等的场合，通过把环状保护构件12配合在凸部21c上，环状保护构件12的上面和凸部21c的上面成为一个面，在该面上支承晶片W的状态下进行研削，从而，在该场合不需要虚设晶片。
接着，在晶片W的背面Wb上覆盖由金、银、钛等构成的金属膜(膜形成工序)。在膜形成工序中，例如使用图12所示的减压成膜装置30。在该减压成膜装置30上，在喷溅室31的内部配置保持晶片的静电式的保持部32，在其上方的相对的位置上，以被励磁构件33支承的状态配置由金属构成的喷溅源34。在该喷溅源34上连结高频电源35。在喷溅室31的一个侧部上，设置导入喷溅气体的导入口36，在另一个侧部上设置与减压源连通的减压口37。
通过环状保护构件12一侧被以静电的方式保持在保持部32上，晶片W的背面被保持成与喷溅源34相对。然后，对由励磁构件33磁化了的喷溅源34施加来自高频电源35的40kHz左右的高频电力，从减压口37把喷溅室31的内部减压到10-2Pa～10-4Pa左右并形成减压环境，同时，当从导入口36导入氩气而产生等离子体时，等离子体中的氩离子与喷溅源34冲突，弹射出离子并堆积在晶片W背面上，如图13所示，在晶片W的背面Wb一侧形成金属膜40(膜形成工序)。由于膜形成工序是在因研削而变薄的晶片W与环状保护构件12成为一体的状态下完成的，所以即使在缺乏刚性的晶片上，处理也很容易。另外，由于环状保护构件和晶片W通过无粘合剂的方式接合，即使喷溅室31的内部成为高温，两者的接合状态也是稳定的，所以可以顺利地进行金属膜的形成。另外，对膜形成工序，也可以使用蒸镀或CVD等方式。在膜形成工序中，既可以在环状保护构件12的内周侧插入虚设晶片，也可以与图11所示的吸盘台同样地把保持部32做成具有凸部的形状。
接着，如图14所示，把形成了金属膜的背面侧保持在保持台50上，通过使探针51与表面侧的器件接触，测试各器件的电气特性(测试工序)。这时，通过使保持台50接地，使晶片W经保持台50接地。由于测试工序也在环状保护构件12和晶片W成为一体的状态下进行，所以处理是容易的，可以顺利地进行作业。
测试工序结束后，如图15所示，在外周部上贴附了边框F的带子T的粘贴面上，贴附形成了金属膜50的晶片W的背面Wb一侧，成为晶片W的表面Wa露出的形态。然后，如图16所示，通过经带子T使与边框F成为一体的晶片W回转，同时使高速回转的切削刀片60以不会切断带子T的程度切入环状保护构件12的内侧，沿环状保护构件12的内周切削晶片W。通过进行这样的切削，去掉了外周剩余区域11及环状保护构件12，从而如图17所示，在晶片W之中，外周剩余区域11被分离，仅器件区域10在贴附于带子T上的状态下与边框F成为一体(外周剩余区域分离工序)。
接着，如图18所示，通过使晶片W向X轴方向移动，同时使高速回转的切削刀片60切入晶片W的通道而进行纵横切削，分割成各个器件。
再有，如图19所示，在同时包含外周剩余区域11及环状保护构件12进行纵横切削的场合，不需要外周剩余区域分离工序。而且在该场合，可以只选取构成器件区域10的器件，很有效。
在以上的说明中，举例说明了加工大致圆形的晶片的情况，但在加工矩形的晶片的情况，也可以使用本发明。例如，加工图20所示的晶片W的场合，在保护构件接合工序中，在围绕矩形的器件区域70的外周剩余区域71上接合与其形状对应的环状保护构件72。背面研削工序、膜形成工序及测试工序与圆形的晶片的场合同样地进行，在完成外周剩余区域分离工序的场合，若一边使晶片W1向X轴方向移动一边沿环状保护构件72的内周进行直线切削，并每隔90度旋转晶片W1并同时进行直线切削，则可以去掉外周剩余区域71及环状保护构件72。在不进行外周剩余区域分离工序的场合，与圆形的晶片的场合同样，与器件区域70一起切削外周剩余区域71及环状保护构件72。
在本发明中，由于晶片的外周被环状保护构件增强，所以在加工时晶片的处理变得容易，特别可以用于薄晶片的加工。

Claims (7)

1.一种晶片的加工方法，对晶片的背面进行加工，该晶片的表面由形成有多个器件的器件区域和围绕该器件区域的外周剩余区域构成，其特征在于，该方法至少由下述的工序构成；
在上述外周剩余区域上接合环状保护构件的保护构件接合工序；
把接合了上述环状保护构件的晶片的表面侧保持在研削装置的吸盘台上并研削该晶片背面的背面研削工序。
2.如权利要求1所述的晶片的加工方法，其特征在于，在上述保持构件接合工序中，通过无粘合剂的方式接合使上述外周剩余区域和上述环状保护构件成为一体。
3.如权利要求2所述的晶片的加工方法，其特征在于，上述无粘接剂方式的接合是阳极接合、SOI接合、共有接合中的任何一种。
4.如权利要求1、2或3所述的晶片的加工方法，其特征在于，在上述背面研削工序之后，进行在表面上接合了环状保护构件的晶片的背面上形成膜的膜形成工序和进行上述器件的探针测试的测试工序。
5.如权利要求1所述的晶片的加工方法，其特征在于，还包含把晶片分割成各个器件的分割工序。
6.如权利要求5所述的晶片的加工方法，其特征在于，在上述分割工序之前，进行沿上述环状保护构件的内周切断上述晶片并使上述外周剩余区域与上述器件区域分离的外周剩余区域分离工序。
7.如权利要求1所述的晶片的加工方法，其特征在于，保护构件由玻璃、硅、陶瓷中的任何一种形成。
CNB2005100595959A 2004-04-01 2005-03-30 晶片的加工方法 Active CN100536080C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004108965A JP4647228B2 (ja) 2004-04-01 2004-04-01 ウェーハの加工方法
JP2004108965 2004-04-01

Publications (2)

Publication Number Publication Date
CN1677623A true CN1677623A (zh) 2005-10-05
CN100536080C CN100536080C (zh) 2009-09-02

Family

ID=35050041

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100595959A Active CN100536080C (zh) 2004-04-01 2005-03-30 晶片的加工方法

Country Status (4)

Country Link
US (1) US7498239B2 (zh)
JP (1) JP4647228B2 (zh)
CN (1) CN100536080C (zh)
DE (1) DE102005014539B4 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101961886A (zh) * 2009-07-21 2011-02-02 株式会社迪思科 切削装置
CN102150240A (zh) * 2009-01-13 2011-08-10 东丽先端素材株式会社 用于加工半导体薄膜晶片的晶片支撑粘合膜
CN101161411B (zh) * 2006-10-11 2011-12-14 株式会社迪思科 晶片的磨削加工方法
CN103325719A (zh) * 2012-03-22 2013-09-25 株式会社东芝 支撑基板、半导体装置的制造方法以及半导体装置的检查方法
CN104009001A (zh) * 2013-02-22 2014-08-27 株式会社迪思科 层叠晶片的加工方法和粘合片
CN104009000A (zh) * 2013-02-22 2014-08-27 株式会社迪思科 晶片的加工方法
CN104009002A (zh) * 2013-02-25 2014-08-27 株式会社迪思科 层叠晶片的加工方法
CN105161438A (zh) * 2015-07-16 2015-12-16 北京工业大学 一种大尺寸磨削晶圆厚度测量夹具

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4749851B2 (ja) * 2005-11-29 2011-08-17 株式会社ディスコ ウェーハの分割方法
JP2007266352A (ja) * 2006-03-29 2007-10-11 Disco Abrasive Syst Ltd ウエーハの加工方法
JP4698519B2 (ja) * 2006-07-31 2011-06-08 日東電工株式会社 半導体ウエハマウント装置
JP4927582B2 (ja) * 2007-02-07 2012-05-09 株式会社ディスコ ウエーハの裏面に装着された接着フィルムの破断方法
JP2008283025A (ja) * 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5146056B2 (ja) * 2008-03-31 2013-02-20 富士電機株式会社 半導体装置の製造方法および半導体装置の支持装置
JP5068705B2 (ja) * 2008-07-03 2012-11-07 株式会社ディスコ 加工装置のチャックテーブル
JP5378932B2 (ja) * 2009-09-29 2013-12-25 株式会社ディスコ 被研削物の研削方法
FR2953988B1 (fr) * 2009-12-11 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de detourage d'un substrat chanfreine.
JP5813289B2 (ja) * 2010-02-02 2015-11-17 信越ポリマー株式会社 半導体ウェーハの加工方法
JP2012156292A (ja) * 2011-01-26 2012-08-16 Seiko Epson Corp 基板の加工方法
US8753460B2 (en) 2011-01-28 2014-06-17 International Business Machines Corporation Reduction of edge chipping during wafer handling
JP5706258B2 (ja) * 2011-07-08 2015-04-22 株式会社東京精密 ウェハの電気特性検査方法
JP5687647B2 (ja) * 2012-03-14 2015-03-18 株式会社東芝 半導体装置の製造方法、半導体製造装置
JP5822768B2 (ja) * 2012-03-22 2015-11-24 信越ポリマー株式会社 半導体ウェーハ用治具の剥離装置及び半導体ウェーハ用治具の剥離方法
JP5950644B2 (ja) * 2012-03-22 2016-07-13 信越ポリマー株式会社 半導体ウェーハの取り扱い方法
JP5738815B2 (ja) * 2012-09-13 2015-06-24 株式会社東芝 半導体装置の製造方法及び半導体製造装置
JP2014093420A (ja) * 2012-11-02 2014-05-19 Toyota Motor Corp ウェハを支持ディスクに接着する治具、および、それを用いた半導体装置の製造方法
JP6061731B2 (ja) * 2013-03-01 2017-01-18 株式会社ディスコ 表面保護部材及びウエーハの加工方法
CN105215848A (zh) * 2015-10-19 2016-01-06 济南大学 一种圆盘端面强化加工专用夹具及方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JP7154686B2 (ja) * 2018-06-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7175560B2 (ja) * 2018-09-06 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
MY194815A (en) * 2018-11-06 2022-12-16 Disco Corp Wafer processing method including applying a polyolefin sheet to a wafer
JP7199786B2 (ja) * 2018-11-06 2023-01-06 株式会社ディスコ ウェーハの加工方法
JP7246825B2 (ja) * 2018-12-06 2023-03-28 株式会社ディスコ ウェーハの加工方法
JP7251898B2 (ja) * 2018-12-06 2023-04-04 株式会社ディスコ ウェーハの加工方法
JP7229636B2 (ja) * 2019-01-17 2023-02-28 株式会社ディスコ ウェーハの加工方法
JP7224719B2 (ja) * 2019-01-17 2023-02-20 株式会社ディスコ ウェーハの加工方法
JP7282453B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282452B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282455B2 (ja) * 2019-03-05 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7277019B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP2020174100A (ja) * 2019-04-10 2020-10-22 株式会社ディスコ ウェーハの加工方法
JP7313767B2 (ja) * 2019-04-10 2023-07-25 株式会社ディスコ ウェーハの加工方法
DE102020206233B3 (de) * 2020-05-18 2021-08-12 Disco Corporation Verfahren zum herstellen eines substrats und system zum herstellen eines substrats
CN114434242B (zh) * 2022-02-21 2023-02-17 无锡芯坤电子科技有限公司 一种晶圆打磨设备及其使用方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360001B2 (ja) * 1996-10-30 2002-12-24 芝浦メカトロニクス株式会社 処理装置
US6284093B1 (en) * 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
JP3114643B2 (ja) * 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
JP3423186B2 (ja) * 1997-04-09 2003-07-07 東京エレクトロン株式会社 処理方法
JP4274594B2 (ja) * 1997-12-26 2009-06-10 Ｏｋｉセミコンダクタ株式会社 半導体装置の構造およびその製造方法
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
JP2001196404A (ja) * 2000-01-11 2001-07-19 Fujitsu Ltd 半導体装置及びその製造方法
JP4687838B2 (ja) * 2000-04-04 2011-05-25 株式会社ディスコ 半導体チップの製造方法
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
JP4615095B2 (ja) * 2000-06-08 2011-01-19 株式会社ディスコ チップの研削方法
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP4396009B2 (ja) * 2000-08-01 2010-01-13 株式会社豊田中央研究所 集積化センサ
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
US6391787B1 (en) * 2000-10-13 2002-05-21 Lam Research Corporation Stepped upper electrode for plasma processing uniformity
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
JP3667241B2 (ja) * 2001-03-09 2005-07-06 松下電器産業株式会社 ボンディング方法および装置
JP2002299196A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体製造用基板
JP2003197581A (ja) * 2001-10-18 2003-07-11 Fujitsu Ltd 板状物支持部材及びその使用方法
DE10159833C1 (de) * 2001-12-06 2003-06-18 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP3787526B2 (ja) * 2002-01-15 2006-06-21 積水化学工業株式会社 Ｉｃチップの製造方法
WO2003077297A1 (fr) * 2002-03-14 2003-09-18 Disco Corporation Procede de meulage de la surface arriere d'une plaquette semi-conductrice
KR20040094390A (ko) * 2002-04-11 2004-11-09 세키스이가가쿠 고교가부시키가이샤 반도체 칩의 제조 방법
JP4185704B2 (ja) * 2002-05-15 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004022634A (ja) * 2002-06-13 2004-01-22 Sekisui Chem Co Ltd ウエハ支持体及び半導体ウエハの製造方法
WO2004001819A1 (ja) * 2002-06-25 2003-12-31 Sanken Electric Co., Ltd. 半導体素子の製造方法およびリング状補強部材
JP2004079951A (ja) * 2002-08-22 2004-03-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6828217B2 (en) * 2002-10-31 2004-12-07 Northrop Grumman Corporation Dicing process for GAAS/INP and other semiconductor materials
EP1568071B1 (de) * 2002-11-29 2019-03-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer mit trennschicht und trägerschicht und dessen herstellungsverfahren
DE10301245A1 (de) * 2003-01-15 2004-07-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
EP1458019A3 (de) * 2003-03-13 2005-12-28 VenTec Gesellschaft für Venturekapital und Unternehmensberatung Mobiler transportabler elektrostatischer Substrathalter
JP2004288725A (ja) * 2003-03-19 2004-10-14 Citizen Watch Co Ltd 半導体装置の製造方法，この製造方法に用いるシール部材及びこのシール部材の供給装置
JP4554901B2 (ja) * 2003-08-12 2010-09-29 株式会社ディスコ ウエーハの加工方法
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
JP4447280B2 (ja) * 2003-10-16 2010-04-07 リンテック株式会社 表面保護用シートおよび半導体ウエハの研削方法
DE102004018250A1 (de) * 2004-04-15 2005-11-03 Infineon Technologies Ag Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
JP4961183B2 (ja) * 2006-09-26 2012-06-27 株式会社ディスコ 半導体ウェーハの加工方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101161411B (zh) * 2006-10-11 2011-12-14 株式会社迪思科 晶片的磨削加工方法
CN102150240A (zh) * 2009-01-13 2011-08-10 东丽先端素材株式会社 用于加工半导体薄膜晶片的晶片支撑粘合膜
CN102150240B (zh) * 2009-01-13 2013-08-14 东丽先端素材株式会社 用于加工半导体薄膜晶片的晶片支撑粘合膜
CN101961886A (zh) * 2009-07-21 2011-02-02 株式会社迪思科 切削装置
CN101961886B (zh) * 2009-07-21 2014-09-24 株式会社迪思科 切削装置
CN103325719A (zh) * 2012-03-22 2013-09-25 株式会社东芝 支撑基板、半导体装置的制造方法以及半导体装置的检查方法
CN104009000A (zh) * 2013-02-22 2014-08-27 株式会社迪思科 晶片的加工方法
CN104009001A (zh) * 2013-02-22 2014-08-27 株式会社迪思科 层叠晶片的加工方法和粘合片
CN104009001B (zh) * 2013-02-22 2018-09-11 株式会社迪思科 层叠晶片的加工方法和粘合片
CN104009002A (zh) * 2013-02-25 2014-08-27 株式会社迪思科 层叠晶片的加工方法
CN104009002B (zh) * 2013-02-25 2018-07-31 株式会社迪思科 层叠晶片的加工方法
CN105161438A (zh) * 2015-07-16 2015-12-16 北京工业大学 一种大尺寸磨削晶圆厚度测量夹具
CN105161438B (zh) * 2015-07-16 2017-11-24 北京工业大学 一种大尺寸磨削晶圆厚度测量夹具

Also Published As

Publication number Publication date
US20050221584A1 (en) 2005-10-06
DE102005014539A1 (de) 2005-10-27
CN100536080C (zh) 2009-09-02
US7498239B2 (en) 2009-03-03
JP2005294623A (ja) 2005-10-20
DE102005014539B4 (de) 2017-02-09
JP4647228B2 (ja) 2011-03-09

Similar Documents

Publication Publication Date Title
CN1677623A (zh) 晶片的加工方法
CN1601704A (zh) 晶片的加工方法
CN1174479C (zh) 半导体装置的制造方法
CN1581443A (zh) 晶片加工方法
EP2559057B1 (en) Improved debonding equipment and methods for debonding temporary bonded wafers
CN101281861B (zh) 晶片的加工方法
JP4806282B2 (ja) ウエーハの処理装置
CN1496581A (zh) 半导体单晶片保护构件与半导体单晶片的磨削方法
CN101075580A (zh) 切割晶圆的方法
JP5773660B2 (ja) 樹脂剥がし装置および研削加工装置
CN1574235A (zh) 用于制造半导体芯片的方法
CN101043015A (zh) 晶片保持垫
CN1674235A (zh) 固定在加强半导体晶圆上的加强板的分离方法及其装置
US20120064696A1 (en) Wafer machining method
CN1681082A (zh) 带扩展设备
CN1127753C (zh) 半导体样品加工系统
CN101060073A (zh) 保护带粘贴方法
CN1619779A (zh) 半导体晶片的制造方法
KR102198116B1 (ko) 웨이퍼의 가공 방법
CN102848305B (zh) 被加工物的磨削方法
JP4968819B2 (ja) ウェーハの加工方法
CN108015650B (zh) 晶片的加工方法
JP4637692B2 (ja) 粘着フィルム貼着装置
CN1604282A (zh) 半导体晶片的加工方法
CN1496580A (zh) 半导体芯片的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant