CN1574235A - 用于制造半导体芯片的方法 - Google Patents

用于制造半导体芯片的方法 Download PDF

Info

Publication number
CN1574235A
CN1574235A CNA200410069463XA CN200410069463A CN1574235A CN 1574235 A CN1574235 A CN 1574235A CN A200410069463X A CNA200410069463X A CN A200410069463XA CN 200410069463 A CN200410069463 A CN 200410069463A CN 1574235 A CN1574235 A CN 1574235A
Authority
CN
China
Prior art keywords
adhesive film
semiconductor chip
attached
divided
slot segmentation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200410069463XA
Other languages
English (en)
Other versions
CN100367466C (zh
Inventor
梶山启一
小田中健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN1574235A publication Critical patent/CN1574235A/zh
Application granted granted Critical
Publication of CN100367466C publication Critical patent/CN100367466C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

一种通过把具有以网格状形式形成在正面的多个道的半导体晶片分割成单个半导体芯片以及把用于管芯接合的粘结薄膜附着到单个半导体芯片的背面而制造半导体芯片的方法，它包括分割槽形成步骤，用于从半导体晶片的正面沿着道形成具有预定的深度的分割槽；保护性元件附着步骤，用于把保护性元件附着到其上形成分割槽的半导体晶片的正面；分割槽暴露步骤，用于通过研磨半导体晶片的背面，使得分割槽暴露于背面，以便把半导体晶片分割成单个半导体芯片；粘结薄膜附着步骤，用于把粘结薄膜附着到被分割成单个的半导体芯片的背面；以及粘结薄膜切割步骤，用于把激光束从粘结薄膜的正面一侧沿着分割槽加到被附着在被分割成单个的半导体芯片的背面的粘结薄膜，以便沿着分割槽切割粘结薄膜。

Description

用于制造半导体芯片的方法
                   技术领域
本发明涉及通过把具有以网格状形式形成在正面的多个道和在被多个道分开的多个区域中形成的电路的半导体晶片分割成单个半导体芯片以及把用于管芯接合的粘结薄膜附着到单个半导体芯片的背面而制造半导体芯片的方法。
                   背景技术
在半导体器件的生产方法中，例如，单个半导体芯片是通过在由以网格状形式形成在基本上圆盘形状的半导体晶片的正面上的道(切割线)分开的多个区域中形成电路，诸如IC(集成电路)或LSI(大规模集成电路)，以及沿着道把半导体晶片分割成电路形成的区域，而进行制造的。切割机通常被用作为用于分割半导体晶片的分割机，用具有约20μm厚的切割刀片沿着道切割半导体晶片。这样得到的半导体芯片被封装，和被广泛地使用于电子设备，诸如移动电话，个人计算机等等。
用于管芯接合的粘结薄膜，被称为“管芯连接薄膜”，具有20到40μm的厚度，并由聚酰亚胺树脂等等制成，它被附着到以上单个地分割的半导体芯片的背面，然后，半导体芯片通过加热经由这种粘结薄膜被粘结到用于支撑半导体芯片的框架。作为把用于管芯接合的粘结薄膜附着到半导体芯片的背面的方法，该粘结薄膜被附着到半导体晶片的背面，以及半导体晶片通过这种粘结薄膜被放置在切割胶带(dicing tape)上，然后，用切割刀片把半导体晶片连同粘结薄膜一起沿着被形成在半导体晶片的正面的道进行切割，由此形成在其背面具有粘结薄膜的半导体芯片。当半导体芯片被粘结在支撑半导体芯片的框架时，粘结工作平稳地实行，因为粘结薄膜已经被附着到半导体芯片的背面。
近年来，更轻的和更小的电子设备，诸如移动电话和个人计算机，需要量不断增长，所以，希望有更薄的半导体芯片。所谓的“预切割”的分割技术实际上已用作为把半导体晶片分割成更薄的半导体芯片的技术。在这种预切割技术中，具有预定的深度的切割槽(相应于每个半导体芯片的最终厚度)沿着道被形成在半导体晶片的正面上，然后，研磨具有形成在正面的分割槽的半导体晶片的背面，允许背面暴露而把半导体晶片分割成单个半导体芯片。这种技术使得有可能将每个半导体芯片加工到50μm或更小的厚度。
然而，当半导体晶片通过预切割技术被分割成单个半导体芯片时，在具有预定的深度的分割槽沿着道形成在半导体晶片的正面后，半导体晶片的背面被研磨，使得分割槽暴露于背面。用于管芯接合的粘结薄膜所以不能提前附着到半导体晶片的背面。因此，为了把半导体芯片粘结到用于支撑按照预切割技术形成的半导体芯片的框架，粘结工作必须在粘结剂被插入在半导体芯片与框架之间的同时进行。这带来一个问题，使得不可能平稳地实行粘结工作。为了解决以上问题，JP-A2000-118081揭示了一种用于制造半导体芯片的方法，该方法是把用于管芯接合的粘结薄膜附着到通过预切割半导体晶片而得到的被分割成单个的半导体芯片的背面，通过这种粘结薄膜把半导体芯片附着在切割胶带上，然后，把激光束加到暴露在相邻的半导体芯片之间的空间的粘结薄膜的部分，通过该空间从半导体芯片的正面一侧去除粘结薄膜的被暴露在相邻的半导体芯片之间的空间的部分。
由JP-A 2000-118081揭示的技术是把激光束从半导体芯片的正面一侧加到用约20μm厚的切割刀片形成的分割槽，切割暴露在粘结薄膜的相邻的半导体芯片之间的空间的部分。然而，很难只切割粘结薄膜而不把激光束加到半导体芯片的正面。所以，在由以上出版物揭示的半导体芯片制造方法中，其上形成有电路的半导体芯片的正面可能被激光束损坏。
                     发明内容
本发明的目的是提供一种半导体芯片制造方法，它使得用于管芯接合的粘结薄膜能够容易地附着到半导体芯片的背面，而不损坏通过预切割进行分割半导体晶片而得到的单个半导体芯片的正面。
为了达到以上目的，按照本发明，提供了通过把具有以网格状形式形成在正面的多个道和在被多个道分开的多个区域中形成的电路的半导体晶片分割成单个半导体芯片以及把用于管芯接合的粘结薄膜附着到单个半导体芯片的背面而制造半导体芯片的方法，包括：
分割槽形成步骤，用于从半导体晶片的正面沿着道形成具有预定的深度的分割槽；
保护性元件附着步骤，用于把保护性元件附着到其上形成分割槽的半导体晶片的正面；
分割槽暴露步骤，用于通过研磨半导体晶片的背面，使得分割槽暴露于背面，以便把半导体晶片分割成单个半导体芯片；
粘结薄膜附着步骤，用于把粘结薄膜附着到被分割成单个的半导体芯片的背面；以及
粘结薄膜切割步骤，用于把激光束从粘结薄膜的正面一侧沿着分割槽加到被附着在被分割成单个的半导体芯片的背面的粘结薄膜，以便沿着分割槽切割粘结薄膜；
另外，按照本发明，还提供了通过把具有以网格状形式形成在正面的多个道和在被多个道分开的多个区域中形成的电路的半导体晶片分割成单个半导体芯片以及把用于管芯接合的粘结薄膜附着到单个半导体芯片的背面而制造半导体芯片的方法，包括：
分割槽形成步骤，用于从半导体晶片的正面沿着道形成具有预定的深度的分割槽；
保护性元件附着步骤，用于把保护性元件附着到其上形成分割槽的半导体晶片的正面；
分割槽暴露步骤，用于通过研磨半导体晶片的背面，使得分割槽暴露于背面，以便把半导体晶片分割成单个半导体芯片；
粘结薄膜附着步骤，用于把粘结薄膜附着到被分割成单个的半导体芯片的背面；
粘结薄膜切割步骤，用于把激光束从粘结薄膜的正面一侧沿着分割槽加到被附着在被分割成单个的半导体芯片的背面的粘结薄膜，以便沿着分割槽切割粘结薄膜；
切割胶带附着步骤，用于把具有附着到其上的切割的粘结薄膜的被分割成单个的半导体芯片的粘结薄膜一侧附着到切割胶带，和去除被附着到被分割成单个的半导体芯片的正面的保护性元件；以及
半导体芯片摘取步骤，用于从切割胶带摘取其上附着有粘结薄膜的半导体芯片。
以上的粘结薄膜附着步骤是通过把粘结薄膜放置在被分割成半导体芯片的半导体晶片的背面以及在80到200℃温度下加热的情况下将粘结薄膜压在半导体晶片的背面上来附着粘结薄膜而实行的。由于以上的切割胶带的粘结力受外部激励而减小，当在半导体芯片摘取步骤中，从切割胶带摘取其上附着有粘结薄膜的半导体芯片时，希望对于切割胶带加上外部激励，以减小它的粘结力。
                    附图说明
图1是通过按照本发明的半导体芯片制造方法分割半导体晶片的透视图；
图2(a)和2(b)是用于说明在按照本发明的半导体芯片制造方法中的分割槽形成步骤的图；
图3(a)和3(b)是用于说明在按照本发明的半导体芯片制造方法中的保护性元件附着步骤的图；
图4(a)到4(c)是用于说明在按照本发明的半导体芯片制造方法中的分割槽暴露步骤的图；
图5(a)和5(b)是用于说明在按照本发明的半导体芯片制造方法中的粘结薄膜附着步骤的图；
图6(a)和6(b)是用于说明在按照本发明的半导体芯片制造方法中的粘结薄膜切割步骤的图；
图7是用于说明在按照本发明的半导体芯片制造方法中的切割胶带附着步骤的图；
图8是在按照本发明的半导体芯片制造方法中用于实行半导体芯片摘取步骤的摘取设备的透视图；
图9(a)和9(b)是用于说明在按照本发明的半导体芯片制造方法中的半导体芯片摘取步骤的图；以及
图10是通过按照本发明的半导体芯片制造方法形成半导体芯片的透视图。
                 具体实施方式
下面参照附图详细地描述按照本发明的半导体晶片制造方法的优选实施例。
图1是按照本发明的分割半导体晶片的透视图。图1所示的半导体晶片2具有以网格状形式形成在正面2a的多个道21和在被多个道21分开的多个区域中形成的电路22。通过把这个半导体晶片2分割成单个半导体芯片而制造半导体芯片的方法将参照图2到10被描述。
为了把半导体晶片2分割成单个半导体芯片，首先沿着被形成在半导体晶片2的正面2a上的道21形成具有预定的深度(相应于每个半导体芯片的最终厚度)的分割槽(分割槽形成步骤)。切割机3，通常被用作为图2(a)所示的切割机，可以在这个分割槽形成步骤中被使用。也就是，切割机3包括卡盘工作台31，它具有抽吸保持装置和具有切割刀片321的切割装置32。半导体晶片2被保持在这个切割机的卡盘工作台上，以使得半导体晶片2的正面2a面向上，以及卡盘工作台31沿箭头X指示的方向送进，而同时切割装置32的切割刀片321进行旋转，沿着在预定的方向上延伸的道形成分割槽23。分割槽23被设置为具有相应于要被分割的每个半导体晶片的最终厚度，如图2(b)所示。在分割槽23沿着在预定的方向上延伸的道形成后，切割装置32被沿箭头Y指示的方向以相邻道21之间的间隔移位送进，以及半导体晶片2再次被切割送进。在对于在预定的方向上延伸的所有的道都进行以上的切割送进和移位送进后，卡盘工作台转90°，对于在与以上预定方向垂直的方向上延伸的所有的道实行以上的切割送进和移位送进，由此，沿着被形成在半导体晶片2上的所有的道形成分割槽23。
在以上的分割槽形成步骤中沿着在半导体晶片2的正面2a上的道形成具有预定的深度的分割槽23后，用于研磨的保护性元件4被附着到半导体晶片2的正面2a(其上形成有电路22的面)，如图3(a)和3(b)所示(保护性元件附着步骤)。
此后，具有被附着在正面2a的保护性元件4的半导体晶片2的背面2b被研磨，使得分割槽23暴露于背面2b，以及半导体晶片2被分割成单个半导体晶片(分割槽暴露步骤)。这个分割槽暴露步骤由包括卡盘工作台51和具有研磨石521的研磨装置52的研磨设备5实行，如图4(a)所示。也就是，背面2b面向上的半导体晶片2被保持在卡盘工作台51上，以及研磨装置52的研磨石521以6000rpm(转/分)的转速旋转，并接触到半导体晶片2的背面2b，而同时卡盘工作台51例如以300rpm的转速旋转，来研磨背面2b，直至分割槽23暴露于背面2b为止，如图4(b)所示。通过这样研磨半导体晶片2直至它的分割槽23暴露为止，半导体晶片2被分割成单个半导体芯片20，如图4(c)所示。由于得到的半导体芯片20具有被附着在其正面的保护性元件4，它们没有分解，并保持半导体晶片2的形状。
在以上的分割槽暴露步骤中半导体晶片2被分割成单个半导体晶片20后，被称为“管芯连接薄膜”的用于管芯接合的粘结薄膜6被附着到保持半导体晶片形状的半导体芯片20的背面20b上，如图5(a)和5(b)所示(粘结薄膜附着步骤)。这个粘结薄膜附着步骤是通过把由聚酰亚胺树脂制成的和具有20到40μm厚度的粘结薄膜6放置在保持半导体晶片形状的半导体芯片20的背面20b上，以及在80到200℃下加热来将粘结薄膜压在半导体芯片20的背面20b上，以便固定它。由于如上所述地，粘结薄膜6被附着到保持半导体晶片的形状的半导体芯片20的背面20b，它可以容易地附着到半导体芯片20的背面20b。
在以上的粘结薄膜附着步骤中粘结薄膜6被附着到保持半导体晶片的形状的半导体芯片20的背面20b后，激光束从粘结薄膜的正面一侧沿着以上的分割槽23加到粘结薄膜6上，实行粘结薄膜切割步骤，用于沿着分割槽23切割粘结薄膜。这个粘结薄膜切割步骤由激光束处理机7实行，如图6(a)所示。也就是，保持半导体晶片的形状的单个半导体芯片20被保持在激光束处理机7的卡盘工作台71上，粘结薄膜6面向上，并被放置在正好在图像获取装置72的下面。图像处理，诸如用于把激光束施加装置73对准以上的分割槽23的图案匹配，由图像获取装置72和控制装置(未示出)实行，以便实行激光束施加位置的对准。在这个时候，当被附着到单个地分割的半导体芯片20的背面20b的粘结薄膜6是不透明的以及不能看见分割槽时，通过使用包括红外发光装置的图像获取装置、用于获取红外辐射的光学系统、和用于输出相应于红外辐射的电信号的图像获取器件(红外CCD)的图像获取装置作为图像获取装置72，而可以穿过粘结薄膜6对于分割槽23进行图像获取。
在如上所述地进行激光束施加位置对准后，卡盘工作台71移动到激光束施加装置73所处的激光束施加区域，以及沿箭头X指示的方向送进，而同时激光束由激光束施加装置73被施加，该激光束的聚焦点在粘结薄膜6的正面。结果，粘结薄膜6被激光束的能量沿着分割槽23被切割，形成切割线61。在沿着在预定的方向的分割槽23形成切割线61后，卡盘工作台71沿箭头Y指示的方向以分割槽23之间的间隔被移位送进，以及再次被切割送进。在对于在预定的方向上形成的所有的分割槽23都进行切割送进和移位送进后，卡盘工作台转90°，对于在与以上预定方向垂直的方向上形成的分割槽实行以上的切割送进和移位送进，把粘结薄膜6分割成附着到单个半导体芯片20的粘结薄膜60，如图6(b)所示。由于在这个粘结薄膜切割步骤中激光束被施加到被附着到半导体芯片20的背面20b的粘结薄膜6的正面，被形成在半导体芯片20的正面上的电路不被激光束损坏。由于保护性元件4被附着到半导体芯片20的正面20a，当被附着到单个半导体芯片20的背面20b的粘结薄膜6如上所述地被分割成用于单个半导体芯片20的粘结薄膜60时，半导体芯片20没有分解，并保持半导体晶片2的形状。
然后，实行切割胶带附着步骤，其中保持半导体晶片的形状的被分割成单个的半导体芯片20的粘结薄膜60一侧被放置在切割胶带上，以及被附着到被分割成单个的半导体芯片的正面的保护性元件4被去除。在这个切割胶带附着步骤中，保持半导体晶片的形状的被分割成单个的半导体芯片20被附着到被安排成覆盖环形支撑框架8的内孔的弹性切割胶带9(诸如氯乙烯带)的上表面，如图7所示，这样，每个半导体芯片20的切割的粘结薄膜60一侧与切割胶带9的上表面相接触。另外，被附着到被分割成单个的半导体芯片20的正面20a的保护性元件4被去除。其粘结强度会受外部激励(诸如紫外线辐射)而减小的紫外线带被用作为切割胶带9。
在实行以上的切割胶带附着步骤后，实行半导体芯片摘取步骤，用于从切割胶带9摘取其上附着有粘结薄膜60的半导体芯片20。这个半导体芯片摘取步骤由图8和图9(a)与9(b)所示的摘取设备10实行。下面描述摘取设备10。所显示的摘取设备10包括圆柱形基座11，该基座具有用于放置以上的支撑框架8的放置面111，以及扩展装置12，被同心地安排在基座11中，以及用来按压附着到支撑框架8上的切割胶带9。这个扩展装置12具有圆柱形扩展部件121，用于支撑存在切割胶带9上的多个半导体芯片20的区域91。扩展部件121可以被提升装置(未示出)在图9(a)所示的标准位置与标准位置以上的如图9(b)所示的扩展位置之间沿垂直方向(圆柱基座11的轴方向)移动。在显示的实施例中，紫外灯113被安装在扩展部件121中。
下面参照图8和图9(a)与9(b)描述使用以上的摘取设备10的半导体去除步骤。
被支撑在附着到支撑框架8的弹性切割胶带9的上表面上的多个半导体芯片20(被附着到半导体芯片20的表面的粘结薄膜60的一侧被放置在切割胶带9的上表面)，如上所述，被放置在如图8和图9(a)所示的圆柱基座11的放置面111上，以及通过夹子14被固定在基座11上。然后，如图9(b)所示，支撑存在以上的切割胶带9上的多个半导体芯片20的区域91的扩展装置12的扩展部件121被提升装置(未示出)从图9(a)所示的标准位置移动到图9(b)所示的扩展位置。结果，弹性切割胶带9被拉伸，由此，形成切割胶带9与被附着到半导体芯片20的粘结薄膜60之间的缝隙，以减小粘结力。所以，具有粘结薄膜60的半导体芯片20可以容易地从切割胶带9被取下，以及在每个半导体芯片20与被附着到半导体芯片20的粘结薄膜60之间形成一个间隔。
此后，通过操作位于摘取设备10的上面的摘取夹头15把每个半导体芯片20从切割胶带9的上表面取下，以及把它们载送到托盘(未示出)，如图8所示。这时，被安装在扩展部件121中的紫外灯113被接通，把紫外线辐射加到切割胶带9，以便减小切割胶带9的粘结强度，由此，使得更加容易摘取半导体芯片20。从切割胶带9摘取的半导体芯片20因此处在粘结薄膜60被附着到其背面的状态，如图10所示，所以，能够得到其表面附着有粘结薄膜60的半导体芯片20。
按照本发明的半导体芯片制造方法，在通过预切割分割成单个半导体芯片的半导体晶片中，由于用于管芯接合的粘结薄膜被附着到处在保持半导体晶片形状的状态的半导体芯片的表面，粘结薄膜可以容易地附着到半导体芯片的表面。在本发明中，激光束从粘结薄膜的正面一侧沿着分割槽被加到被附着在被分割成单个的半导体芯片的背面的粘结薄膜，以便切割每个半导体芯片的粘结薄膜。所以，半导体芯片的正面(电路面)不暴露在激光束下，因此它不被损坏。

Claims (5)

1.一种通过把具有以网格状形式形成在正面的多个道和在由该多个道分开的多个区域中形成的电路的半导体晶片分割成单个半导体芯片以及把用于管芯接合的粘结薄膜附着到单个半导体芯片的背面来制造半导体芯片的方法，包括：
分割槽形成步骤，用于从半导体晶片的正面沿着道形成具有预定深度的分割槽；
保护性元件附着步骤，用于把保护性元件附着到其上形成有分割槽的半导体晶片的正面；
分割槽暴露步骤，用于通过研磨半导体晶片的背面，使得分割槽暴露于背面，以便把半导体晶片分割成单个半导体芯片；
粘结薄膜附着步骤，用于把粘结薄膜附着到被分割成单个的半导体芯片的背面；以及
粘结薄膜切割步骤，用于把激光束从粘结薄膜的正面一侧沿着分割槽施加到被附着在被分割成单个的半导体芯片的背面的粘结薄膜，以便沿着分割槽切割粘结薄膜。
2.按照权利要求1的用于制造半导体芯片的方法，其中粘结薄膜附着步骤是通过，把粘结薄膜放置在被分割成单个的半导体芯片的背面以及在80到200℃的温度下加热的条件下将粘结薄膜压在被分割成单个的半导体芯片的背面上来附着粘结薄膜，而实行的。
3.一种通过把具有以网格状形式形成在正面的多个道和在由该多个道分开的多个区域中形成的电路的半导体晶片分割成单个半导体芯片以及把用于管芯接合的粘结薄膜附着到单个半导体芯片的背面来制造半导体芯片的方法，包括：
分割槽形成步骤，用于从半导体晶片的正面沿着道形成具有预定深度的分割槽；
保护性元件附着步骤，用于把保护性元件附着到其上形成有分割槽的半导体晶片的正面；
分割槽暴露步骤，用于通过研磨半导体晶片的背面，使得分割槽暴露于背面，以便把半导体晶片分割成单个半导体芯片；
粘结薄膜附着步骤，用于把粘结薄膜附着到被分割成单个的半导体芯片的背面；
粘结薄膜切割步骤，用于把激光束从粘结薄膜的正面一侧沿着分割槽施加到被附着在被分割成单个的半导体芯片的背面的粘结薄膜，以便沿着分割槽切割粘结薄膜；
切割胶带附着步骤，用于把附着有切割的粘结薄膜的被分割成单个的半导体芯片的粘结薄膜一侧附着到切割胶带，和去除被附着到被分割成单个的半导体芯片的正面的保护性元件；以及
半导体芯片摘取步骤，用于从切割胶带摘取附着有粘结薄膜的半导体芯片。
4.按照权利要求3的用于制造半导体芯片的方法，其中粘结薄膜附着步骤是通过，把粘结薄膜放置在被分割成单个的半导体芯片的背面以及在80到200℃的温度下加热的条件下将粘结薄膜压在被分割成单个的半导体芯片的背面上来附着粘结薄膜，而实行的。
5.按照权利要求3的用于制造半导体芯片的方法，其中切割胶带具有其粘结力受外部激励而减小的特性，当在半导体芯片摘取步骤从切割胶带摘取附着有粘结薄膜的半导体芯片时，对于切割胶带加上外部激励以减小它的粘结力。
CNB200410069463XA 2003-06-24 2004-06-24 用于制造半导体芯片的方法 Expired - Lifetime CN100367466C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP179550/2003 2003-06-24
JP2003179550A JP2005019525A (ja) 2003-06-24 2003-06-24 半導体チップの製造方法
JP179550/03 2003-06-24

Publications (2)

Publication Number Publication Date
CN1574235A true CN1574235A (zh) 2005-02-02
CN100367466C CN100367466C (zh) 2008-02-06

Family

ID=33535071

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410069463XA Expired - Lifetime CN100367466C (zh) 2003-06-24 2004-06-24 用于制造半导体芯片的方法

Country Status (5)

Country Link
US (1) US6939785B2 (zh)
JP (1) JP2005019525A (zh)
CN (1) CN100367466C (zh)
DE (1) DE102004029094B4 (zh)
SG (1) SG117498A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261934B (zh) * 2007-03-09 2011-04-06 株式会社迪思科 器件制造方法
CN102056720A (zh) * 2008-06-06 2011-05-11 吉布尔.施密德有限责任公司 用于将硅块固定在用于其的承载件处的方法和相应的布置
CN102152001A (zh) * 2011-04-27 2011-08-17 苏州天弘激光股份有限公司 精密激光切割机
CN101379606B (zh) * 2007-01-31 2012-04-18 信越工程株式会社 粘接卡盘装置
CN102848084A (zh) * 2012-09-28 2013-01-02 合肥彩虹蓝光科技有限公司 一种具有不同切割深度的发光原件切割方法
CN104658888A (zh) * 2015-01-21 2015-05-27 安徽安芯电子科技有限公司 一种晶圆处理工艺及晶圆处理装置
CN104733385A (zh) * 2013-12-19 2015-06-24 株式会社迪思科 器件晶片的加工方法
CN108621021A (zh) * 2017-03-23 2018-10-09 株式会社迪思科 晶片的研磨方法和研磨装置
US20220371224A1 (en) * 2021-05-24 2022-11-24 Disco Corporation Method of separating wafer

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273895A (ja) * 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP4554901B2 (ja) * 2003-08-12 2010-09-29 株式会社ディスコ ウエーハの加工方法
JP4563097B2 (ja) * 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
JP4590174B2 (ja) * 2003-09-11 2010-12-01 株式会社ディスコ ウエーハの加工方法
JP4398686B2 (ja) * 2003-09-11 2010-01-13 株式会社ディスコ ウエーハの加工方法
JP4733934B2 (ja) * 2004-06-22 2011-07-27 株式会社ディスコ ウエーハの加工方法
JP2006024676A (ja) * 2004-07-07 2006-01-26 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006245209A (ja) * 2005-03-02 2006-09-14 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP4630692B2 (ja) * 2005-03-07 2011-02-09 株式会社ディスコ レーザー加工方法
JP4478053B2 (ja) * 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP2007036143A (ja) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd 半導体ウエーハの加工方法
JP2007081037A (ja) * 2005-09-13 2007-03-29 Disco Abrasive Syst Ltd デバイスおよびその製造方法
US7517725B2 (en) * 2005-11-28 2009-04-14 Xci, Inc. System and method for separating and packaging integrated circuits
US7875530B2 (en) * 2005-12-02 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4847199B2 (ja) * 2006-04-25 2011-12-28 株式会社ディスコ ウエーハに装着された接着フィルムの破断方法
JP4925179B2 (ja) * 2006-10-06 2012-04-25 新日鐵化学株式会社 接着剤付半導体素子の製造方法、及びその製造方法に用いる接着剤付フィルム
US7776746B2 (en) * 2007-02-28 2010-08-17 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
JP2008235398A (ja) * 2007-03-19 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
KR101176431B1 (ko) * 2007-10-09 2012-08-30 히다치 가세고교 가부시끼가이샤 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
JP2009123835A (ja) * 2007-11-13 2009-06-04 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
US20090146234A1 (en) * 2007-12-06 2009-06-11 Micron Technology, Inc. Microelectronic imaging units having an infrared-absorbing layer and associated systems and methods
JP2009176793A (ja) * 2008-01-22 2009-08-06 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009272421A (ja) * 2008-05-07 2009-11-19 Disco Abrasive Syst Ltd デバイスの製造方法
JP2010016116A (ja) * 2008-07-02 2010-01-21 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
US20100003119A1 (en) * 2008-07-07 2010-01-07 Disco Corporation Method for picking up device attached with adhesive tape
JP5301906B2 (ja) * 2008-07-17 2013-09-25 株式会社ディスコ 半導体デバイスの製造方法
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
JP5888927B2 (ja) * 2011-10-06 2016-03-22 株式会社ディスコ ダイアタッチフィルムのアブレーション加工方法
JP6566703B2 (ja) 2015-04-27 2019-08-28 株式会社ディスコ デバイスチップの製造方法
CN105044843B (zh) * 2015-05-28 2018-04-17 上海鸿辉光通科技股份有限公司 一种plc芯片八度角加工方法
JP2018074083A (ja) * 2016-11-02 2018-05-10 株式会社ディスコ ウエーハの加工方法
JP6789083B2 (ja) * 2016-11-25 2020-11-25 積水化学工業株式会社 接着剤部付き分割後半導体ウェハ、及び半導体装置の製造方法
JP2018125479A (ja) 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
KR102152459B1 (ko) * 2018-07-24 2020-09-07 한국기계연구원 마이크로 소자의 간격 조절 전사방법
JP7154860B2 (ja) * 2018-07-31 2022-10-18 株式会社ディスコ ウエーハの加工方法
JP2021136248A (ja) * 2020-02-21 2021-09-13 株式会社ディスコ デバイスウェーハの加工方法
JP2022054232A (ja) * 2020-09-25 2022-04-06 株式会社ディスコ デバイスチップの製造方法
JPWO2023058509A1 (zh) * 2021-10-08 2023-04-13

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH0225057A (ja) * 1988-07-13 1990-01-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP3161427B2 (ja) 1998-10-14 2001-04-25 セイコーエプソン株式会社 プリンタ
JP2001035817A (ja) * 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP4109823B2 (ja) * 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
US6770544B2 (en) * 2001-02-21 2004-08-03 Nec Machinery Corporation Substrate cutting method
JP4266106B2 (ja) * 2001-09-27 2009-05-20 株式会社東芝 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101379606B (zh) * 2007-01-31 2012-04-18 信越工程株式会社 粘接卡盘装置
CN101261934B (zh) * 2007-03-09 2011-04-06 株式会社迪思科 器件制造方法
CN102056720A (zh) * 2008-06-06 2011-05-11 吉布尔.施密德有限责任公司 用于将硅块固定在用于其的承载件处的方法和相应的布置
CN102152001A (zh) * 2011-04-27 2011-08-17 苏州天弘激光股份有限公司 精密激光切割机
CN102848084A (zh) * 2012-09-28 2013-01-02 合肥彩虹蓝光科技有限公司 一种具有不同切割深度的发光原件切割方法
CN104733385A (zh) * 2013-12-19 2015-06-24 株式会社迪思科 器件晶片的加工方法
CN104733385B (zh) * 2013-12-19 2020-06-19 株式会社迪思科 器件晶片的加工方法
CN104658888A (zh) * 2015-01-21 2015-05-27 安徽安芯电子科技有限公司 一种晶圆处理工艺及晶圆处理装置
CN108621021A (zh) * 2017-03-23 2018-10-09 株式会社迪思科 晶片的研磨方法和研磨装置
US20220371224A1 (en) * 2021-05-24 2022-11-24 Disco Corporation Method of separating wafer

Also Published As

Publication number Publication date
US6939785B2 (en) 2005-09-06
DE102004029094B4 (de) 2010-11-18
CN100367466C (zh) 2008-02-06
JP2005019525A (ja) 2005-01-20
SG117498A1 (en) 2005-12-29
US20040266138A1 (en) 2004-12-30
DE102004029094A1 (de) 2005-02-10

Similar Documents

Publication Publication Date Title
CN1574235A (zh) 用于制造半导体芯片的方法
CN1174479C (zh) 半导体装置的制造方法
CN101261934B (zh) 器件制造方法
CN100339974C (zh) 晶片加工方法
JP4741332B2 (ja) ウエーハの加工方法
JP4256214B2 (ja) 板状物の分割装置
US20070155131A1 (en) Method of singulating a microelectronic wafer
TWI656597B (zh) Wafer processing method
JP6078272B2 (ja) ウエーハの加工方法
JP6189208B2 (ja) ウエーハの加工方法
KR20180119481A (ko) SiC 웨이퍼의 생성 방법
KR20160033631A (ko) 웨이퍼의 가공 방법
CN105261560A (zh) 晶片的加工方法
CN102097372B (zh) 晶片的加工方法
JP2010186971A (ja) ウエーハの加工方法
KR20170030035A (ko) 웨이퍼의 가공 방법
JP2013008831A (ja) ウエーハの加工方法
KR20100091105A (ko) 웨이퍼 가공 방법
JP2017084932A (ja) ウエーハの加工方法
JPH11307488A (ja) 半導体装置、その製造方法、加工ガイドおよびその加工装置
JP2005109155A (ja) 半導体ウェーハの加工方法
JP7027234B2 (ja) ウエーハの加工方法
CN110783250A (zh) 晶片的加工方法
JP4741331B2 (ja) ウエーハの加工方法
CN110961803B (zh) 金刚石基板生成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080206

CX01 Expiry of patent term